JPH08162568A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH08162568A
JPH08162568A JP28054993A JP28054993A JPH08162568A JP H08162568 A JPH08162568 A JP H08162568A JP 28054993 A JP28054993 A JP 28054993A JP 28054993 A JP28054993 A JP 28054993A JP H08162568 A JPH08162568 A JP H08162568A
Authority
JP
Japan
Prior art keywords
semiconductor element
lead
resin
mounting substrate
element mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28054993A
Other languages
English (en)
Inventor
Katsufusa Fujita
勝房 藤田
Hirotaka Ueda
弘孝 上田
Hideki Nakajima
英樹 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP28054993A priority Critical patent/JPH08162568A/ja
Publication of JPH08162568A publication Critical patent/JPH08162568A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 接合された半導体素子搭載基板の領域に位置
する部材中の残留応力を低減すると共に、端子リードと
半導体素子の電極端子との位置関係を保持する。 【構成】 リードフレーム本体と半導体素子搭載基板と
を構成部材とする樹脂封止型半導体装置１０において、
端子リード１２を連結支持する光硬化性のドライフィル
ムレジスト等の絶縁性部材で形成された複数の枠体１６
を備え、且つ、その一つの枠体１６の一部が樹脂封止部
２２の領域から露出する位置Ｂに形成され、樹脂封止の
内部に位置する他端部側には切り曲げ形状のカシメ用突
起１５ａが形成された先端部を有し、樹脂封止部の外周
側面の角部１４に位置する一端部側において切断面を有
する固定用リード１５が使用されており、固定リードに
接合固定される素子搭載基板部１９にはカシメ用突起に
対応する位置に貫通孔１５ｂが穿孔され、貫通孔にカシ
メ突起が挿入され素子搭載基板部を固定用リード１５に
係合される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、放熱機能を有する半導
体素子搭載基板を備えた樹脂封止型半導体装置に係り、
詳細には、端子リードを相互に連結すると共に、封止樹
脂の流出を防ぐ機能を有する枠体に光硬化性ドライフィ
ルムレジストを用いて構成されたリードフレーム本体の
裏面に、半導体素子を搭載する領域を備えた高熱伝導性
の部材を用いた半導体素子搭載基板をカシメ方式で係合
して構成した樹脂封止型半導体装置に関する。
【０００２】
【従来の技術】従来、図５に示すように、この種の樹脂
封止型半導体装置５１は、放熱機能を有する金属製部材
の半導体素子搭載基板５２と、該搭載基板５２の表面上
に熱良導性のマウント剤５３を介在させて接合された半
導体素子５４と、該素子５４から離間してその周辺に配
設され、且つ、前記搭載基板５２から電気的に絶縁して
設けられた複数の端子リード５５と、該端子リード５５
の一端部と前記素子５４の電極端子とを接続するボンデ
ングワイヤ５６と、前記基板５２、前記素子５４、前記
端子リード５５の一端部側及びボンディングワイヤ５６
を封止した樹脂封止部５７とを具備し、該樹脂封止部５
７から外部に露出した前記端子リード５５の他端部を、
前記端子リード５５を連結保持して封止樹脂の流出を防
ぐダムバー部５８を除去して後、下方に折り曲げた構成
としている。
【０００３】図６に示すように、上記の従来技術に用い
た積層型リードフレーム６０は、銅系またはＦｅ系合金
等の電気導電性の金属条材からプレス加工またはエッチ
ング加工法をにより、順次不要部分の除去を行って半導
体素子載置予定の空間領域６１を取り囲むようにその周
辺に配列された前記端子リード５５と該リード５５を相
互に連結し封止樹脂の流出を防止する同一部材のダムバ
ー５８と前記リード５５の他端部を連結支持する外枠６
２を具備して構成された図７に示すリードフレーム本体
６３が使用されており、その裏面の所定領域に、銅、ア
ルミニュウム（Ａｌ）、或いはこれらの合金等の高熱伝
導性金属部材５９を用いた半導体素子搭載基板５２を電
気絶縁部材からなる接着剤層５０を介在させて接合した
構成とされている。
【０００４】
【発明が解決しようとする課題】しかしながら、従来技
術の積層型リードフレーム６０を用いた樹脂封止型半導
体装置５１では、樹脂封止部内に位置する複数の端子リ
ード５５の裏面に半導体素子搭載基板５２が電気絶縁部
材からなる接着剤層５０を介して接合された構成として
いるので、半導体素子搭載基板５２の安定性が悪いた
め、図示しない樹脂封止金型の上、下キャビティ間に載
置し、封止樹脂を注入して樹脂封止する際に、前記半導
体素子搭載基板５２が注入される封止樹脂に押されてそ
の位置が変動し、ボンディングワイヤ５６を切断するな
どの不都合が生じるという問題があった。
【０００５】さらに、前記半導体素子搭載基板５２の接
合領域部分の構成部材に残留応力が滞有すると共に、前
記接着剤層５０が水分を吸湿して樹脂封止部５７にクラ
ックを発生させて長期信頼性を低下させるという問題が
あった。
【０００６】また、前記リードフレーム本体６３の裏面
に、半導体素子５４を搭載した素子搭載基板５２を接合
する際の位置決めに多くの工数と高度の設備を必要とし
生産効率を低下させる。その結果として樹脂封止型半導
体装置５１の製造コストを増加させるという問題があっ
た。
【０００７】また、端子リード５５を連結し、封止樹脂
の流出を防止する同一部材のダムバー５８を備えている
から、半導体装置の組立の際に、前記ダムバー５８を除
去して前記端子リード５５を分離する必要がある、しか
しながら、端子リード５５の間隔が極めて狭いためダム
バー５８を除去することが極めて難しく高精度の設備を
必要とするなど樹脂封止型半導体装置５１の多ピン化に
即応できないという問題があった。
【０００８】
【発明の目的】本発明は、上記の実情に鑑みてなされた
もので、特に、半導体素子搭載基板の接合領域の部材に
滞有する残留応力を低減すると共に、端子リードと半導
体素子の電極端子との所定の位置関係を容易に保持する
ことがでる経済的且つ長期信頼性の高い樹脂封止型半導
体装置を提供することにある。さらに、他の目的は、高
精度の設備を必要せず樹脂封止型半導体装置５１の多ピ
ン化に容易に即応した樹脂封止型半導体装置を提供する
ことにある。
【０００９】
【問題を解決するための手段】前記目的に沿う請求項１
記載の樹脂封止型半導体装置は、回路の表面領域に複数
の電極端子を備えた半導体素子と、該半導体素子を載置
固定する素子搭載領域を備えた半導体素子搭載基板と、
前記半導体素子搭載領域の周辺に隣接して配列され、前
記半導体素子の電極端子と接続される複数の端子リード
を備え、電気導通回路を形成するリードフレーム本体
と、前記半導体素子と前記半導体素子搭載基板及び前記
端子リードの一端部側とを樹脂封止した略四辺形の樹脂
封止部とを構成部材とする樹脂封止型半導体装置におい
て、前記端子リードを相互に連結支持する光硬化性のド
ライフィルムレジストの絶縁性部材で形成された枠体
（タイバー）を複数箇所に設け、且つ、その一つの枠体
の一部が前記樹脂封止部の領域から露出する位置に形成
され、前記樹脂封止部の内部に位置する一端部側には切
り曲げ形状のカシメ用突起が形成された先端部を有し、
前記樹脂封止部の外周側面の角部に向かって延在する他
端部側に於いて最終的に除去されて切断面を形成する固
定用リードが複数設けられたリードフレーム本体が使用
されており、前記固定用リードに接合固定される素子搭
載基板には前記カシメ用突起に対応する位置に貫通孔が
設けられ、該貫通孔に前記カシメ用突起を挿入して前記
素子搭載基板を前記固定用リードに係合した構成とされ
ている。
【００１０】請求項２記載の樹脂封止型半導体装置は、
請求項１記載の樹脂封止型半導体装置において、前記固
定用リードは、前記素子搭載基板の貫通孔に係合するＶ
字形状、逆台形形状叉は舌形状等のカシメ用突起を設け
た構成とされている。
【００１１】請求項３記載の樹脂封止型半導体装置は、
請求項１記載の樹脂封止型半導体装置において、前記リ
ードフレーム本体が、前記端子リードの一端部の最上層
にＡｌ蒸着被覆した第１の被覆層を有し、他端部の最上
層にＳｎを含む低溶融金属で被覆した第２の被覆層を有
し、前記第１、第２の被覆層を除く全領域叉はその一部
がアルミナ層（Ａｌ2Ｏ3）の第３の被覆層を有してなる
構成とされている。
【００１２】
【作用】請求項１記載の樹脂封止型半導体装置において
は、半導体素子搭載基板がカシメ突起を設けた固定用リ
ードに係合された構成とされているので、従来技術の電
気絶縁性部材からなる接着剤層を介在させて接合したも
のに比べて、接合が強固となり封止樹脂を注入する際に
生じる半導体素子搭載基板位置の変動を防止することが
できる。
【００１３】さらに、前記固定用リードに設けたカシメ
用突起が接合機能と位置決め機能を有しているので、従
来技術に比べ、接合と位置決めとが一連として行うこと
ができる。
【００１４】また、搭載基板を固定用リードで接合する
ので、従来技術の接着剤の接合に比べ、端子リードが自
由端となり、部材内に発生する残留応力を防止すること
ができる。
【００１５】また、端子リードの上、下面側からドライ
フィルムレジストの枠体を形成して端子リードを連結し
ているので、従来技術で必要としたダムバーの除去の必
要がなくなり、リード間の狭い半導体装置の多ピン化に
即応することができる。
【００１６】請求項２記載の樹脂封止型半導体装置にお
いては、固定用リードがＶ字、逆台形、舌状の形状のカ
シメ用突起を備えているから、搭載基板に設けた貫通孔
との係合、位置決めが容易になり、端子リードと離間し
た状態で接合することがでると共に、熱変形に即応する
ことができる。
【００１７】請求項３記載の樹脂封止型半導体装置にお
いては、第１と第２の被覆層を除く領域にアルミナ層の
第３の被覆層を備えているので、封止樹脂との密着性が
向上すると共に、電気絶縁性部材からなる接着剤層を介
在させる必要が無くなり、生産効率を向上させることが
できる。
【００１８】
【実施例】次に、上記構成及び作用を有する本発明の一
実施例について、添付した図面に基づき詳細に説明す
る。ここで、図１は本発明の樹脂封止型半導体装置の一
実施例を示す断面図、図２は本発明の樹脂封止型半導体
装置に用いた積層型リードフレームであって、リードフ
レーム本体と半導体素子搭載基板との接合及び半導体素
子を載置固定した状態を示す断面図、図３は上記の積層
型リードフレームに用いたリードフレーム本体の一例を
示す平面図、図４は上記の積層型リードフレームに用い
た半導体素子搭載基板の一例を示す平面図、図５は従来
の樹脂封止型半導体装置の一例を示す断面図、図６は従
来の樹脂封止型半導体装置に用いた積層型リードフレー
ムを示す断面図、図７は従来の積層型リードフレームに
用いたリードフレーム本体の一例を示す平面図である。
以下、本発明を具体化した一例であるＱＦＰ（クワット
・フラット・パッケージ）型の樹脂封止型半導体装置に
ついて、添付した図１、図２、図３、図４に基づき説明
する。
【００１９】図１に示すように、前記樹脂封止型半導体
装置１０は、内部表面領域の外周辺に沿って設けられた
信号用、電源用、及び接地用の図示しない複数の電極端
子（パット）を有する半導体素子１１と、該半導体素子
１１の電極端子とボンディングワイヤ２０を介して接続
して電気的導通回路を形成する端子リード１２と該端子
リード１２の端部を連結支持する外枠１３（１３ａ、１
３ｂ、１３ｃ、１３ｄ）（図３参照）を備え、該外枠１
３が形成する略四辺形の各角部１４にＶ形状のカシメ用
突起１５ａを備えた固定用リード１５を設けると共に、
前記端子リード１２と前記固定用リード１５の上、下面
側から前記リードを挟むように光硬化性のドライフィル
ムレジスの絶縁性部材で形成した複数の枠体１６を所定
箇所に設けた該枠体で一体化されたリードフレーム本体
１７（図３参照）と、該リードフレーム本体１７の下面
に、前記固定用リード１５に形成されたカシメ用突起１
５ａと係合する貫通孔１５ｂと半導体素子１１を載置固
定する領域を設けた半導体素子搭載基板１９（図４参
照）と、これらを封止樹脂で封止した樹脂封止部２１と
を構成部材としている。また、半導体素子の載置固定
は、積層型リードフレーム２３の形成を行った後であっ
てもよい。
【００２０】ここで、図２に示すように本発明では、前
記半導体素子搭載基板１９の所定領域に、予め、熱良導
性のマウント剤２４を介在させて半導体素子１１を固定
した後、この半導体素子搭載基板１９を前記リードフレ
ーム本体の下面側に、前記固定用リード１５に設けた前
記カシメ用突起１５ａを前記基板１９に設けた貫通孔１
５ｂに挿入して係合された積層型リードフレーム２３が
構成されている。
【００２１】そして、図１に示すように、ボンディング
ワイヤ２０の一端部が前記素子１１の電極端子の一つに
接続され、他端部が所定の前記端とリード１２のワイヤ
ボンディング領域２１に接続されて電気的導通回路を形
成した後、図示しない樹脂封止用金型の上型と下型のキ
ャビティ間に載置し、封止樹脂を前記キャビティ内に注
入し、前記半導体素子１１、前記基板１９、ボンディン
グワイヤ２０及び前記端子リード１２（内部リード１２
ａ）の一端部側を封止して樹脂封止部２２を形成し、該
樹脂封止部２２の各側面から突出した端子リード１２
（外部リード１２ｂ）を前記外枠１３の各辺１３ａ、１
３ｂ、１３ｃ、１３ｄから分離する加工を行い、該外部
リード１２ｂを下方向に折り曲げた後、固定用リード１
５を封止部２２の角部１４で切断除去して図１に示すよ
うな樹脂封止型半導体装置１０が構成されている。 続
いて、上記の半導体装置１０の構成部材について説明す
る。
【００２２】図３に示す前記リードフレーム本体１７
は、図示しない銅系またはＦｅ系合金等の電気導電性の
金属条材からプレス加工叉は／及びエッチング加工など
慣用の形状加工方法によって、略四辺形の外枠１３の各
辺１３ａ、１３ｂ、１３ｃ、１３ｄから内方向に延在
し、半導体素子１１の電極端子を囲むように隣接して配
列した端子リード１２（内部リード１２ａ及び外部リー
ド１２ｂから成る）と、前記外枠１３の各角部から内方
向に延在し、前記内部リード１２ａの先端の包絡線より
も後退した位置には、後述する半導体素子搭載基板１９
（図４参照）に設けた貫通孔と係合するＶ字形状のカシ
メ用突起１５ａを備えた広幅の先端部を有する固定用リ
ード１５が設けられている。このような構成を採用する
ことによって、前記素子搭載基板１９と前記リードフレ
ーム本体１７との接合が接着剤層の介在なしに行うこと
ができるから、前記素子搭載基板１９の領域に位置する
端子リード１２などの部材が自由端となり部材中に滞有
する残留応力を著しく低減することができると共に、接
続が簡単になり作業時間を短縮することができる。さら
に、前記カシメ用突起１５ａが前記素子搭載基板１９と
内部リード先端との位置決め及び固着の機能を備えてい
るから、半導体素子１１の電極端子と内部リード先端部
との所定の位置関係を高精度に維持できる。
【００２３】また、本実施例では、図３に示すように、
前記リードフレーム本体１７には、前記内部リード１２
ａと前記固定用リード１５の上下両面側からこれを相互
に連結すると共に、封止樹脂の流出を防ぐ光硬化性ドラ
イフィルムレジストの電気絶縁性の枠体１６が、ワイヤ
ボンディング領域２１に隣接する位置Ａと樹脂封止部の
境界領域の位置Ｂ及び中間位置Ｃに設けられている。こ
のような構成を採用することによって、前記素子搭載基
板１９と内部リードとを離間して接続でき、且つ、ワイ
ヤボンディング時の内部リード１２ａの撓みを防止する
ことができる。さらに、従来の技術で必要としたダムバ
ー５８（図７参照）の除去を必要としなくなるから、リ
ード間隔の極めて狭い多ピン系の半導体装置の要求に即
応することができる。
【００２４】さらにまた、図１に示すように、前記リー
ドフレーム本体１７には、前記内部リード１２ａ先端の
ワイヤボンデング領域２１の最上層にＡｌ蒸着した第１
の被覆層２６を、外部リードの端部の最上層に低溶融合
金等の第２の被膜層２７を、そして、第１と第２の被膜
層との中間領域の全て叉は一部の最上層にアルミナ層
（Ａｌ2Ｏ3)を備えた第３の被覆層２８をが形成されて
いる。このような構成を採用することにより、従来技術
で用いた絶縁層の介在の必要がなくなり、生産効率が向
上すると共に、封止樹脂との密着性を向上することがで
きる。ここで、表面被覆処理を形状加工後に行ったが、
予め、Ａｌ蒸着した電気導伝性金属材から第１、２、３
の被覆層の形成を行うこともできる。
【００２５】つぎに、図４に示すように、前記リードフ
レームに係合する半導体素子搭載基板１９は、高熱伝導
性部材の一例であるアルミニュウムの条材からプレス加
工叉はエッチング加工により、中央部に半導体素子１１
を搭載する所要の搭載領域１８と前記固定用リード１５
に備えた前記カシメ用突起１５ａに係合する位置に設け
た所要の貫通孔１５ｂと前記内部リード１２ａ間に位置
する領域に透孔２５を設けた略四辺形の放熱機能を備え
た半導体素子搭載用部材の形状加工を行い、該部材の表
面最上層にアルミナ層２９を形成した構成としたもので
ある。このような構成を採用することによって、予め、
前記基板１９に前記素子１１を搭載した状態で前記リー
ドフレーム本体１７に接合することができる。更に、素
子１１の発熱を効率よく拡散することができる。以上、
本発明の実施例を説明したが、本発明はこのような実施
例に限定されるものではなく細部の構成部材において、
本発明の技術思想を逸脱しない範囲で変更することがで
きる
【００２６】
【発明の効果】以上の実施例に基づいて説明したよう
に、本発明の半導体装置を用いると、素子搭載基板１９
に設けた貫通孔１５ｂにリードフレーム本体１７に備え
たカシメ用突起１５ａを挿入して前記基板と前記本体１
７とを係合した構成とされているので、従来技術で接着
剤層を介して接合したものに比べて、半導体素子搭載基
板１９の領域内に位置する部材中に生じるに残留応力が
著しく減少するとともに、接合強度が増し、端子リード
１２と半導体素子の電極端子との位置関係を高精度に維
持した経済的且つ長期信頼性の高い樹脂封止型半導体装
置を得ることができる。
【図面の簡単な説明】
【図１】本発明の樹脂封止型半導体装置の一実施例を示
す断面図である。
【図２】本発明の樹脂封止型半導体装置に用いた積層型
リードフレームを示す断面図である。
【図３】上記の積層型リードフレームを構成するリード
フレーム本体の一例を示す平面図である。
【図４】上記の積層型リードフレームに用いた半導体素
子搭載基板の一例を示す平面図である。
【図５】従来の樹脂封止型半導体装置の一例を示す断面
図である。
【図６】従来の樹脂封止型半導体装置に用いた積層型リ
ードフレームを示す断面図である。
【図７】従来の積層型リードフレームを構成するリード
フレーム本体の一例を示す平面図である。
【符号の説明】
１０ 樹脂封止型半導体装置 １１ 半導体素子 １２ 端子リード １２ａ 内部リード １２ｂ 外部リード １３ 外枠 １４ 角部 １５ 固定用リード １５ａ カシメ用突起 １５ｂ 貫通孔 １６ 光硬化性ドライフィルムレジストの枠体 １７ リードフレーム本体 １８ 半導体素子搭載領域 １９ 半導体素子搭載基板 ２０ ボンデングワイヤ ２１ ワイヤボンディング領域 ２２ 樹脂封止部 ２３ 積層型リードフレーム ２４ マウント剤 ２５ 透孔 ２６ 第１の被覆層 ２７ 第２の被覆層 ２８ 第３の被覆層 ２９ アルミナ層（Ａｌ2Ｏ3）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/50 Ｆ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 回路の表面領域に複数の電極端子を備え
    た半導体素子と、該半導体素子を載置固定する領域を備
    えた半導体素子搭載基板と、前記半導体素子搭載領域の
    周辺に隣接して配列され、前記半導体素子の電極端子と
    接続される複数の端子リードを備えた電気導通回路を形
    成するリードフレーム本体と、前記半導体素子と前記半
    導体素子搭載基板及び前記端子リードの一端部側とを封
    止した略四辺形の樹脂封止部とを構成部材とする樹脂封
    止型半導体装置において、 前記端子リードを相互に連結支持する光硬化性のドライ
    フィルムレジストの絶縁性の部材で形成された枠体（タ
    イバー）を複数箇所に設け、且つ、その一つの枠体の一
    部が前記樹脂封止部の領域から露出する位置に形成さ
    れ、前記樹脂封止部の内部に位置する一端部側には切り
    曲げ形状のカシメ用突起が形成された先端部を有し、前
    記樹脂封止部の外周側面の角部に向かって延在する他端
    部側に於いて最終的に除去されて切断面を形成する固定
    用リードが複数設けられたリードフレーム本体が使用さ
    れており、前記固定用リードに接合固定される前記半導
    体素子搭載基板には前記カシメ用突起に対応する位置に
    貫通孔が設けられ、該貫通孔に前記カシメ用突起を挿入
    して前記素子搭載基板を前記固定用リードに係合した構
    成とされたことを特徴とする樹脂封止型半導体装置。
  2. 【請求項２】 前記固定用リードは、前記素子搭載基板
    の貫通孔に係合するＶ字形状、逆台形形状叉は舌形状等
    のカシメ用突起を設けた構成としたことを特徴とする請
    求項１記載の樹脂封止型半導体装置。
  3. 【請求項３】 前記リードフレーム本体が、前記端子リ
    ードの一端部の最上層にＡｌ蒸着被覆した第１の被覆層
    を有し、他端部の最上層にＳｎを含む低溶融金属で被覆
    した第２の被覆層を有し、前記第１、第２の被覆層を除
    く全領域叉はその一部がアルミナ層（Ａｌ2Ｏ3）の第３
    の被覆層を有してなることを特徴とする請求項１記載の
    樹脂封止型半導体装置。
JP28054993A 1993-10-13 1993-10-13 樹脂封止型半導体装置 Pending JPH08162568A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28054993A JPH08162568A (ja) 1993-10-13 1993-10-13 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28054993A JPH08162568A (ja) 1993-10-13 1993-10-13 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPH08162568A true JPH08162568A (ja) 1996-06-21

Family

ID=17626609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28054993A Pending JPH08162568A (ja) 1993-10-13 1993-10-13 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPH08162568A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120127693A1 (en) * 2010-11-23 2012-05-24 Siliconware Precision Industries Co., Ltd. Light-permeating cover board, method of fabricating the same, and package having the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120127693A1 (en) * 2010-11-23 2012-05-24 Siliconware Precision Industries Co., Ltd. Light-permeating cover board, method of fabricating the same, and package having the same

Similar Documents

Publication Publication Date Title
JP3007023B2 (ja) 半導体集積回路およびその製造方法
US6175149B1 (en) Mounting multiple semiconductor dies in a package
US7834433B2 (en) Semiconductor power device
US7473584B1 (en) Method for fabricating a fan-in leadframe semiconductor package
JP2001024135A (ja) 半導体装置の製造方法
JP2569939B2 (ja) 樹脂封止型半導体装置
US10593612B2 (en) SMDs integration on QFN by 3D stacked solution
US20060145311A1 (en) Low cost lead-free preplated leadframe having improved adhesion and solderability
US7151013B2 (en) Semiconductor package having exposed heat dissipating surface and method of fabrication
US20190229044A1 (en) Lead frame with plated lead tips
JP2000243880A (ja) 半導体装置とその製造方法
US7589402B2 (en) Semiconductor module and manufacturing method thereof
JPH08162568A (ja) 樹脂封止型半導体装置
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP3691790B2 (ja) 半導体装置の製造方法及び該方法によって製造された半導体装置
JP3013810B2 (ja) 半導体装置の製造方法
JPH03283646A (ja) 半導体装置
JP3028153B2 (ja) リードフレームの製造方法
JP2975783B2 (ja) リードフレームおよび半導体装置
JP2003318346A (ja) 樹脂封止型半導体装置およびその製造方法
JP4728490B2 (ja) 半導体装置の製造方法
JP2697743B2 (ja) 樹脂封止型半導体装置
JP2555878B2 (ja) フィルムキャリヤーテープの製造方法
JPH0366150A (ja) 半導体集積回路装置
JPH05129514A (ja) リードフレームおよびその製造方法