JPH08162414A

JPH08162414A - 半導体装置

Info

Publication number: JPH08162414A
Application number: JP30044294A
Authority: JP
Inventors: Takeshi Maeda; 毅前田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1994-12-05
Filing date: 1994-12-05
Publication date: 1996-06-21

Abstract

(57)【要約】【目的】半導体装置に関し、Ｇａを含むIII-Ｖ族化合
物半導体層からのＧａの偏析及び相互拡散を防止して、
正孔移動度の高い高純度のゲルマニウム層を得る。【構成】Ｇａを含むIII-Ｖ族化合物半導体基板１上に
Ｇａを含むIII-Ｖ族化合物半導体バッファ層２、Ｇａを
含むIII-Ｖ族化合物半導体正孔供給層３、及び、ノン・
ドープゲルマニウム層５を設ける際に、Ｇａを含むIII-
Ｖ族化合物半導体正孔供給層３とノン・ドープゲルマニ
ウム層５との間にＳｉ_1-xＧｅ_xスペーサ層４を設け
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置に関するもの
であり、特に、化合物半導体基板上にｐ型トランジスタ
形成のための純度の高いゲルマニウム層をヘテロエピタ
キシャル成長させた半導体装置に関するものである。

【０００２】

【従来の技術】近年の半導体装置の高速化等の高性能化
に対する要求に伴って、複数の半導体層を任意に組み合
わせて半導体装置を構成することのできるヘテロ接合デ
バイスが注目を集めている。例えば、この様なヘテロ接
合デバイスとしては、ヘテロ接合電界効果トランジスタ
やヘテロ接合バイポーラトランジスタ（ＨＢＴ）等の高
速トランジスタが実用化されている。

【０００３】また、従来のシリコンを用いた相補型半導
体装置をより高速化するために化合物半導体を用いた相
補型半導体装置も提案されている。この様な相補型半導
体装置においては、その高速性能はキャリアの移動度の
低いｐ型トランジスタの特性で制限されていた。例え
ば、シリコンの場合には、正孔移動度は５００ｃｍ²／
Ｖ・ｓｅｃで、１４５０ｃｍ²／Ｖ・ｓｅｃの電子移動
度に比べて約１／３であり、また、ＧａＡｓの場合に
も、正孔移動度は４００ｃｍ²／Ｖ・ｓｅｃで、８８０
０ｃｍ²／Ｖ・ｓｅｃの電子移動度の１／２０以下であ
るので、この正孔移動度が相補型半導体装置の特性を規
定していた。

【０００４】この様な正孔移動度の問題を解決するため
に、ゲルマニウム／III-Ｖ族化合物半導体ヘテロ接合を
用いた相補型電界効果トランジスタからなる集積回路装
置（相補型ＨＥＭＴ集積回路装置）が注目を集めてい
る。この相補型ＨＥＭＴ集積回路装置として、ｎチャネ
ル型ＨＥＭＴ（高電子移動度トランジスタ）として、II
I-Ｖ族化合物半導体を用い、また、ｐチャネル型ＨＥＭ
Ｔとしては、チャネル層として正孔移動度の高いゲルマ
ニウム（１８００ｃｍ²／Ｖ・ｓｅｃ）を用い、且つ、
正孔供給層としてIII-Ｖ族化合物半導体を用いることが
提案されている。

【０００５】そして、この様なヘテロ接合半導体装置に
おいては、素子特性を高めるために急峻な組成プロファ
イルのヘテロ接合を必要とし、且つ、ヘテロ接合を形成
する半導体層としても高純度の半導体層が望まれてお
り、その要請を満たす結晶成長方法として分子線結晶成
長法（ＭＢＥ法）や有機金属気相成長法（ＭＯＶＰＥ
法）等が知られている。

【０００６】この分子線結晶成長法（ＭＢＥ法）や有機
金属気相成長法（ＭＯＶＰＥ法）は、原子層単位で制御
された結晶成長が可能であり、且つ、高純度の結晶を成
長させることが可能であるため、ヘテロ接合半導体装置
の製造のために広く利用されている。

【０００７】ここで、従来における、ＧａＡｓ基板上に
ゲルマニウム層をエピタキシャル成長させる従来の構成
を図４を参照して説明する。図４（ａ）参照先ず、成長面が（１００）面の半絶縁性ＧａＡｓ基板２
１をＭＢＥ装置のIII-Ｖ族化合物半導体専用結晶成長室
に搬入し、表面の酸化膜を除去したのち、基板温度を６
００℃とした状態で、ノン・ドープＧａＡｓバッファ層
２２を４０００Å成長させ、次いで、正孔供給層となる
正孔濃度が２×１０¹⁸ｃｍ^-3のｐ型ＧａＡｓ層２３を３
５０Å成長させる。なお、この場合の成長速度は０．７
μｍ（７０００Å）／時である。

【０００８】ついで、基板温度を３００℃まで下げたの
ち、基板をＩＶ族半導体専用結晶成長室に搬送し、基板
温度を４９０℃に昇温して結晶の表面におけるＧａとＡ
ｓの比を１としたのち、２５０℃まで降温し、この状態
において、Ｇｅを収納したＫセル（クヌードセン・セ
ル）を１１５０℃に加熱することによって得たＧｅ分子
を用いてノン・ドープゲルマニウム層２４を０．１４μ
ｍ／時の成長速度で４０００Å成長させて、Ｇｅ／Ｇａ
Ａｓヘテロ接合２５を形成する。

【０００９】この際、Ｇｅ／ＧａＡｓヘテロ接合２５の
界面においては、Ｇｅの電子親和力と禁制帯幅の和とＧ
ａＡｓの電子親和力と禁制帯幅の和との差により、エネ
ルギー障壁が形成され、Ｇｅ／ＧａＡｓヘテロ接合２５
近傍のゲルマニウム層２４側に破線で示す正孔走行層２
６が形成される。

【００１０】図４（ｂ）参照この正孔走行層２６は、図４（ｂ）に価電子帯のフェル
ミ準位から測った正孔に対するエネルギーを示すよう
に、ｐ型ＧａＡｓ層２３中においてアクセプター準位２
７に起因して発生した正孔２８が、正孔に対するエネル
ギーが低いゲルマニウム層２４に移動して形成されるも
のである。

【００１１】なお、上から見た場合にＧａとＡｓとが
１：１に分布して現れる結晶表面にゲルマニウム層を成
長させた場合、成長界面にキャリアが発生しにくく、且
つ、安定した結晶成長が可能であるため、得られたゲル
マニウム層におけるキャリア移動度が高くなる。

【００１２】

【発明が解決しようとする課題】しかし、このようなＧ
ｅ／ＧａＡｓヘテロ接合界面では、結晶成長工程におい
て、ＧｅとＧａの相互拡散や、Ｇａの偏析が生ずること
が知られている。この相互拡散とは、ＧａＡｓ結晶中に
おけるＧｅの拡散係数、及び、Ｇｅ結晶中におけるＧａ
或いはＡｓの拡散係数に依存するものである。

【００１３】また、偏析については、ＧａＡｓ層上にゲ
ルマニウム層を成長させる場合、成長界面表面にＧｅよ
りもＧａが存在した方が安定であることによって生ずる
現象であり、ＧａＡｓ層上にゲルマニウム層が成長する
過程で成長界面表面に存在するＧａが、成長・堆積する
Ｇｅと置換して、常に成長界面表面に存在しようとする
ため、ゲルマニウム層中にＧａが取り込まれることにな
る。

【００１４】この結果、ゲルマニウム層に取り込まれた
Ｇａ原子がキャリアに対する散乱中心となるため、ｐ型
トランジスタの場合には、ゲルマニウム層における正孔
移動度の低下等の問題が生ずる。この様子を図４（ｃ）
を参照して説明する。

【００１５】図４（ｃ）参照図４（ｃ）のＧａ濃度プロファイルに示すように、正孔
走行層２６にもｐ型ＧａＡｓ層２３中のＧａが拡散或い
は偏析しており、正孔走行層２６におけるＧａ原子が正
孔に対する散乱中心となるので正孔移動度が低下し、特
に、ヘテロ接合近傍においては大幅に低下するので、ゲ
ルマニウムをチャネル層として用いても所期の高速特性
が得られなかった。

【００１６】したがって、本発明は、ＧａＡｓ等のＧａ
を含むIII-Ｖ族化合物半導体層からのＧａの偏析及び相
互拡散を防止して、正孔移動度の高い高純度のゲルマニ
ウム層を得ることを目的とする。

【００１７】

【課題を解決するための手段】図１は、本発明の原理的
構成の説明図であり、図１を参照して本発明における課
題を解決するための手段を説明する。図１参照本発明は、半導体装置において、Ｇａを含むIII-Ｖ族化
合物半導体基板１上に少なくともＳｉ_1-xＧｅ_x（０＜
ｘ＜１）スペーサ層４、及び、ゲルマニウム層５（６は
正孔走行層）を設けたことを特徴とする。

【００１８】また、本発明は、Ｇａを含むIII-Ｖ族化合
物半導体基板１とＳｉ_1-xＧｅ_x（０＜ｘ＜１）スペー
サ層４との間に、一層以上のＧａを含むIII-Ｖ族化合物
半導体層２，３を設けたことを特徴とする。また、本発
明は、Ｓｉ_1-xＧｅ_x（０＜ｘ＜１）スペーサ層４の厚
さがＧａの拡散及び偏析が及ばない厚さであることを特
徴とする。

【００１９】また、本発明は、Ｓｉ_1-xＧｅ_x（０＜ｘ
＜１）スペーサ層４の厚さがミスフィット転位が生じな
い臨界膜厚以下であることを特徴とする。また、本発明
は、Ｇａを含むIII-Ｖ族化合物半導体基板１、或いは、
Ｇａを含むIII-Ｖ族化合物半導体層２，３が、ＧａＡｓ
であることを特徴とする。

【００２０】

【作用】Ｇａを含むIII-Ｖ族化合物半導体基板、或い
は、Ｇａを含むIII-Ｖ族化合物半導体層とゲルマニウム
層との間に、Ｓｉ_1-xＧｅ_x（０＜ｘ＜１）スペーサ層
を介在させたので、Ｇａを含むIII-Ｖ族化合物半導体か
らのＧａの偏析及び拡散を抑制することが、したがっ
て、高純度のゲルマニウム層を得ることができる。

【００２１】また、Ｇａを含むIII-Ｖ族化合物半導体基
板とＳｉ_1-xＧｅ_x（０＜ｘ＜１）スペーサ層との間
に、一層以上のＧａを含むIII-Ｖ族化合物半導体層を設
けることにより、結晶性の悪い基板表面から離れた位置
にヘテロ接合を形成できるので、ヘテロ接合の急峻性及
びゲルマニウム層の結晶性を良好にすることができる。

【００２２】また、Ｓｉ_1-xＧｅ_x（０＜ｘ＜１）スペ
ーサ層の厚さをＧａの拡散及び偏析が及ばない厚さにす
ることによって、その上に設けるゲルマニウム層にＧａ
が含有されることが防止できるので、高純度で結晶性の
良好なゲルマニウム層が得られ、したがって、ゲルマニ
ウム層をチャネル層として用いた場合には所期の正孔移
動度を得ることができる。

【００２３】また、Ｓｉ_1-xＧｅ_x（０＜ｘ＜１）スペ
ーサ層の厚さがミスフィット転位が生じない臨界膜厚以
下の厚さにすることによって、その上に設けるゲルマニ
ウム層にもミスフィット転位が生じないので、その結晶
性が良好になる。また、Ｇａを含むIII-Ｖ族化合物半導
体基板、或いは、Ｇａを含むIII-Ｖ族化合物半導体層と
して、ゲルマニウムと格子定数が略等しく、且つ、電子
移動度の大きなＧａＡｓを用いることにより、結晶性が
良好で、且つ高速の相補型半導体装置を得ることができ
る。

【００２４】

【実施例】図２は本発明の第１の実施例の説明図であ
る。図２（ａ）参照先ず、成長面が（１００）面の半絶縁性ＧａＡｓ基板１
１をＭＢＥ装置のIII-Ｖ族化合物半導体専用結晶成長室
に搬入し、基板表面の酸化膜を除去したのち、基板温度
を６００℃とした状態で、０．７μｍ（７０００Å）／
時の成長速度でノン・ドープＧａＡｓバッファ層１２を
４０００Å成長させ、次いで、正孔供給層となる正孔濃
度が２×１０¹⁸ｃｍ^-3のｐ型ＧａＡｓ層１３を３５０Å
成長させる。

【００２５】次いで、基板温度を３００℃まで下げたの
ち、基板をＩＶ族半導体専用結晶成長室に搬送し、基板
温度を４８０℃乃至５００℃、好適には４９０℃に昇温
して結晶の表面におけるＧａとＡｓの比を１としたの
ち、この状態において０．２８μｍ／時の成長速度でノ
ン・ドープＳｉ_0.5Ｇｅ_0.5スペーサ層１４を９０Å成
長させる。なお、この場合のＳｉ分子はＳｉを電子ビー
ムで加熱することによって得、また、Ｇｅ分子はＧｅを
収納したクヌードセン・セルを１１５０℃に加熱するこ
とによって得る。

【００２６】次いで、従来例と同様に、基板温度を２５
０℃まで降温し、Ｇｅを収納したクヌードセン・セルを
１１５０℃に加熱することによって得たＧｅ分子を用い
てノン・ドープゲルマニウム層１５を０．１４μｍ／時
の成長速度で４０００Å成長させる。

【００２７】この際に、ＧａＡｓ／Ｓｉ_0.5Ｇｅ_0.5ヘ
テロ接合１６とＳｉ_0.5Ｇｅ_0.5／Ｇｅヘテロ接合１７
の二つのヘテロ接合が形成されると共に、Ｓｉ_0.5Ｇｅ
_0.5／Ｇｅヘテロ接合１７近傍のゲルマニウム層１５側
に破線で示す正孔走行層１８が形成される。

【００２８】図２（ｂ）参照この正孔走行層１８は、図２（ｂ）に価電子帯のフェル
ミ準位から測った正孔に対するエネルギーを示すよう
に、正孔供給層であるｐ型ＧａＡｓ層１３におけるアク
セプター準位１９に起因して発生した正孔２０が、エネ
ルギーの最も低いゲルマニウム層１５に移動して形成さ
れるものである。

【００２９】図２（ｃ）参照この場合、図２（ｃ）に示すＧａ濃度プロファイルから
明らかなように、Ｓｉ _0.5Ｇｅ_0.5スペーサ層の厚さを
Ｇａの拡散及び偏析が及ばない厚さにすることによっ
て、正孔走行層１８にＧａがドープされることを防止す
ることができ、正孔走行層１８における正孔の移動度を
所期の値とすることができる。

【００３０】なお、Ｇｅ（格子定数：５．６４６１Å）
とＧａＡｓ（格子定数：５．６５３３Å）の格子定数は
非常に近いのでヘテロ接合を形成した場合に格子不整合
の問題は生じないが、Ｓｉ（格子定数：５．４３０９
Å）は、ＧａＡｓ（格子定数：５．６５３３Å）と格子
定数が約４％も異なり、ＧａＡｓ基板上に厚いシリコン
層を成長させた場合に、ミスフィット転位が発生し、シ
リコン層の結晶性が劣化することになり、このミスフィ
ット転位の問題は、Ｓｉ_1-xＧｅ_xスペーサ層において
も、その混晶比（Ｓｉ比）に応じて生ずることになる。

【００３１】したがって、Ｓｉ_1-xＧｅ_xスペーサ層及
びその上に設けるゲルマニウム層の結晶性を良好にする
ためには、Ｓｉ_1-xＧｅ_xスペーサ層の厚さをミスフィ
ット転位が発生しない厚さ以下にすることが望ましく、
その場合に、ゲルマニウム層にＧａが多少拡散する場合
もあり得るが、このＳｉ_1-xＧｅ_xスペーサ層の厚さ
は、正孔走行層における正孔移動度とゲルマニウム層の
結晶性とのバランスを考慮して決めれば良いものであ
る。

【００３２】なお、このＳｉ_1-xＧｅ_xスペーサ層の混
晶比ｘは、第１の実施例においては０．５であるが、
０．５に限られるものではなく、必要とする界面特性に
応じて決定すれば良いものであるが、あまりｘが大きけ
ればゲルマニウム層との違いがなくなり、Ｓｉ_1-xＧｅ
_xスペーサ層にも正孔が存在して、Ｓｉ_1-xＧｅ_xスペ
ーサ層も正孔走行層となるので、Ｓｉ_1-xＧｅ_xスペー
サ層を設ける意味がなくなり、逆に、ｘを小さくしすぎ
ると、Ｓｉ_1-xＧｅ_xスペーサ層とＧａＡｓ層との格子
定数の差が大きくなり、充分な厚さのＳｉ_1-xＧｅ_xス
ペーサ層を結晶性良く形成できなくなる。

【００３３】また、上記第１の実施例においては、正孔
移動度を高めるために、Ｓｉ_1-xＧｅ_xスペーサ層の成
長前に、熱処理を施して結晶表面におけるＧａとＡｓの
比を１としているが、必ずしも必要な工程ではない。

【００３４】次に、図３を参照して、本発明の第２の実
施例を説明する。この第２の実施例は、第１の実施例に
おけるｐ型ＧａＡｓ層１３とＳｉ_0.5Ｇｅ_0.5スペーサ
層１４との間にｐ型ＡｌＡｓ層２９を介在させることに
よって、結晶表面を５×４構造にしてキャリア移動度を
高くしたものである。

【００３５】図３参照即ち、先ず、第１の実施例と同様に、成長面が（１０
０）面の半絶縁性ＧａＡｓ基板１１をＭＢＥ装置のIII-
Ｖ族化合物半導体専用結晶成長室に搬入し、基板表面の
酸化膜を除去したのち、基板温度を６００℃とした状態
で、０．７μｍ（７０００Å）／時の成長速度でノン・
ドープＧａＡｓバッファ層１２を４０００Å成長させ、
次いで、正孔供給層となる正孔濃度が２×１０¹⁸ｃｍ^-3
のｐ型ＧａＡｓ層１３を３５０Å成長させ、さらに、正
孔濃度が２×１０¹⁸ｃｍ^-3のｐ型ＡｌＡｓ層２９を５０
Å成長させる。

【００３６】次いで、基板温度を３００℃まで下げたの
ち、基板をＩＶ族半導体専用結晶成長室に搬送し、基板
温度を５２５℃に昇温して、ＡｌＡｓ層２９表面の結晶
構造を５×４構造にしたのち、この状態において０．２
８μｍ／時の成長速度でノン・ドープＳｉ_0.5Ｇｅ_0.5
スペーサ層１４を９０Å成長させる。なお、この場合の
Ｓｉ分子はＳｉを電子ビームで加熱することによって
得、また、Ｇｅ分子はＧｅを収納したクヌードセン・セ
ルを１１５０℃に加熱することによって得る。

【００３７】次いで、従来例と同様に、基板温度を２５
０℃まで降温し、Ｇｅを収納したクヌードセン・セルを
１１５０℃に加熱することによって得たＧｅ分子を用い
てノン・ドープゲルマニウム層１５を０．１４μｍ／時
の成長速度で４０００Å成長させる。この場合も、Ｓｉ
_0.5Ｇｅ_0.5／Ｇｅヘテロ接合１７近傍のゲルマニウム
層１５側に破線で示す正孔走行層１８が形成される。

【００３８】なお、５×４構造とは、清浄なＡｌＡｓの
（１００）面において、ＡｌＡｓ層表面の活性な原子が
再構成（ｒｅｃｏｎｓｔｒｕｃｔｉｏｎ）して、理想的
な表面の格子状態に対して表面の一方の方向で５倍で且
つこの一方の方向と直交するもう一方の方向において４
倍に拡大された格子構造を有する結晶表面、即ち、５×
４倍構造を有する結晶表面である。

【００３９】この場合、純粋なＡｌＡｓ層においては５
×４構造の形成が確認されていないが、本発明のように
ｐ型ＧａＡｓ層１３上にｐ型ＡｌＡｓ層２９を成長させ
る際に、Ｇａが少量偏析し、ＡｌＡｓ層２９の表面に偏
析したこのＧａの存在によって、ｐ型ＡｌＡｓ層２９の
表面の結晶構造は５×４構造となるものと考えられる。

【００４０】そして、この５×４構造においても、上か
ら見た場合にＧａとＡｓとが１：１に分布して現れてお
り、この表面にゲルマニウム層を成長させた場合も、成
長界面にキャリアが発生しにくく、且つ、安定した結晶
成長が可能であるため、得られたゲルマニウム層におけ
るキャリア移動度が高くなる。

【００４１】なお、上記各実施例においては、Ｓｉ_1-x
Ｇｅ_xスペーサ層を単層で構成しているが、単層に限ら
れるものではなく、ゲルマニウム層に向かって徐々に混
晶比ｘが増加する階段状接合を形成するように多層膜で
構成しても良い。

【００４２】また、上記各実施例においては、正孔供給
層としてｐ型ＧａＡｓ層を用いているが、Ｓｉ_1-xＧｅ
_xスペーサ層の下地となるＧａＡｓ層の最終面をIII 族
元素の面とすることによりＳｉ_1-xＧｅ_xスペーサ層界
面に正孔を発生させて、これを正孔供給源としても良い
し、或いは、Ｓｉ_1-xＧｅ_xスペーサ層のＧａＡｓ層寄
りの一部にｐ型不純物をドープしてｐ型層を形成し、こ
のｐ型層を正孔供給源としても良い。

【００４３】また、上記各実施例おいては、正孔供給層
としてｐ型ＧａＡｓ層を用いているが、ＧａＡｓに限ら
れるものではなく、チャネル層を構成するＧｅに対して
電子親和力と禁制帯幅の和の大きなＡｌＧａＡｓ等の他
のＧａを含むIII-Ｖ族化合物半導体であっても良い。

【００４４】また、本発明においては、ゲルマニウム層
はｐ型トランジスタを形成するために使用されている
が、場合によっては、集積回路における製造工程を簡素
化等のために、ゲルマニウム層を用いてｎ型トランジス
タも合わせて構成しても良く、この場合には、電子供給
層としてはｎ型ＧａＡｓ等を用いたり、Ｓｉ_1-xＧｅ_x
スペーサ層の下地となるＧａＡｓ層の最終面をＶ族元素
の面とすることによりＳｉ_1-xＧｅ_xスペーサ層界面に
電子を発生させて、これを電子供給源としても良いし、
或いは、Ｓｉ_1-xＧｅ_xスペーサ層のＧａＡｓ層寄りの
一部にｎ型不純物をドープしてｎ型層を形成し、このｎ
型層を電子供給源としても良い。

【００４５】また、本発明の各実施例においては、ゲル
マニウム層の基板側の界面近傍に正孔走行層、即ち、キ
ャリア走行層を形成していたが、この様な構成に限られ
るものではなく、ゲルマニウム層表面にさらに電子親和
力及び禁制帯幅の異なる半導体層を設けて、この層との
界面近傍にキャリア走行層を形成しても良いものであ
り、この場合には、実施例における基板側のノン・ドー
プＧａＡｓバッファ層及びｐ型ＧａＡｓ層は不要にな
る。

【００４６】さらに、本発明の基本的技術思想は、ヘテ
ロ接合一般に適用されるものであり、例えば、III-Ｖ族
化合物半導体とＩＩ−ＶＩ族化合物半導体との間のヘテ
ロ接合においても、相互拡散と偏析の問題は生ずるの
で、その場合には、両者の間に不所望な元素のドープの
原因となる相互拡散と偏析を防ぐためのスペーサ層を介
在させれば良い。

【００４７】

【発明の効果】本発明によれば、Ｇａを含むIII-Ｖ族化
合物半導体からなる正孔供給層とゲルマニウム層との間
にＳｉ_1-xＧｅ_xスペーサ層を介在させることによっ
て、正孔供給層の構成元素であるＧａがゲルマニウム層
に拡散・偏析することをほぼ防ぐことができるので、高
純度で結晶性の良好なゲルマニウム層を得ることがで
き、それによって、高い正孔移動度を維持した高速動作
特性を有する相補型半導体装置を得ることができる。

【図面の簡単な説明】

【図１】本発明の原理的構成の説明図である。

【図２】本発明の第１の実施例の説明図である。

【図３】本発明の第２の実施例の説明図である。

【図４】従来例の説明図である。

【符号の説明】

１Ｇａを含むIII-Ｖ族化合物半導体基板２Ｇａを含むIII-Ｖ族化合物半導体バッファ層３Ｇａを含むIII-Ｖ族化合物半導体正孔供給層４Ｓｉ_1-xＧｅ_xスペーサ層５ノン・ドープゲルマニウム層６正孔走行層１１半絶縁性ＧａＡｓ基板１２ＧａＡｓバッファ層１３ｐ型ＧａＡｓ層１４Ｓｉ_0.5Ｇｅ_0.5スペーサ層１５ゲルマニウム層１６ヘテロ接合１７ヘテロ接合１８正孔走行層１９アクセプター準位２０正孔２１半絶縁性ＧａＡｓ基板２２ＧａＡｓバッファ層２３ｐ型ＧａＡｓ層２４ゲルマニウム層２５ヘテロ接合２６正孔走行層２７アクセプター準位２８正孔２９ｐ型ＡｌＡｓ層

Claims

【特許請求の範囲】

【請求項１】Ｇａを含むIII-Ｖ族化合物半導体基板上
に少なくともＳｉ_1- _xＧｅ_x（０＜ｘ＜１）スペーサ
層、及び、ゲルマニウム層を設けたことを特徴とする半
導体装置。
【請求項２】上記Ｓｉ_1-xＧｅ_x（０＜ｘ＜１）スペ
ーサ層の厚さがＧａの拡散及び偏析の及ばない厚さであ
ることを特徴とする請求項１記載の半導体装置。
【請求項３】上記Ｓｉ_1-xＧｅ_x（０＜ｘ＜１）スペ
ーサ層の厚さがミスフィット転位が生じない臨界膜厚以
下であることを特徴とする請求項１記載の半導体装置。
【請求項４】上記Ｇａを含むIII-Ｖ族化合物半導体基
板と上記Ｓｉ_1-xＧｅ_x（０＜ｘ＜１）スペーサ層との
間に、一層以上のＧａを含むIII-Ｖ族化合物半導体層を
設けたことを特徴とする請求項１乃至３のいずれか１項
に記載の半導体装置。
【請求項５】上記Ｇａを含むIII-Ｖ族化合物半導体基
板及びＧａを含むIII-Ｖ族化合物半導体層が、ＧａＡｓ
であることを特徴とする請求項４記載の半導体装置。
【請求項６】上記Ｓｉ_1-xＧｅ_x（０＜ｘ＜１）スペ
ーサ層の少なくとも上記ゲルマニウム層側がノン・ドー
プ層であることを特徴とする請求項１乃至５のいずれか
１項に記載の半導体装置。