JPH08160908A - プラズマ駆動回路 - Google Patents
プラズマ駆動回路Info
- Publication number
- JPH08160908A JPH08160908A JP6329448A JP32944894A JPH08160908A JP H08160908 A JPH08160908 A JP H08160908A JP 6329448 A JP6329448 A JP 6329448A JP 32944894 A JP32944894 A JP 32944894A JP H08160908 A JPH08160908 A JP H08160908A
- Authority
- JP
- Japan
- Prior art keywords
- current
- discharge
- plasma
- discharge channel
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3662—Control of matrices with row and column drivers using an active matrix using plasma-addressed liquid crystal displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】 プラズマアドレス表示素子の放電チャネルに
流れる突入電流を抑制する。 【構成】 プラズマ駆動回路はプラズマアドレス表示素
子に設けた複数の放電チャネル１を順次選択的に放電駆
動する。複数のスイッチＳＷ１，ＳＷ２，…，ＳＷＮが
個々の放電チャネル１に対応して設けられ、順次開閉動
作して各放電チャネル１を選択する。電流源２は各スイ
ッチＳＷ１，ＳＷ２，…，ＳＷＮを介して個々の放電チ
ャネル１に共通接続され所定の駆動電流Ｉを供給する。
制御回路３は複数のスイッチＳＷ１，ＳＷ２，…，ＳＷ
Ｎの開閉動作に同期して電流源２を制御し、間欠的に駆
動電流Ｉを出力させる。さらに、その電流波形を制御し
各放電チャネル１の放電駆動に適した電圧を印加する。
流れる突入電流を抑制する。 【構成】 プラズマ駆動回路はプラズマアドレス表示素
子に設けた複数の放電チャネル１を順次選択的に放電駆
動する。複数のスイッチＳＷ１，ＳＷ２，…，ＳＷＮが
個々の放電チャネル１に対応して設けられ、順次開閉動
作して各放電チャネル１を選択する。電流源２は各スイ
ッチＳＷ１，ＳＷ２，…，ＳＷＮを介して個々の放電チ
ャネル１に共通接続され所定の駆動電流Ｉを供給する。
制御回路３は複数のスイッチＳＷ１，ＳＷ２，…，ＳＷ
Ｎの開閉動作に同期して電流源２を制御し、間欠的に駆
動電流Ｉを出力させる。さらに、その電流波形を制御し
各放電チャネル１の放電駆動に適した電圧を印加する。
Description
【０００１】
【産業上の利用分野】本発明はプラズマアドレス表示素
子に設けた複数の放電チャネルを順次選択的に放電駆動
するプラズマ駆動回路に関する。より詳しくは、放電立
ち上げ時各チャネルに流れる突入電流の抑制技術に関す
る。
子に設けた複数の放電チャネルを順次選択的に放電駆動
するプラズマ駆動回路に関する。より詳しくは、放電立
ち上げ時各チャネルに流れる突入電流の抑制技術に関す
る。
【０００２】
【従来の技術】プラズマアドレス表示素子は例えば特開
平１−２１７３９６号公報に開示されており、図６にそ
の構造を示す。プラズマアドレス表示素子は表示セル１
０１とプラズマセル１０２とを薄板ガラス等からなる中
間基板１０３を介して重ねたフラットパネル構造を有し
ている。プラズマセル１０２は下側の基板１０４を用い
て形成されており、その表面には互いに平行な複数の溝
１０５が設けられている。各溝１０５は中間基板１０３
によって気密封止されている。その中にはイオン化可能
なガスが封入されており個々に分離した放電チャネル１
０６を形成する。各溝１０５の間に介在する凸条部１０
７は個々の放電チャネル１０６を分離する隔壁としての
役割を果たすと共に、中間基板１０３に対する下側基板
１０４のギャップスペーサとしての役割も果たしてい
る。各溝１０５の底部には互いに平行な一対の電極１０
８，１０９が設けられている。これら一対の電極は放電
チャネル１０６内のガスをイオン化しプラズマ放電を発
生する為のアノード電極及びカソード電極として機能す
る。一方、表示セル１０１は中間基板１０３と上側基板
１１０とによって挟持された液晶１１１を備えている。
上側基板１１０の内表面にはストライプ状の信号電極１
１２が形成されている。この信号電極１１２は前述した
放電チャネル１０６と直交している。信号電極１１２が
列駆動単位となり放電チャネル１０６が行駆動単位とな
って両者の交差部分に行列状の画素が規定される。
平１−２１７３９６号公報に開示されており、図６にそ
の構造を示す。プラズマアドレス表示素子は表示セル１
０１とプラズマセル１０２とを薄板ガラス等からなる中
間基板１０３を介して重ねたフラットパネル構造を有し
ている。プラズマセル１０２は下側の基板１０４を用い
て形成されており、その表面には互いに平行な複数の溝
１０５が設けられている。各溝１０５は中間基板１０３
によって気密封止されている。その中にはイオン化可能
なガスが封入されており個々に分離した放電チャネル１
０６を形成する。各溝１０５の間に介在する凸条部１０
７は個々の放電チャネル１０６を分離する隔壁としての
役割を果たすと共に、中間基板１０３に対する下側基板
１０４のギャップスペーサとしての役割も果たしてい
る。各溝１０５の底部には互いに平行な一対の電極１０
８，１０９が設けられている。これら一対の電極は放電
チャネル１０６内のガスをイオン化しプラズマ放電を発
生する為のアノード電極及びカソード電極として機能す
る。一方、表示セル１０１は中間基板１０３と上側基板
１１０とによって挟持された液晶１１１を備えている。
上側基板１１０の内表面にはストライプ状の信号電極１
１２が形成されている。この信号電極１１２は前述した
放電チャネル１０６と直交している。信号電極１１２が
列駆動単位となり放電チャネル１０６が行駆動単位とな
って両者の交差部分に行列状の画素が規定される。
【０００３】かかる構成を有するプラズマアドレス表示
素子を駆動する為に一対のプラズマ駆動回路と表示駆動
回路が用いられる。プラズマ駆動回路は放電チャネル１
０６を線順次で選択走査しプラズマ放電を発生させると
共に、表示駆動回路は信号電極１１２に対して上述した
線順次走査と同期しながら画像信号を印加する事により
所望の画像を表示する。放電チャネルにプラズマ放電が
発生するとその内部は略アノード電位に維持される。こ
の状態で信号電極１１２に画像信号を印加すると中間基
板１０３を介して各画素の液晶１１１に画像信号が書き
込まれる。プラズマ放電が終了すると放電チャネル１０
６は浮遊電位となり書き込まれた画像信号が各画素に保
持される。所謂サンプリングホールドが行なわれてお
り、放電チャネル１０６はサンプリングスイッチとして
機能する一方、液晶１１１はサンプリングキャパシタと
して機能する。サンプリングホールドされた画像信号に
応じて液晶の透過率が変化し、プラズマアドレス表示素
子の点灯及び消灯が画素単位で行なわれる。
素子を駆動する為に一対のプラズマ駆動回路と表示駆動
回路が用いられる。プラズマ駆動回路は放電チャネル１
０６を線順次で選択走査しプラズマ放電を発生させると
共に、表示駆動回路は信号電極１１２に対して上述した
線順次走査と同期しながら画像信号を印加する事により
所望の画像を表示する。放電チャネルにプラズマ放電が
発生するとその内部は略アノード電位に維持される。こ
の状態で信号電極１１２に画像信号を印加すると中間基
板１０３を介して各画素の液晶１１１に画像信号が書き
込まれる。プラズマ放電が終了すると放電チャネル１０
６は浮遊電位となり書き込まれた画像信号が各画素に保
持される。所謂サンプリングホールドが行なわれてお
り、放電チャネル１０６はサンプリングスイッチとして
機能する一方、液晶１１１はサンプリングキャパシタと
して機能する。サンプリングホールドされた画像信号に
応じて液晶の透過率が変化し、プラズマアドレス表示素
子の点灯及び消灯が画素単位で行なわれる。
【０００４】
【発明が解決しようとする課題】図７は従来のプラズマ
駆動回路の一例を表わした回路図である。ここで、Ｖは
放電を起させる為の電源電圧を表わし、Ｒｒは放電チャ
ネルに流れる放電電流を制限する為の抵抗である。Ａは
アノード電極を表わし、Ｋはカソード電極を表わしてい
る。一対のアノード電極及びカソード電極により１本の
放電チャネルが構成されている。Ｒｐは非選択時カソー
ド電極Ｋをアノード電位に保持する為のプルアップ抵抗
である。このプラズマ駆動回路はスイッチＳＷ１，ＳＷ
２，…，ＳＷＮを順次オン／オフさせて各放電チャネル
にプラズマ放電を発生させる。これと同期して信号電極
に画像信号を供給し、選択された放電チャネルに対応し
た各画素に画像信号を書き込む。
駆動回路の一例を表わした回路図である。ここで、Ｖは
放電を起させる為の電源電圧を表わし、Ｒｒは放電チャ
ネルに流れる放電電流を制限する為の抵抗である。Ａは
アノード電極を表わし、Ｋはカソード電極を表わしてい
る。一対のアノード電極及びカソード電極により１本の
放電チャネルが構成されている。Ｒｐは非選択時カソー
ド電極Ｋをアノード電位に保持する為のプルアップ抵抗
である。このプラズマ駆動回路はスイッチＳＷ１，ＳＷ
２，…，ＳＷＮを順次オン／オフさせて各放電チャネル
にプラズマ放電を発生させる。これと同期して信号電極
に画像信号を供給し、選択された放電チャネルに対応し
た各画素に画像信号を書き込む。
【０００５】図７に示した従来回路の場合、電源電圧Ｖ
はプラズマセルの経時変化や各放電チャネルの放電電圧
のばらつき等を見込んで、十分大きな値に設定する必要
がある。しかし、この場合放電電圧が低い放電チャネル
に対しては必要以上に大きな電圧が印加される事とな
り、その結果大きな突入電流が流れ、カソード電極やア
ノード電極に損傷を与える。この為プラズマセルの寿命
が短くなる。
はプラズマセルの経時変化や各放電チャネルの放電電圧
のばらつき等を見込んで、十分大きな値に設定する必要
がある。しかし、この場合放電電圧が低い放電チャネル
に対しては必要以上に大きな電圧が印加される事とな
り、その結果大きな突入電流が流れ、カソード電極やア
ノード電極に損傷を与える。この為プラズマセルの寿命
が短くなる。
【０００６】上述した課題につき、図８のタイミングチ
ャートを参照して説明を加える。スイッチＳＷ１がオン
になるとアノード電極Ａとカソード電極Ｋ間には電源電
圧Ｖが印加される。放電が始まると該当チャネルの放電
電圧Ｖｐ１までＡ−Ｋ間の電圧は降下する。次のスイッ
チＳＷ２がオンすると該当放電チャネルのＡ−Ｋ間にも
電源電圧Ｖが印加される。この時、仮にこの放電チャネ
ルの放電電圧Ｖｐ２がＶｐ１より低いとすると、必要以
上に大きな電圧を印加した事になり、大きな突入電流
（サージ電流）が流れアノード電極やカソード電極に損
傷を与える。
ャートを参照して説明を加える。スイッチＳＷ１がオン
になるとアノード電極Ａとカソード電極Ｋ間には電源電
圧Ｖが印加される。放電が始まると該当チャネルの放電
電圧Ｖｐ１までＡ−Ｋ間の電圧は降下する。次のスイッ
チＳＷ２がオンすると該当放電チャネルのＡ−Ｋ間にも
電源電圧Ｖが印加される。この時、仮にこの放電チャネ
ルの放電電圧Ｖｐ２がＶｐ１より低いとすると、必要以
上に大きな電圧を印加した事になり、大きな突入電流
（サージ電流）が流れアノード電極やカソード電極に損
傷を与える。
【０００７】
【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明は突入電流の抑制が可能なプラズマ駆
動回路を提供する事を目的とする。かかる目的を達成す
る為に以下の手段を講じた。即ち、本発明にかかるプラ
ズマ駆動回路は基本的にプラズマアドレス表示素子に設
けた複数の放電チャネルを順次選択的に放電駆動するも
のであって、以下の構成要素を備えている事を特徴とす
る。即ち、個々の放電チャネルに対応して設けられ順次
開閉動作して各放電チャネルを選択する複数のスイッチ
と、各スイッチを介して個々の放電チャネルに共通接続
され所定の駆動電流を供給する電流源と、該複数のスイ
ッチの開閉動作に同期して該電流源を制御し間欠的に該
駆動電流を出力させると共に、その電流波形を制御し各
放電チャネルの放電駆動に適した電圧を印加する制御回
路とを備えている。具体的には、前記制御回路は該駆動
電流に応じた検出信号を発生する検出素子と、該スイッ
チの開閉動作に合わせた波形信号を発生する信号源と、
該検出信号及び該波形信号の差分に従って該電流源の出
力制御を行なう差動増幅器とからなる。本発明の一態様
では、前記制御回路は放電駆動立ち上げ時と放電駆動持
続時とに応じて該電流波形を段階的に制御する。本発明
の他の態様では、前記制御回路は非選択時にも一定のバ
イアス電流を供給する様に該電流源を制御する。
題に鑑み、本発明は突入電流の抑制が可能なプラズマ駆
動回路を提供する事を目的とする。かかる目的を達成す
る為に以下の手段を講じた。即ち、本発明にかかるプラ
ズマ駆動回路は基本的にプラズマアドレス表示素子に設
けた複数の放電チャネルを順次選択的に放電駆動するも
のであって、以下の構成要素を備えている事を特徴とす
る。即ち、個々の放電チャネルに対応して設けられ順次
開閉動作して各放電チャネルを選択する複数のスイッチ
と、各スイッチを介して個々の放電チャネルに共通接続
され所定の駆動電流を供給する電流源と、該複数のスイ
ッチの開閉動作に同期して該電流源を制御し間欠的に該
駆動電流を出力させると共に、その電流波形を制御し各
放電チャネルの放電駆動に適した電圧を印加する制御回
路とを備えている。具体的には、前記制御回路は該駆動
電流に応じた検出信号を発生する検出素子と、該スイッ
チの開閉動作に合わせた波形信号を発生する信号源と、
該検出信号及び該波形信号の差分に従って該電流源の出
力制御を行なう差動増幅器とからなる。本発明の一態様
では、前記制御回路は放電駆動立ち上げ時と放電駆動持
続時とに応じて該電流波形を段階的に制御する。本発明
の他の態様では、前記制御回路は非選択時にも一定のバ
イアス電流を供給する様に該電流源を制御する。
【０００８】
【作用】本発明によれば、複数のスイッチを順次開閉動
作して各放電チャネルを選択する。このスイッチの開閉
動作に同期してパルス状の駆動電流が選択された放電チ
ャネルに印加される。制御回路はそのパルス電流波形を
制御し、各放電チャネルの放電駆動に適した電圧を印加
する。外部の電源電圧に関係なく、アノード電極とカソ
ード電極間の電圧を放電チャネルの放電電圧までしか印
加しない為、不必要な突入電流を流す事がない。従っ
て、アノード電極やカソード電極に損傷を与える事がな
く、放電安定性を長期間持続する事が可能である。又、
放電チャネルのライン間ばらつきや経時変化に対して電
源電圧の設定が容易になる。特に、放電駆動立ち上げ時
と放電駆動持続時とに応じて電流波形を段階的に制御す
る事により、アノード電極とカソード電極間の電圧を速
やかに放電電圧に到達させる事が可能である。同様に、
非選択時にも一定のバイアス電流を供給しておけば、選
択時直ちにアノード電極とカソード電極の間を速やかに
放電電圧まで到達させる事が可能になる。以上の様に、
プラズマ駆動回路を従来のスイッチ方式から電流制御方
式にする事で、放電チャネルの長寿命化及び放電安定化
が可能になる。
作して各放電チャネルを選択する。このスイッチの開閉
動作に同期してパルス状の駆動電流が選択された放電チ
ャネルに印加される。制御回路はそのパルス電流波形を
制御し、各放電チャネルの放電駆動に適した電圧を印加
する。外部の電源電圧に関係なく、アノード電極とカソ
ード電極間の電圧を放電チャネルの放電電圧までしか印
加しない為、不必要な突入電流を流す事がない。従っ
て、アノード電極やカソード電極に損傷を与える事がな
く、放電安定性を長期間持続する事が可能である。又、
放電チャネルのライン間ばらつきや経時変化に対して電
源電圧の設定が容易になる。特に、放電駆動立ち上げ時
と放電駆動持続時とに応じて電流波形を段階的に制御す
る事により、アノード電極とカソード電極間の電圧を速
やかに放電電圧に到達させる事が可能である。同様に、
非選択時にも一定のバイアス電流を供給しておけば、選
択時直ちにアノード電極とカソード電極の間を速やかに
放電電圧まで到達させる事が可能になる。以上の様に、
プラズマ駆動回路を従来のスイッチ方式から電流制御方
式にする事で、放電チャネルの長寿命化及び放電安定化
が可能になる。
【０００９】
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明にかかるプラズマ駆動回
路の一実施例を示す回路図である。図示する様に、本プ
ラズマ駆動回路はプラズマアドレス表示素子に設けた複
数の放電チャネル１を順次選択的に放電駆動する為のも
のである。個々の放電チャネル１は一対のアノード電極
Ａ及びカソード電極Ｋとにより構成されている。各放電
チャネル１に対応して複数のスイッチＳＷ１，ＳＷ２，
…，ＳＷＮが設けられており、順次開閉動作して各放電
チャネル１を選択する。電流源２が各スイッチＳＷ１，
ＳＷ２，…，ＳＷＮを介して個々の放電チャネル１のカ
ソード電極Ｋに共通接続され、所定の駆動電流Ｉを供給
する。本例ではこの電流源２は電界効果型トランジスタ
（ＦＥＴ）からなり、そのドレインは共通ノードＰに接
続している。
詳細に説明する。図１は本発明にかかるプラズマ駆動回
路の一実施例を示す回路図である。図示する様に、本プ
ラズマ駆動回路はプラズマアドレス表示素子に設けた複
数の放電チャネル１を順次選択的に放電駆動する為のも
のである。個々の放電チャネル１は一対のアノード電極
Ａ及びカソード電極Ｋとにより構成されている。各放電
チャネル１に対応して複数のスイッチＳＷ１，ＳＷ２，
…，ＳＷＮが設けられており、順次開閉動作して各放電
チャネル１を選択する。電流源２が各スイッチＳＷ１，
ＳＷ２，…，ＳＷＮを介して個々の放電チャネル１のカ
ソード電極Ｋに共通接続され、所定の駆動電流Ｉを供給
する。本例ではこの電流源２は電界効果型トランジスタ
（ＦＥＴ）からなり、そのドレインは共通ノードＰに接
続している。
【００１０】本発明の特徴事項として制御回路３が設け
られており、上述した複数のスイッチＳＷ１，ＳＷ２，
…，ＳＷＮの開閉動作に同期して電流源２を制御し、間
欠的に駆動電流Ｉを出力させる。この制御回路３はさら
に該電流波形を制御し各放電チャネル１の放電駆動に適
した電圧を印加する。本例では、制御回路３は駆動電流
Ｉに応じた検出信号を発生する検出素子４とスイッチＳ
Ｗの開閉動作に合わせた波形信号を発生する信号源５
と、該検出信号及び波形信号の差分に従って電流源２の
出力制御を行なう差動増幅器６とを備えている。検出素
子４は電流源２を構成するＦＥＴのソース側に接続した
検出抵抗Ｒｄからなる。又、信号源５は矩形パルスの波
形信号を発生するシグナルジェネレータ（ＳｉｇＧｅ
ｎ）からなる。さらに、差動増幅器６はオペアンプ（Ｏ
ＰＡｍｐ）からなり、その負入力端子には前述した検出
信号が印加され、正入力端子には同じく前述した波形信
号が印加され、その出力端子はＦＥＴのゲートに接続し
ている。
られており、上述した複数のスイッチＳＷ１，ＳＷ２，
…，ＳＷＮの開閉動作に同期して電流源２を制御し、間
欠的に駆動電流Ｉを出力させる。この制御回路３はさら
に該電流波形を制御し各放電チャネル１の放電駆動に適
した電圧を印加する。本例では、制御回路３は駆動電流
Ｉに応じた検出信号を発生する検出素子４とスイッチＳ
Ｗの開閉動作に合わせた波形信号を発生する信号源５
と、該検出信号及び波形信号の差分に従って電流源２の
出力制御を行なう差動増幅器６とを備えている。検出素
子４は電流源２を構成するＦＥＴのソース側に接続した
検出抵抗Ｒｄからなる。又、信号源５は矩形パルスの波
形信号を発生するシグナルジェネレータ（ＳｉｇＧｅ
ｎ）からなる。さらに、差動増幅器６はオペアンプ（Ｏ
ＰＡｍｐ）からなり、その負入力端子には前述した検出
信号が印加され、正入力端子には同じく前述した波形信
号が印加され、その出力端子はＦＥＴのゲートに接続し
ている。
【００１１】なお図１の回路中、Ｖはプラズマセル及び
プラズマ駆動回路に供給される電源電圧を表わし、Ｒｐ
は非選択時にカソード電極Ｋをアノード電位に維持する
為のプルアップ抵抗である。Ｃｓはプラズマセルの内部
容量を等価的に表わしている。Ｒｊはバイアス抵抗であ
る。
プラズマ駆動回路に供給される電源電圧を表わし、Ｒｐ
は非選択時にカソード電極Ｋをアノード電位に維持する
為のプルアップ抵抗である。Ｃｓはプラズマセルの内部
容量を等価的に表わしている。Ｒｊはバイアス抵抗であ
る。
【００１２】次に、図２のタイミングチャートを参照し
て、図１に示したプラズマ駆動回路の動作を詳細に説明
する。図示する様に、スイッチＳＷ１，ＳＷ２，…，は
順次開閉動作する。これに同期して、電流源２は間欠的
にパルス状の駆動電流Ｉを出力する。制御回路３はその
電流波形を矩形パルス状に制御している。そのパルス高
さはＩｐに設定されている。ＳＷ１がオンの状態で電流
源をＩｐに設定すると、Ａ−Ｋ間電圧はプラズマセルの
内部容量ＣｓとＩｐで決まる傾きに従って下降を始め、
放電電圧Ｖｐ１で安定する。次に、駆動電流を０にする
事でカソード電極の電位はアノード電位に復帰する。次
に、ＳＷ２がオン状態になると同様にパルス電流が印加
され、Ａ−Ｋ間電圧は下降を始める。放電電圧Ｖｐ２が
低い場合も同様に下降し、必要な放電電圧で安定する。
以上の説明から理解される様に、制御回路３は各放電チ
ャネル１の立ち上げ後駆動電流Ｉを制御して必要な放電
電圧を確保する様にしている。この目的で、制御回路３
は検出素子４と信号源５と差動増幅器６を備えており、
フィードバック制御により駆動電流を所望の波形となる
様に維持している。
て、図１に示したプラズマ駆動回路の動作を詳細に説明
する。図示する様に、スイッチＳＷ１，ＳＷ２，…，は
順次開閉動作する。これに同期して、電流源２は間欠的
にパルス状の駆動電流Ｉを出力する。制御回路３はその
電流波形を矩形パルス状に制御している。そのパルス高
さはＩｐに設定されている。ＳＷ１がオンの状態で電流
源をＩｐに設定すると、Ａ−Ｋ間電圧はプラズマセルの
内部容量ＣｓとＩｐで決まる傾きに従って下降を始め、
放電電圧Ｖｐ１で安定する。次に、駆動電流を０にする
事でカソード電極の電位はアノード電位に復帰する。次
に、ＳＷ２がオン状態になると同様にパルス電流が印加
され、Ａ−Ｋ間電圧は下降を始める。放電電圧Ｖｐ２が
低い場合も同様に下降し、必要な放電電圧で安定する。
以上の説明から理解される様に、制御回路３は各放電チ
ャネル１の立ち上げ後駆動電流Ｉを制御して必要な放電
電圧を確保する様にしている。この目的で、制御回路３
は検出素子４と信号源５と差動増幅器６を備えており、
フィードバック制御により駆動電流を所望の波形となる
様に維持している。
【００１３】図３は駆動電流Ｉの他の例を示す波形図で
ある。この電流波形は図１に示した信号源５から出力さ
れる波形信号により自在に設定可能である。本例では放
電駆動立ち上げ時と放電駆動持続時とに応じて電流波形
を段階的に設定している。即ち、放電駆動立ち上げ時に
は比較的大きな電流Ｉｓが流れ、プラズマセルの内部容
量Ｃｓを速やかに充電する。従って、Ａ−Ｋ間電圧は速
やかに必要な放電電圧Ｖｐまで達する。その後放電駆動
持続時には比較的小さな電流Ｉｐに切り換わり、放電状
態を維持させる。
ある。この電流波形は図１に示した信号源５から出力さ
れる波形信号により自在に設定可能である。本例では放
電駆動立ち上げ時と放電駆動持続時とに応じて電流波形
を段階的に設定している。即ち、放電駆動立ち上げ時に
は比較的大きな電流Ｉｓが流れ、プラズマセルの内部容
量Ｃｓを速やかに充電する。従って、Ａ−Ｋ間電圧は速
やかに必要な放電電圧Ｖｐまで達する。その後放電駆動
持続時には比較的小さな電流Ｉｐに切り換わり、放電状
態を維持させる。
【００１４】図４は駆動電流Ｉの別の例を示す波形図で
ある。基本的には図３に示した電流波形と同様である
が、ここでは非選択時にも一定のバイアス電流Ｉｊを供
給できる様にしている。図２又は図３に示した電流波形
の場合、放電が終了すると共通ノードＰの電位はプルア
ップ抵抗Ｒｐの作用によりアノード電位近傍まで上昇す
る。この後次の放電を開始する為には再び内部容量Ｃｓ
を充電して共通ノードＰの電位を降下させる必要があ
る。この様に、図２及び図３の電流波形ではプラズマセ
ルの内部容量Ｃｓの充放電を繰り返し行なう必要があ
る。この点に鑑み、図４の例では非選択時に一定のバイ
アス電流Ｉｊを流しておき、共通ノードＰの電位を中間
レベルに保持しておく。この中間レベルはバイアス抵抗
Ｒｊにより設定する。例えば、この中間レベルを放電停
止電圧の近傍に設定しておけば、内部容量Ｃｓの過大な
充放電を繰り返す必要がなくなる。
ある。基本的には図３に示した電流波形と同様である
が、ここでは非選択時にも一定のバイアス電流Ｉｊを供
給できる様にしている。図２又は図３に示した電流波形
の場合、放電が終了すると共通ノードＰの電位はプルア
ップ抵抗Ｒｐの作用によりアノード電位近傍まで上昇す
る。この後次の放電を開始する為には再び内部容量Ｃｓ
を充電して共通ノードＰの電位を降下させる必要があ
る。この様に、図２及び図３の電流波形ではプラズマセ
ルの内部容量Ｃｓの充放電を繰り返し行なう必要があ
る。この点に鑑み、図４の例では非選択時に一定のバイ
アス電流Ｉｊを流しておき、共通ノードＰの電位を中間
レベルに保持しておく。この中間レベルはバイアス抵抗
Ｒｊにより設定する。例えば、この中間レベルを放電停
止電圧の近傍に設定しておけば、内部容量Ｃｓの過大な
充放電を繰り返す必要がなくなる。
【００１５】図５は、プラズマアドレス表示素子の全体
的な駆動回路構成を示すブロック図である。プラズマア
ドレス表示素子７は図６に示したパネル構造を有してお
り、表示セルとプラズマセルからなる。表示セルは列状
の信号電極８を備える一方、プラズマセルは行状の放電
チャネル１を備えている。前述した様に、１本の放電チ
ャネル１は一対のアノード電極Ａとカソード電極Ｋから
なる。信号電極８と放電チャネル１の交差部分には画素
９が規定される。各信号電極８には表示駆動回路（カラ
ムレジスタ）１０が接続している。この表示駆動回路１
０には映像データ供給源１１が接続している。一方、各
放電チャネル１にはプラズマ駆動回路１２が接続してい
る。このプラズマ駆動回路１２は図１に示した構造とな
っている。供給源１１から画像信号が一水平ライン分毎
に表示駆動回路（カラムレジスタ）１０に転送され、信
号電極８に供給される。一方、これに同期してプラズマ
放電を一ライン毎に発生させ、線順次で放電チャネル１
を選択状態とする。これにより、選択ライン上に位置す
る画素９に画像信号が書き込まれる。プラズマ放電が終
了すると当該ラインは非選択状態となり次の選択時まで
書き込まれた画像信号が維持される。この際、プラズマ
駆動回路１２はＳＷ１，ＳＷ２，…，ＳＷＮ、電流源
２、制御回路（４，５，６）等により適切な駆動電流を
順次各放電チャネル１に供給する。
的な駆動回路構成を示すブロック図である。プラズマア
ドレス表示素子７は図６に示したパネル構造を有してお
り、表示セルとプラズマセルからなる。表示セルは列状
の信号電極８を備える一方、プラズマセルは行状の放電
チャネル１を備えている。前述した様に、１本の放電チ
ャネル１は一対のアノード電極Ａとカソード電極Ｋから
なる。信号電極８と放電チャネル１の交差部分には画素
９が規定される。各信号電極８には表示駆動回路（カラ
ムレジスタ）１０が接続している。この表示駆動回路１
０には映像データ供給源１１が接続している。一方、各
放電チャネル１にはプラズマ駆動回路１２が接続してい
る。このプラズマ駆動回路１２は図１に示した構造とな
っている。供給源１１から画像信号が一水平ライン分毎
に表示駆動回路（カラムレジスタ）１０に転送され、信
号電極８に供給される。一方、これに同期してプラズマ
放電を一ライン毎に発生させ、線順次で放電チャネル１
を選択状態とする。これにより、選択ライン上に位置す
る画素９に画像信号が書き込まれる。プラズマ放電が終
了すると当該ラインは非選択状態となり次の選択時まで
書き込まれた画像信号が維持される。この際、プラズマ
駆動回路１２はＳＷ１，ＳＷ２，…，ＳＷＮ、電流源
２、制御回路（４，５，６）等により適切な駆動電流を
順次各放電チャネル１に供給する。
【００１６】
【発明の効果】以上説明した様に、本発明によれば、プ
ラズマ駆動回路を従来のスイッチ方式からアナログ的な
電流制御方式に変更している。これにより、外部の電源
電圧に関係なくアノード電極とカソード電極間の電圧を
そのチャネルの放電電圧までしか印加しない為、不必要
な突入電流を抑制できる。これにより、アノード電極や
カソード電極に損傷を与える事がなく、且つ放電の安定
性を長期に渡って維持する事が可能である。又放電チャ
ネルのライン間のばらつきや経時変化をカバーする必要
がない為電源電圧の設定が従来に比し容易になる。
ラズマ駆動回路を従来のスイッチ方式からアナログ的な
電流制御方式に変更している。これにより、外部の電源
電圧に関係なくアノード電極とカソード電極間の電圧を
そのチャネルの放電電圧までしか印加しない為、不必要
な突入電流を抑制できる。これにより、アノード電極や
カソード電極に損傷を与える事がなく、且つ放電の安定
性を長期に渡って維持する事が可能である。又放電チャ
ネルのライン間のばらつきや経時変化をカバーする必要
がない為電源電圧の設定が従来に比し容易になる。
【図１】本発明にかかるプラズマ駆動回路の一実施例を
示す回路図である。
示す回路図である。
【図２】図１に示したプラズマ駆動回路の動作説明に供
する波形図である。
する波形図である。
【図３】駆動電流波形の他の例を示す波形図である。
【図４】駆動電流波形の別の例を示す波形図である。
【図５】プラズマアドレス表示素子の全体的な駆動回路
構成を示す波形図である。
構成を示す波形図である。
【図６】プラズマアドレス表示素子の一般的な構成を示
す斜視図である。
す斜視図である。
【図７】従来のプラズマ駆動回路の一例を示す回路図で
ある。
ある。
【図８】従来のプラズマ駆動回路の動作説明に供する波
形図である。
形図である。
１ 放電チャネル ２ 電流源 ３ 制御回路 ４ 検出素子 ５ 信号源 ６ 差動増幅器
Claims (4)
- 【請求項１】 プラズマアドレス表示素子に設けた複数
の放電チャネルを順次選択的に放電駆動するプラズマ駆
動回路であって、 個々の放電チャネルに対応して設けられ順次開閉動作し
て各放電チャネルを選択する複数のスイッチと、 各スイッチを介して個々の放電チャネルに共通接続され
所定の駆動電流を供給する電流源と、 該複数のスイッチの開閉動作に同期して該電流源を制御
し間欠的に該駆動電流を出力させると共に、その電流波
形を制御し各放電チャネルの放電駆動に適した電圧を印
加する制御回路とを備えた事を特徴とするプラズマ駆動
回路。 - 【請求項２】 前記制御回路は、該駆動電流に応じた検
出信号を発生する検出素子と、該スイッチの開閉動作に
合わせた波形信号を発生する信号源と、該検出信号及び
該波形信号の差分に従って該電流源の出力制御を行なう
差動増幅器とからなる事を特徴とする請求項１記載のプ
ラズマ駆動回路。 - 【請求項３】 前記制御回路は、放電駆動立ち上げ時と
放電駆動持続時とに応じて該電流波形を段階的に制御す
る事を特徴とする請求項１記載のプラズマ駆動回路。 - 【請求項４】 前記制御回路は、非選択時にも一定のバ
イアス電流を供給する様に該電流源を制御する事を特徴
とする請求項１記載のプラズマ駆動回路。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6329448A JPH08160908A (ja) | 1994-12-02 | 1994-12-02 | プラズマ駆動回路 |
| TW084112772A TW409234B (en) | 1994-12-02 | 1995-11-30 | Plasma drive circuit |
| SG1995001974A SG33610A1 (en) | 1994-12-02 | 1995-11-30 | Plasma driver circuit capable of suppressing surge current of plasma display channel |
| KR1019950045998A KR960025299A (ko) | 1994-12-02 | 1995-12-01 | 플라즈마표시채널에의 돌입전류의 억제가 가능한 플라즈마구동회로 |
| US08/565,896 US5696522A (en) | 1994-12-02 | 1995-12-01 | Plasma driver circuit capable of surpressing surge current of plasma display channel |
| CN95120031A CN1132894A (zh) | 1994-12-02 | 1995-12-01 | 能抑制等离子体显示槽的冲击电流的等离子体驱动电路 |
| EP95118990A EP0715292A3 (en) | 1994-12-02 | 1995-12-01 | Plasma control circuit capable of suppressing the current rise in plasma display channels |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6329448A JPH08160908A (ja) | 1994-12-02 | 1994-12-02 | プラズマ駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08160908A true JPH08160908A (ja) | 1996-06-21 |
Family
ID=18221493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6329448A Pending JPH08160908A (ja) | 1994-12-02 | 1994-12-02 | プラズマ駆動回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5696522A (ja) |
| EP (1) | EP0715292A3 (ja) |
| JP (1) | JPH08160908A (ja) |
| KR (1) | KR960025299A (ja) |
| CN (1) | CN1132894A (ja) |
| TW (1) | TW409234B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6608609B1 (en) | 1998-06-30 | 2003-08-19 | Fujitsu Limited | Method for driving plasma display panel |
| KR100448190B1 (ko) * | 2002-01-21 | 2004-09-10 | 삼성전자주식회사 | 플라즈마 디스플레이패널장치 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3395399B2 (ja) * | 1994-09-09 | 2003-04-14 | ソニー株式会社 | プラズマ駆動回路 |
| JPH09197367A (ja) * | 1996-01-12 | 1997-07-31 | Sony Corp | プラズマアドレス表示装置 |
| JP2900997B2 (ja) * | 1996-11-06 | 1999-06-02 | 富士通株式会社 | 表示ユニットの消費電力制御のための方法と装置、それを備えた表示システム及びそれを実現するプログラムを格納した記憶媒体 |
| JP3568098B2 (ja) * | 1998-06-03 | 2004-09-22 | パイオニア株式会社 | 表示パネルの駆動装置 |
| JP3549441B2 (ja) * | 1998-06-22 | 2004-08-04 | シャープ株式会社 | 定電流制御装置 |
| KR100450218B1 (ko) * | 2001-10-16 | 2004-09-24 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법 |
| JP4095784B2 (ja) * | 2001-10-19 | 2008-06-04 | 富士通日立プラズマディスプレイ株式会社 | プラズマディスプレイ装置 |
| TWI260509B (en) * | 2002-08-15 | 2006-08-21 | Sony Corp | Method and apparatus for processing image data and semiconductor storage device |
| US7668591B2 (en) * | 2003-09-18 | 2010-02-23 | Cardiac Pacemakers, Inc. | Automatic activation of medical processes |
| KR100570994B1 (ko) * | 2003-11-27 | 2006-04-13 | 삼성에스디아이 주식회사 | 디스플레이 전원제어장치 |
| CN108333453B (zh) * | 2018-03-20 | 2020-11-10 | 江苏邦士医疗科技有限公司 | 降低信号源内部冲击电流及等离子体产生的软件处理算法 |
| CN111225487A (zh) * | 2019-07-16 | 2020-06-02 | 中国人民解放军空军工程大学 | 一种单电源电弧等离子体阵列式布局的流动控制装置及控制方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5443762A (en) * | 1977-09-13 | 1979-04-06 | Seiko Epson Corp | Liquid crystal mechanism |
| US4250504A (en) * | 1979-08-23 | 1981-02-10 | General Electric Company | Gas discharge display circuit |
| DE3176916D1 (en) * | 1980-07-07 | 1988-11-24 | Interstate Electronics Corp | Plasma display panel drive |
| US5077553A (en) * | 1988-01-19 | 1991-12-31 | Tektronix, Inc. | Apparatus for and methods of addressing data storage elements |
| US4896149A (en) | 1988-01-19 | 1990-01-23 | Tektronix, Inc. | Addressing structure using ionizable gaseous medium |
| JPH01185692A (ja) * | 1988-01-19 | 1989-07-25 | Sanyo Electric Co Ltd | 平面ディスプレイパネル |
| JP2619027B2 (ja) * | 1988-11-30 | 1997-06-11 | シャープ株式会社 | 表示装置の駆動方法および装置 |
| US5008657A (en) * | 1989-01-31 | 1991-04-16 | Varo, Inc. | Self adjusting matrix display |
| US5111195A (en) * | 1989-01-31 | 1992-05-05 | Sharp Kabushiki Kaisha | Driving circuit for a matrix type display device |
| JP3326815B2 (ja) * | 1992-04-24 | 2002-09-24 | ソニー株式会社 | プラズマアドレス電気光学装置 |
| TW247358B (ja) * | 1993-03-04 | 1995-05-11 | Tektronix Inc |
-
1994
- 1994-12-02 JP JP6329448A patent/JPH08160908A/ja active Pending
-
1995
- 1995-11-30 TW TW084112772A patent/TW409234B/zh not_active IP Right Cessation
- 1995-12-01 KR KR1019950045998A patent/KR960025299A/ko not_active Application Discontinuation
- 1995-12-01 EP EP95118990A patent/EP0715292A3/en not_active Ceased
- 1995-12-01 US US08/565,896 patent/US5696522A/en not_active Expired - Fee Related
- 1995-12-01 CN CN95120031A patent/CN1132894A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6608609B1 (en) | 1998-06-30 | 2003-08-19 | Fujitsu Limited | Method for driving plasma display panel |
| KR100448190B1 (ko) * | 2002-01-21 | 2004-09-10 | 삼성전자주식회사 | 플라즈마 디스플레이패널장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1132894A (zh) | 1996-10-09 |
| KR960025299A (ko) | 1996-07-20 |
| EP0715292A3 (en) | 1996-09-04 |
| TW409234B (en) | 2000-10-21 |
| EP0715292A2 (en) | 1996-06-05 |
| US5696522A (en) | 1997-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08160908A (ja) | プラズマ駆動回路 | |
| JP4121486B2 (ja) | プラズマディスプレイパネル駆動装置及びプラズマディスプレイ装置 | |
| JPH11133914A (ja) | 気体放電型表示装置の駆動回路 | |
| JP2004354758A (ja) | 液晶表示装置 | |
| JPH09244575A (ja) | プラズマ・ディスプレイ・パネルの駆動装置 | |
| JPH05303349A (ja) | プラズマアドレス電気光学装置 | |
| JPH0883056A (ja) | プラズマ駆動回路 | |
| US7414597B2 (en) | Plasma display panel driving circuit | |
| US4779956A (en) | Driving circuit for liquid crystal display | |
| JPH11259035A (ja) | 平面表示装置の駆動回路 | |
| JP3319042B2 (ja) | プラズマアドレス表示装置 | |
| JPH08314414A (ja) | プラズマアドレス表示装置 | |
| JPH06342152A (ja) | プラズマ・アドレス表示装置 | |
| GB2077974A (en) | A matrix type liquid crystal display device | |
| US5889502A (en) | Discharge voltage control for plasma addressed display device | |
| JP4617541B2 (ja) | Ａｃ型プラズマディスプレイパネルの駆動装置 | |
| US5657035A (en) | Plasma addressed liquid crystal display device operable under optimum line sequential drive timing | |
| KR20060022602A (ko) | 플라즈마 표시 패널의 구동 장치 및 구동 방법 | |
| JP3189499B2 (ja) | プラズマアドレス表示装置 | |
| KR950034025A (ko) | 플라즈마 어드레스 액정표시장치 및 구동방법 | |
| JPH0315755B2 (ja) | ||
| JPH08110513A (ja) | プラズマアドレス表示装置 | |
| JPH09200661A (ja) | プラズマアドレス表示装置 | |
| JPH0667152A (ja) | 表示装置 | |
| JPH07295503A (ja) | プラズマアドレス表示装置 |