JPH08160104A - 出力バッファテスト回路 - Google Patents

Abstract

(57)【要約】 【目的】 出力バッファから測定端子までの出力経路を
短くすることにより、出力バッファのスイッチング時間
の測定精度を高くできるとともに、測定作業を容易にで
きる出力バッファテスト回路を提供する。 【構成】 トランジスタＰ１，Ｐ２，Ｎ１，Ｎ２とバイ
アス電圧調整回路４と制御回路５とを出力バッファ１が
備えられているＬＳＩチップ１０内に設けた。トランジ
スタＰ１，Ｐ２はプルアップ抵抗の機能を発揮し、トラ
ンジスタＮ１，Ｎ２はプルダウン抵抗の機能を発揮す
る。バイアス電圧調整回路４はトランジスタＰ２，Ｎ２
をオン／オフ制御する。このような構成により、出力バ
ッファ１の出力信号を測定端子２より測定できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＬＳＩ等の集積回路チ
ップにおいて中間電位を有する信号を出力する出力バッ
ファの出力信号を測定する出力バッファテスト回路に関
するものである。

【０００２】

【従来の技術】図６は従来の評価用ボード上の出力バッ
ファテスト回路の回路図である。このような構成の出力
バッファテスト回路を用いてＬＳＩチップ内の中間電位
を有する信号を出力する出力バッファの出力信号の測定
を行っている。図６において、１０はＬＳＩチップ、２
０は評価用ボードである。１はＬＳＩチップ１０内に備
えられ中間電位の出力信号を有するテスト対象の出力バ
ッファである。評価用ボード２０において、ＶＤＤは電
源電位、ＧＮＤは接地電位、２は出力バッファ１の出力
端に接続された測定端子、Ｒ１は電源電位ＶＤＤとスイ
ッチＳ１の間に接続されたプルアップ抵抗、Ｓ１は抵抗
Ｒ１と測定端子２に至るノード１００の間に接続された
スイッチ、Ｒ２は接地電位ＧＮＤとスイッチＳ２の間に
接続されたプルダウン抵抗である。

【０００３】ここで、中間電位の出力信号を有する出力
バッファ１について図７を参照して説明する。この出力
バッファ１の動作は、制御端Ｃがローレベルのとき、入
力端Ｘがハイレベルで、出力端Ｙがハイレベルとなり、
入力端Ｘがローレベルで出力端Ｙがローレベルとなる。
制御端Ｃがハイレベルのとき、入力端Ｘがハイレベルで
出力端Ｙがハイ・インピーダンスＺとなり、入力端Ｘが
ローレベルでも出力端Ｙがハイ・インピーダンスＺとな
る。後で記載するｔｐＬＺは出力端Ｙがローレベルから
ハイ・インピーダンスになるまでの時間、ｔｐＺＬは出
力端Ｙがハイ・インピーダンスからローレベルになるま
での時間、ｔｐＨＺは出力端Ｙがハイレベルからハイ・
インピーダンスになるまでの時間、ｔｐＺＨは出力端Ｙ
がハイ・インピーダンスからハイレベルになるまでの時
間を意味する。

【０００４】次に図６を用いて動作について説明する。
ノード１００は、出力バッファ１が中間電位の信号を出
力しているとき、スイッチＳ１がオンで、かつスイッチ
Ｓ２がオフの設定下では抵抗Ｒ１により定まる電位であ
る（状態１）。スイッチＳ１がオフで、かつスイッチＳ
２がオンの設定下では抵抗Ｒ２により定まる電位である
（状態２）。状態１の設定では、抵抗Ｒ１によって定ま
るハイレベル電位が測定端子２において測定され、状態
２の設定下では、抵抗Ｒ２によって定まるローレベル電
位が測定端子２において測定される。したがって、ＬＳ
Ｉチップ１０内の出力バッファ１の中間電位からの出力
変化及び中間電位への出力変化は、評価用ボードに抵抗
Ｒ１，抵抗Ｒ２，スイッチＳ１，スイッチＳ２を付加す
ることにより測定可能となっていた。

【０００５】

【発明が解決しようとする課題】従来、出力バッファ１
のスイッチング時間をテストするための出力バッファテ
スト回路は、図６に示すように、プルアップ抵抗Ｒ１お
よびプルダウン抵抗Ｒ２が固定の抵抗値を有する構成で
ある。しかし、プルアップ抵抗Ｒ１の抵抗値およびプル
ダウン抵抗Ｒ２の抵抗値は許容範囲内でのばらつきを有
する。また、出力バッファ１のスイッチング時間をテス
トするためには、ＬＳＩチップ１０に形成された出力バ
ッファ１の出力端を、同チップとは別体構成された出力
バッファテスト回路のプルアップ抵抗Ｒ１とプルダウン
抵抗Ｒ２とのノード１００を介する測定端子２に、テス
ト配線を用いて接続する必要があることから、出力バッ
ファ１から測定端子２までの信号経路が長くなる。結果
として、上記抵抗値のばらつきと信号経路の長経路とに
よって、出力バッファ１のスイッチング時間の測定精度
が低下するという問題が内在する。この出力バッファ１
のスイッチング時間の測定精度を高めるには、測定対象
としての出力バッファ１が代わるごとに、評価用ボード
２０におけるスイッチＳ１，Ｓ２の切り替え動作の制御
を行う必要があるため、測定作業が複雑となっていた。

【０００６】本発明は上記のような課題を解決するため
になされたもので、プルアップ抵抗または／およびプル
ダウン抵抗の機能を発揮する複数のトランジスタと、こ
れら複数のトランジスタのオン抵抗を調整するためのバ
イアス電圧調整回路等を、出力バッファを備えているＬ
ＳＩチップ内に設け、出力バッファから測定端子までの
出力経路を短くすることにより、出力バッファのスイッ
チング時間の測定精度を高くできるとともに、測定作業
を容易にできる出力バッファテスト回路を提供すること
を目的とする。

【０００７】

【課題を解決するための手段】第１の発明は、出力バッ
ファの出力端に接続されプルアップ抵抗の機能またはプ
ルダウン抵抗の機能を発揮するプルアップ用またはプル
ダウン用の複数のトランジスタと、集積回路チップ外の
調整端子により上記トランジスタのオン抵抗を調整する
ためのバイアス電圧調整回路と、上記トランジスタを制
御し上記出力バッファの出力電位をハイレベルまたはロ
ーレベルに設定するための制御回路とを、上記出力バッ
ファが備えられている集積回路チップ内に設けたことを
特徴とするものである。

【０００８】第２の発明は、出力バッファの出力端に接
続されプルアップ抵抗の機能を発揮するプルアップ用の
複数のトランジスタと、上記出力バッファの出力端に接
続されプルダウン抵抗の機能を発揮するプルダウン用の
複数のトランジスタと、集積回路チップ外の調整端子に
より上記複数のトランジスタのオン抵抗を調整するため
のバイアス電圧調整回路と、上記複数のトランジスタを
制御し上記出力バッファの出力電位をハイレベルまたは
ローレベルに設定するための制御回路とを、上記出力バ
ッファが備えられている集積回路チップ内に設けたこと
を特徴とするものである。

【０００９】第３の発明は、第１の発明の構成におい
て、上記プルアップ用の複数のトランジスタとして第１
のトランジスタと第２のトランジスタを備え、上記第１
のトランジスタは、一方電極が電源電位に、他方電極が
上記第２のトランジスタの他方電極に、制御電極が上記
バイアス電圧調整回路のバイアス出力端にそれぞれ接続
され、上記第２のトランジスタは、一方電極が上記測定
端子に、他方電極が上記第１のトランジスタの他方電極
に、制御電極が上記制御回路の出力端にそれぞれ接続さ
れたことを特徴とするものである。

【００１０】第４の発明は、第２の発明の構成におい
て、上記プルアップ用の複数のトランジスタとして第１
のトランジスタと第２のトランジスタを備え、上記プル
ダウン用の複数のトランジスタとして第３のトランジス
タと第４のトランジスタを備え、上記第１のトランジス
タは、一方電極が電源電位に、他方電極が上記第２のト
ランジスタの他方電極に、制御電極が上記バイアス電圧
調整回路の第１バイアス出力端にそれぞれ接続され、上
記第２のトランジスタは、一方電極が上記測定端子に、
他方電極が上記第１のトランジスタの他方電極に、制御
電極が上記制御回路の第１の出力端にそれぞれ接続さ
れ、上記第３のトランジスタは、一方電極が接地電位
に、他方電極が上記第４のトランジスタの他方電極に、
制御電極が上記バイアス電圧調整回路の第２バイアス出
力端にそれぞれ接続され、上記第４のトランジスタは、
一方電極が上記測定端子に、他方電極が上記第３のトラ
ンジスタの他方電極に、制御電極が上記制御回路の第２
の出力端にそれぞれ接続されたことを特徴とするもので
ある。

【００１１】

【作用】第１の発明によれば、複数のトランジスタは出
力バッファの出力端をプルアップまたはプルダウンす
る。バイアス電圧調整回路は調整端子からの信号に応じ
て上記トランジスタのオン抵抗を調整する。制御回路は
上記トランジスタを制御し上記出力バッファの出力電位
をハイレベルまたはローレベルに設定する。

【００１２】第２の発明によれば、プルアップ用の複数
のトランジスタは出力バッファの出力端をプルアップ
し、プルダウン用の複数のトランジスタは上記出力バッ
ファの出力端をプルダウンする。バイアス電圧調整回路
は調整端子からの信号に応じて上記トランジスタのオン
抵抗を調整する。制御回路は上記トランジスタを制御し
上記出力バッファの出力電位をハイレベルまたはローレ
ベルに設定する。

【００１３】第３の発明によれば、第１のトランジスタ
はバイアス電圧調整回路によりバイアス電圧が変えられ
ると、オン抵抗が変わる。第２のトランジスタは制御回
路によりオン／オフされる。第２のトランジスタがオン
されると、出力バッファの出力端はプルアップされる。

【００１４】第４の発明によれば、第１，第３のトラン
ジスタはバイアス電圧調整回路によりバイアス電圧が変
えられると、オン抵抗が変わる。第２，第４のトランジ
スタは制御回路によりオン／オフされる。第２のトラン
ジスタがオンされると、出力バッファの出力端はプルア
ップされ、第４のトランジスタがオンされると、出力バ
ッファの出力端はプルダウンされる。

【００１５】

【実施例】

実施例１ 以下、この発明の実施例１を図に基づいて説明する。図
１はこの発明の実施例１に係る出力バッファテスト回路
の回路図である。この出力バッファテスト回路は、出力
端が集積回路チップとしてのＬＳＩチップ１０外の測定
端子２に接続され中間電位の信号を出力するテスト対象
の出力バッファ１の出力端に接続されプルアップ抵抗の
機能を発揮するプルアップ用の第１のトランジスタＰ１
及び第２のトランジスタＰ２と、ＬＳＩチップ１０外の
調整端子３により第１のトランジスタＰ１のオン抵抗を
調整するためのバイアス電圧調整回路４と、第２のトラ
ンジスタＰ２をオンし出力バッファ１の出力電位をハイ
レベルに設定するための制御回路５とをＬＳＩチップ１
０内に備えている。

【００１６】第１のトランジスタＰ１は、一方電極が電
源電位ＶＤＤに、他方電極が第２のトランジスタＰ２の
他方電極に、制御電極がバイアス電圧調整回路４のバイ
アス出力端にそれぞれ接続されている。バイアス電圧調
整回路４はトランジスタＰ４を有し、このトランジスタ
Ｐ４は、一方電極が電源電位ＶＤＤに、他方電極が調整
端子３及び制御電極並びに第１のトランジスタＰ１の制
御電極にそれぞれ接続されている。第２のトランジスタ
Ｐ２は、一方電極が測定端子２に、他方電極が第１のト
ランジスタＰ１の他方電極に、制御電極が制御回路５の
出力端にそれぞれ接続されている。調整端子３と接地電
位ＧＮＤ間にはＬＳＩチップ１０外において可変抵抗Ｒ
が接続されている。

【００１７】図２は上記測定端子２の状態と制御回路５
からの出力されるテスト切換え信号Ａとの関係を示す図
である。

【００１８】図１及び図２を参照してこの実施例１の動
作について説明する。この実施例１の出力バッファテス
ト回路は、出力バッファ１の出力信号を測定するために
２つの状態を設定できる。

【００１９】まず、状態１の場合を説明する。この状態
１は、出力バッファ１のｔｐＬＺ，ｔｐＺＬの測定を容
易にする設定である。出力バッファ１が中間電位の信号
を出力しているとき、制御回路５から出力されるテスト
切換え信号Ａをローレベル電位に設定することにより、
第２のトランジスタＰ２はオンとなり、第１のトランジ
スタＰ１及び第２のトランジスタＰ２のオン抵抗を通し
て測定端子２はハイレベル電位になる。この場合、第１
のトランジスタＰ１と第２のトランジスタＰ２はプルア
ップ抵抗成分として動作し、第１のトランジスタＰ１に
ついてはトランジスタＰ４との間でカレントミラー回路
を形成しているので、可変抵抗Ｒを通してトランジスタ
Ｐ４のドレイン・ソース間電流ＩＤＳを調整することに
より、第１のトランジスタＰ１のドレイン・ソース間電
流ＩＤＳも調整可能となる。よって上記プルアップ抵抗
成分は任意の値にも調整可能である。

【００２０】次に状態２の場合は、出力バッファ１の出
力電位に第２のトランジスタＰ２が影響を及ぼさない設
定である。即ち、制御回路５から出力されるテスト切換
え信号Ａをハイレベル電位にすることにより、第２のト
ランジスタＰ２はオフとなり、出力バッファ１が中間電
位の信号を出力しているときには、測定端子２でも中間
電位の信号が測定される。

【００２１】以上説明したように本実施例の１によれ
ば、第１，第２のトランジスタＰ１，Ｐ２、バイアス電
圧調整回路４、及び制御回路５を出力バッファ１が備え
られているＬＳＩチップ１０内に設けたので、出力バッ
ファ１から測定端子２までの出力経路が短くなり、これ
により出力バッファ１のスイッチング時間の測定精度が
高くなるとともに、測定作業が容易となる。

【００２２】実施例２ 図３はこの発明の実施例２に係る出力バッファテスト回
路の回路図である。この出力バッファテスト回路は、出
力端がＬＳＩチップ１０外の測定端子２に接続され中間
電位の信号を出力するテスト対象の出力バッファ１の出
力端に接続されプルアップ抵抗の機能を発揮するプルア
ップ用の第１のトランジスタＰ１及び第２のトランジス
タＰ２と、出力バッファ１の出力端に接続されプルダウ
ン抵抗の機能を発揮するプルダウン用の第３のトランジ
スタＮ１及び第４のトランジスタＮ２と、ＬＳＩチップ
１０外の調整端子３により第１のトランジスタＰ１及び
第３のトランジスタＮ１のオン抵抗を調整するためのバ
イアス電圧調整回路４と、第２のトランジスタＰ２をオ
ンし出力バッファ１の出力電位をハイレベルに設定した
り第４のトランジスタＮ２をオンし出力バッファ１の出
力電位をローレベルに設定したりする制御回路５とをＬ
ＳＩチップ１０内に備えている。

【００２３】第１のトランジスタＰ１は、一方電極が電
源電位ＶＤＤに、他方電極が第２のトランジスタＰ２の
他方電極に、制御電極がバイアス電圧調整回路４の第１
バイアス出力端にそれぞれ接続されている。第２のトラ
ンジスタＰ２は、一方電極が測定端子２に、他方電極が
第１のトランジスタＰ１の他方電極に、制御電極が制御
回路５の第１の出力端にそれぞれ接続されている。第３
のトランジスタＮ１は、一方電極が接地電位ＧＮＤに、
他方電極が第４のトランジスタＮ２に、制御電極がバイ
アス電圧調整回路４の第２バイアス出力端にそれぞれ接
続されている。第４のトランジスタＮ２は、一方電極が
測定端子２に、他方電極が第３のトランジスタＮ１の他
方電極に、制御電極が制御回路５の第２の出力端にそれ
ぞれ接続されている。バイアス電圧調整回路４はトラン
ジスタＰ３，Ｐ４，Ｎ３を有し、トランジスタＰ３は、
一方電極が電源電位ＶＤＤに、他方電極がトランジスタ
Ｎ３の一方電極及び制御電極に、制御電極が第１のトラ
ンジスタＰ１の制御電極にそれぞれ接続されている。ト
ランジスタＰ４は、一方電極が電源電位ＶＤＤに、他方
電極が調整端子３に、制御電極が他方電極及びトランジ
スタＰ３の制御電極にそれぞれ接続されている。トラン
ジスタＮ３は、一方電極がトランジスタＰ３の他方電極
に、制御電極が一方電極及び第３のトランジスタＮ１の
制御電極に、他方電極が接地電位ＧＮＤにそれぞれ接続
されている。調整端子３と接地電位ＧＮＤ間にはＬＳＩ
チップ１０外において可変抵抗Ｒが接続されている。

【００２４】図４は上記測定端子の状態と制御回路５か
ら出力されるテスト切換え信号Ａ，Ｂとの関係を示す図
である。

【００２５】図３及び図４を参照してこの実施例２の動
作について説明する。この実施例２の出力バッファテス
ト回路は、出力バッファ１の出力信号を測定するために
３つの状態を設定できる。

【００２６】まず、状態１の場合を説明する。この状態
１は、出力バッファ１のｔｐＬＺ，ｔｐＺＬの測定を容
易にする設定である。出力バッファ１が中間電位の信号
を出力しているとき、制御回路５から出力されるテスト
切換え信号Ａをローレベル電位に、同じく制御回路５か
ら出力されるテスト切換え信号Ｂをローレベル電位に設
定することにより、トランジスタＮ２はオフ、トランジ
スタＰ２はオンとなり、トランジスタＰ１及びＰ２のオ
ン抵抗を通して測定端子２はハイレベル電位になる。こ
の場合、トランジスタＰ１とトランジスタＰ２はプルア
ップ抵抗成分として動作し、トランジスタＰ１について
はトランジスタＰ４との間でカレントミラー回路を形成
しているので、可変抵抗Ｒを通してトランジスタＰ４の
ドレイン・ソース間電流ＩＤＳを調整することによりト
ランジスタＰ１のドレイン・ソース間電流ＩＤＳも調整
可能である。よって上記プルアップ抵抗成分は任意の値
にも調整可能である。

【００２７】次に状態２の場合は、出力バッファ１の出
力電位にトランジスタＰ２，Ｎ２が影響を及ぼさない設
定である。制御回路５から出力されるテスト切換え信号
Ａをハイレベル電位に、テスト切換え信号Ｂをローレベ
ル電位にすることにより、トランジスタＰ２，Ｎ２とも
オフとなり、出力バッファ１が中間電位の信号を出力し
ているときには、測定端子２でも中間電位の信号が測定
される。

【００２８】次に状態３の場合は、出力バッファ１のｔ
ｐＨＺ，ｔｐＺＨを測定容易にする設定である。出力バ
ッファ１が中間電位の信号を出力しているとき、制御回
路５から出力されるテスト切換え信号Ａをハイレベル電
位に、テスト切換え信号Ｂをハイレベル電位にすること
により、トランジスタＮ２はオン、トランジスタＰ２は
オフとなり、トランジスタＮ１及びトランジスタＮ２の
オン抵抗を通して測定端子２はローレベル電位になる。
この状態３で測定端子２の信号の測定を行うことによ
り、出力バッファ１の出力信号の測定を容易にする。こ
の場合、トランジスタＮ１とトランジスタＮ２はプルダ
ウン抵抗成分として動作し、トランジスタＮ１について
もトランジスタＮ３との間でカレントミラー回路を形成
しているので、可変抵抗Ｒを通してトランジスタＰ３の
ドレイン・ソース間電流ＩＤＳを調整することによりト
ランジスタＮ１のドレイン・ソース間電流ＩＤＳも調整
可能である。よって上記プルアップ抵抗成分は任意の値
に調整可能である。

【００２９】以上説明したように本実施例２によれば、
第１，第２のトランジスタＰ１，Ｐ２、第３，第４のト
ランジスタＮ１，Ｎ２、バイアス電圧調整回路４、及び
制御回路５を出力バッファ１が備えられているＬＳＩチ
ップ１０内に設けたので、出力バッファ１から測定端子
２までの出力経路が短くなり、これにより出力バッファ
１のスイッチング時間の測定精度が高くなるとともに、
測定作業が容易となる。

【００３０】なお、テスト時において、状態１のとき、
ノード１００はトランジスタＰ２がオンなので、ノード
１０２とほぼ等しい電位と成り、状態３のとき、ノード
１００はトランジスタＮ２がオンとなるので、ノード１
０３とほぼ等しい電位と成る。通常使用時においては、
ノード１００はトランジスタＰ２，Ｎ２ともにオフなの
で、出力バッファ１はノード１０２，１０３の影響を受
けない。

【００３１】実施例３ 図５はこの発明の実施例３に係る出力バッファテスト回
路の回路図である。この出力バッファテスト回路は、出
力バッファ１が２個設けられている場合の構成を示して
いる。出力バッファ１が２個設けられることにより、ト
ランジスタＰ１，Ｐ２，Ｎ１，Ｎ２もそれぞれ２個づつ
設けられている。その他の構成は図３に示す構成と同じ
であり、動作も同様であるので、説明を省略する。

【００３２】

【発明の効果】以上のように第１の発明によれば、出力
バッファの出力端に接続されプルアップ抵抗の機能また
はプルダウン抵抗の機能を発揮するプルアップ用または
プルダウン用の複数のトランジスタと、集積回路チップ
外の調整端子により上記トランジスタのオン抵抗を調整
するためのバイアス電圧調整回路と、上記トランジスタ
を制御し上記出力バッファの出力電位をハイレベルまた
はローレベルに設定するための制御回路とを、出力バッ
ファが備えられている集積回路チップ内に設けて構成し
たので、出力バッファの出力端をトランジスタでプルア
ップまたはプルダウンでき、出力バッファから測定端子
までの出力経路が短くなり、これにより出力バッファの
スイッチング時間の測定精度が高くなるとともに、測定
作業が容易になるという効果が得られる。

【００３３】第２の発明によれば、出力バッファの出力
端に接続されプルアップ抵抗の機能を発揮するプルアッ
プ用の複数のトランジスタと、上記出力バッファの出力
端に接続されプルダウン抵抗の機能を発揮するプルダウ
ン用の複数のトランジスタと、集積回路チップ外の調整
端子により上記複数のトランジスタのオン抵抗を調整す
るためのバイアス電圧調整回路と、上記複数のトランジ
スタを制御し上記出力バッファの出力電位をハイレベル
またはローレベルに設定するための制御回路とを、上記
出力バッファが備えられている集積回路チップ内に設け
て構成したので、出力バッファの出力端をトランジスタ
でプルアップおよびプルダウンでき、出力バッファから
測定端子までの出力経路が短くなり、これにより出力バ
ッファのスイッチング時間の測定精度が高くなるととも
に、測定作業が容易になるという効果が得られる。

【００３４】第３の発明によれば、第１の発明における
プルアップ用の複数のトランジスタとして第１のトラン
ジスタと第２のトランジスタを備え、上記第１のトラン
ジスタは、一方電極が電源電位に、他方電極が上記第２
のトランジスタの他方電極に、制御電極が上記バイアス
電圧調整回路のバイアス出力端にそれぞれ接続され、上
記第２のトランジスタは、一方電極が上記測定端子に、
他方電極が上記第１のトランジスタの他方電極に、制御
電極が上記制御回路の出力端にそれぞれ接続されたの
で、出力バッファの出力端をトランジスタでプルアップ
できるとともに、プルアップ抵抗成分も任意の値に調整
でき、上記第１の発明の効果を達成するのに役立てるこ
とができるという効果が得られる。

【００３５】第４の発明によれば、第２の発明における
プルアップ用の複数のトランジスタとして第１のトラン
ジスタと第２のトランジスタを備え、上記プルダウン用
の複数のトランジスタとして第３のトランジスタと第４
のトランジスタを備え、上記第１のトランジスタは、一
方電極が電源電位に、他方電極が上記第２のトランジス
タの他方電極に、制御電極が上記バイアス電圧調整回路
の第１バイアス出力端にそれぞれ接続され、上記第２の
トランジスタは、一方電極が上記測定端子に、他方電極
が上記第１のトランジスタの他方電極に、制御電極が上
記制御回路の第１の出力端にそれぞれ接続され、上記第
３のトランジスタは、一方電極が接地電位に、他方電極
が上記第４のトランジスタの他方電極に、制御電極が上
記バイアス電圧調整回路の第２バイアス出力端にそれぞ
れ接続され、上記第４のトランジスタは、一方電極が上
記測定端子に、他方電極が上記第３のトランジスタの他
方電極に、制御電極が上記制御回路の第２の出力端にそ
れぞれ接続されたので、出力バッファの出力端をトラン
ジスタでプルアップおよびプルダウンできるとともに、
プルアップ抵抗成分およびプルダウン抵抗成分も任意の
値に調整でき、上記第２の発明の効果を達成するのに役
立てることができるという効果が得られる。

【図面の簡単な説明】

【図１】 この発明の実施例１に係る出力バッファテス
ト回路の回路図である。

【図２】 実施例１において測定端子の状態と制御回路
から出力されるテスト切換え信号との関係を示す図であ
る。

【図３】 この発明の実施例２に係る出力バッファテス
ト回路の回路図である。

【図４】 実施例２において測定端子の状態と制御回路
から出力されるテスト切換え信号との関係を示す図であ
る。

【図５】 この発明の実施例３に係る出力バッファテス
ト回路の回路図である。

【図６】 従来の出力バッファテスト回路の回路図であ
る。

【図７】 出力バッファの動作を説明するための出力バ
ッファの論理回路図である。

【符号の説明】

１ 出力バッファ、２ 測定端子、３ 調整端子、４
バイアス電圧調整回路、５ 制御回路、１０ ＬＳＩチ
ップ、１００，１０２，１０３ ノード、Ａ，Ｂ テス
ト切換え信号、ＶＤＤ 電源電位、ＧＮＤ 接地電位、
Ｒ 可変抵抗、Ｐ１ 第１のトランジスタ、Ｐ２ 第２
のトランジスタ、Ｎ１ 第３のトランジスタ、Ｎ２ 第
４のトランジスタ、Ｐ３，Ｐ４，Ｎ３ トランジスタ。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 出力端が集積回路チップ外の測定端子に
   接続され中間電位の信号を出力する集積回路チップ内の
   出力バッファの出力信号を測定する出力バッファテスト
   回路において、上記出力バッファの出力端に接続されプ
   ルアップ抵抗の機能またはプルダウン抵抗の機能を発揮
   するプルアップ用またはプルダウン用の複数のトランジ
   スタと、集積回路チップ外の調整端子により上記トラン
   ジスタのオン抵抗を調整するためのバイアス電圧調整回
   路と、上記トランジスタを制御し上記出力バッファの出
   力電位をハイレベルまたはローレベルに設定するための
   制御回路とを、上記出力バッファが備えられている集積
   回路チップ内に設けたことを特徴とする出力バッファテ
   スト回路。
2. 【請求項２】 出力端が集積回路チップ外の測定端子に
   接続され中間電位の信号を出力する集積回路チップ内の
   出力バッファの出力信号を測定する出力バッファテスト
   回路において、上記出力バッファの出力端に接続されプ
   ルアップ抵抗の機能を発揮するプルアップ用の複数のト
   ランジスタと、上記出力バッファの出力端に接続されプ
   ルダウン抵抗の機能を発揮するプルダウン用の複数のト
   ランジスタと、集積回路チップ外の調整端子により上記
   複数のトランジスタのオン抵抗を調整するためのバイア
   ス電圧調整回路と、上記複数のトランジスタを制御し上
   記出力バッファの出力電位をハイレベルまたはローレベ
   ルに設定するための制御回路とを、上記出力バッファが
   備えられている集積回路チップ内に設けたことを特徴と
   する出力バッファテスト回路。
3. 【請求項３】 上記プルアップ用の複数のトランジスタ
   として第１のトランジスタと第２のトランジスタを備
   え、上記第１のトランジスタは、一方電極が電源電位
   に、他方電極が上記第２のトランジスタの他方電極に、
   制御電極が上記バイアス電圧調整回路のバイアス出力端
   にそれぞれ接続され、上記第２のトランジスタは、一方
   電極が上記測定端子に、他方電極が上記第１のトランジ
   スタの他方電極に、制御電極が上記制御回路の出力端に
   それぞれ接続されたことを特徴とする請求項第１項記載
   の出力バッファテスト回路。
4. 【請求項４】 上記プルアップ用の複数のトランジスタ
   として第１のトランジスタと第２のトランジスタを備
   え、上記プルダウン用の複数のトランジスタとして第３
   のトランジスタと第４のトランジスタを備え、上記第１
   のトランジスタは、一方電極が電源電位に、他方電極が
   上記第２のトランジスタの他方電極に、制御電極が上記
   バイアス電圧調整回路の第１バイアス出力端にそれぞれ
   接続され、上記第２のトランジスタは、一方電極が上記
   測定端子に、他方電極が上記第１のトランジスタの他方
   電極に、制御電極が上記制御回路の第１の出力端にそれ
   ぞれ接続され、上記第３のトランジスタは、一方電極が
   接地電位に、他方電極が上記第４のトランジスタの他方
   電極に、制御電極が上記バイアス電圧調整回路の第２バ
   イアス出力端にそれぞれ接続され、上記第４のトランジ
   スタは、一方電極が上記測定端子に、他方電極が上記第
   ３のトランジスタの他方電極に、制御電極が上記制御回
   路の第２の出力端にそれぞれ接続されたことを特徴とす
   る請求項第２項記載の出力バッファテスト回路。