JPH0815677A - プラズマアドレス表示装置 - Google Patents
プラズマアドレス表示装置Info
- Publication number
- JPH0815677A JPH0815677A JP6148132A JP14813294A JPH0815677A JP H0815677 A JPH0815677 A JP H0815677A JP 6148132 A JP6148132 A JP 6148132A JP 14813294 A JP14813294 A JP 14813294A JP H0815677 A JPH0815677 A JP H0815677A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- plasma
- discharge channel
- display device
- transparent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133374—Constructional arrangements; Manufacturing methods for displaying permanent signs or marks
Landscapes
- Liquid Crystal (AREA)
- Gas-Filled Discharge Tubes (AREA)
Abstract
(57)【要約】
【目的】データ電圧の書き込み時にＤＣオフセットの重
畳を防止あるいは軽減できるプラズマアドレス表示装置
を提供する。 【構成】液晶はＴＮモードで動作する。ガラス基板２４
の誘電体シート３側の面に垂直方向の各画素部に対応し
て水平方向に延びる複数の溝２５を形成し、イオン化可
能なガスを封入して放電チャネル１０を形成する。放電
チャネル１０を構成する各溝２５の底部に互いに平行な
アノード電極１２Ａおよびカソード電極１２Ｋを溝２５
に沿って形成する。アノード電極１２Ａの有効画素領域
に対応する部分１２Ａaは透明基準電極としても使用す
る。放電チャネル１０はサンプリングスイッチとして機
能し、各画素の液晶層７はサンプリングキャパシタとし
て機能する。データ電極５にデータ電圧を印加しない状
態では、有効画素領域に表示面に垂直な厚さ方向に電界
が発生することがなく、データ電圧の書き込み時にＤＣ
オフセットが重畳されなくなる。
畳を防止あるいは軽減できるプラズマアドレス表示装置
を提供する。 【構成】液晶はＴＮモードで動作する。ガラス基板２４
の誘電体シート３側の面に垂直方向の各画素部に対応し
て水平方向に延びる複数の溝２５を形成し、イオン化可
能なガスを封入して放電チャネル１０を形成する。放電
チャネル１０を構成する各溝２５の底部に互いに平行な
アノード電極１２Ａおよびカソード電極１２Ｋを溝２５
に沿って形成する。アノード電極１２Ａの有効画素領域
に対応する部分１２Ａaは透明基準電極としても使用す
る。放電チャネル１０はサンプリングスイッチとして機
能し、各画素の液晶層７はサンプリングキャパシタとし
て機能する。データ電極５にデータ電圧を印加しない状
態では、有効画素領域に表示面に垂直な厚さ方向に電界
が発生することがなく、データ電圧の書き込み時にＤＣ
オフセットが重畳されなくなる。
Description
【０００１】
【産業上の利用分野】この発明は、電気光学材料層を有
する電気光学表示セルとプラズマセルとが誘電体シート
を介して積層されてなるプラズマアドレス表示装置に関
する。
する電気光学表示セルとプラズマセルとが誘電体シート
を介して積層されてなるプラズマアドレス表示装置に関
する。
【０００２】
【従来の技術】従来、プラズマセルと電気光学表示セル
とが誘電体シート（誘電体層）を介して積層されてなる
プラズマアドレス表示装置が提案されている。図８およ
び図９は、プラズマアドレス表示装置１００の構成例を
示している。
とが誘電体シート（誘電体層）を介して積層されてなる
プラズマアドレス表示装置が提案されている。図８およ
び図９は、プラズマアドレス表示装置１００の構成例を
示している。
【０００３】同図において、プラズマアドレス表示装置
１００は、液晶表示セル１と、プラズマセル２と、それ
ら両者の間に介在する誘電体シート３とを積層したフラ
ットパネル構造とされる。誘電体シート３は薄板ガラス
等で構成される。この誘電体シート３は液晶表示セル１
を駆動するためにできるだけ薄くする必要があり、例え
ば５０μｍ程度の板厚を有するように形成される。
１００は、液晶表示セル１と、プラズマセル２と、それ
ら両者の間に介在する誘電体シート３とを積層したフラ
ットパネル構造とされる。誘電体シート３は薄板ガラス
等で構成される。この誘電体シート３は液晶表示セル１
を駆動するためにできるだけ薄くする必要があり、例え
ば５０μｍ程度の板厚を有するように形成される。
【０００４】液晶表示セル１は透明基板４を用いて構成
される。透明基板４の内側主面には、透明導電材料から
なると共に行方向に延びる複数本のデータ電極５が所定
の間隔を保持して列方向に並列的に形成される。透明基
板４はスペーサ６によって所定の間隙を保持した状態で
誘電体シート３に接合される。透明基板４および誘電体
シート３の間隙には、電気光学材料としての液晶が充填
されて液晶層７が形成される。ここで、透明基板４およ
び誘電体シート３の間隙の寸法は例えば４〜１０μｍと
され、表示面全体に亘って均一に保たれる。
される。透明基板４の内側主面には、透明導電材料から
なると共に行方向に延びる複数本のデータ電極５が所定
の間隔を保持して列方向に並列的に形成される。透明基
板４はスペーサ６によって所定の間隙を保持した状態で
誘電体シート３に接合される。透明基板４および誘電体
シート３の間隙には、電気光学材料としての液晶が充填
されて液晶層７が形成される。ここで、透明基板４およ
び誘電体シート３の間隙の寸法は例えば４〜１０μｍと
され、表示面全体に亘って均一に保たれる。
【０００５】一方、プラズマセル２はガラス基板８を用
いて構成される。ガラス基板８の内側主面には列方向に
延びる複数の溝９が行方向に並列的に形成される。各溝
９は誘電体シート３で密閉されており、個々に分離した
放電チャネル（プラズマ室）１０が構成される。この密
閉された放電チャネル１０には、イオン化可能なガスが
封入される。封入されるガスとしては、例えばヘリウ
ム、ネオン、アルゴンあるいはこれらの混合気体等が使
用される。
いて構成される。ガラス基板８の内側主面には列方向に
延びる複数の溝９が行方向に並列的に形成される。各溝
９は誘電体シート３で密閉されており、個々に分離した
放電チャネル（プラズマ室）１０が構成される。この密
閉された放電チャネル１０には、イオン化可能なガスが
封入される。封入されるガスとしては、例えばヘリウ
ム、ネオン、アルゴンあるいはこれらの混合気体等が使
用される。
【０００６】隣接する溝９を隔てる凸条部１１は個々の
放電チャネル１０を区分けする隔壁の役割を果たすと共
に、各放電チャネル１０のギャップスペーサとしての役
割も果している。各溝９の底部には、プラズマ電極を構
成する互いに平行なアノード電極１２Ａおよびカソード
電極１２Ｋが溝９に沿って形成される。
放電チャネル１０を区分けする隔壁の役割を果たすと共
に、各放電チャネル１０のギャップスペーサとしての役
割も果している。各溝９の底部には、プラズマ電極を構
成する互いに平行なアノード電極１２Ａおよびカソード
電極１２Ｋが溝９に沿って形成される。
【０００７】放電チャネル１０はデータ電極５と直交す
るように形成される。上述せずも各データ電極５は列駆
動単位となると共に、各放電チャネル１２は行駆動単位
となり、両者の交差部にはそれぞれ図１０に示すように
画素１３が規定される。
るように形成される。上述せずも各データ電極５は列駆
動単位となると共に、各放電チャネル１２は行駆動単位
となり、両者の交差部にはそれぞれ図１０に示すように
画素１３が規定される。
【０００８】以上の構成において、所定の放電チャネル
１０に対応するアノード電極１２Ａとカソード電極１２
Ｋとの間に所定電圧が印加されると、その放電チャネル
１０の部分のガスが選択的にイオン化されてプラズマ放
電が発生し、その内部は略アノード電位に維持される。
この状態で、データ電極５にデータ電圧が印加される
と、その放電チャネル１０に対応して列方向に並ぶ複数
の画素１３の液晶層７に誘電体シート３を介してデータ
電圧が書き込まれる。プラズマ放電が終了すると、放電
チャネル１０は浮遊電位となり、各画素１３の液晶層７
に書き込まれたデータ電圧は、次の書き込み期間（例え
ば１フィールド後あるいは１フレーム後）まで保持され
る。この場合、放電チャネル１０はサンプリングスイッ
チとして機能すると共に、各画素１３の液晶層７はサン
プリングキャパシタとして機能する。
１０に対応するアノード電極１２Ａとカソード電極１２
Ｋとの間に所定電圧が印加されると、その放電チャネル
１０の部分のガスが選択的にイオン化されてプラズマ放
電が発生し、その内部は略アノード電位に維持される。
この状態で、データ電極５にデータ電圧が印加される
と、その放電チャネル１０に対応して列方向に並ぶ複数
の画素１３の液晶層７に誘電体シート３を介してデータ
電圧が書き込まれる。プラズマ放電が終了すると、放電
チャネル１０は浮遊電位となり、各画素１３の液晶層７
に書き込まれたデータ電圧は、次の書き込み期間（例え
ば１フィールド後あるいは１フレーム後）まで保持され
る。この場合、放電チャネル１０はサンプリングスイッ
チとして機能すると共に、各画素１３の液晶層７はサン
プリングキャパシタとして機能する。
【０００９】各画素１３の液晶層７に書き込まれたデー
タ電圧によって液晶が動作することから画素単位で表示
が行なわれる。したがって、上述したようにプラズマ放
電を発生させて列方向に並ぶ複数の画素１３の液晶層７
にデータ電圧を書き込む放電チャネル１０を行方向に順
次走査していくことで、二次元画像の表示を行うことが
できる。
タ電圧によって液晶が動作することから画素単位で表示
が行なわれる。したがって、上述したようにプラズマ放
電を発生させて列方向に並ぶ複数の画素１３の液晶層７
にデータ電圧を書き込む放電チャネル１０を行方向に順
次走査していくことで、二次元画像の表示を行うことが
できる。
【００１０】
【発明が解決しようとする課題】ところで、液晶表示装
置を駆動する場合には、液晶に直流（ＤＣ）成分が印加
されることを防止するために、直流成分を排除する必要
がある。液晶に直流成分が印加されると、焼き付きが発
生する等の問題があるからである。
置を駆動する場合には、液晶に直流（ＤＣ）成分が印加
されることを防止するために、直流成分を排除する必要
がある。液晶に直流成分が印加されると、焼き付きが発
生する等の問題があるからである。
【００１１】上述したプラズマアドレス表示装置におい
ても、同様の理由から液晶層７に直流成分が印加されな
いようにすることが必要となる。しかしながら、液晶層
７に直流成分が印加されないようにすることは、その構
成上容易ではない。その理由を図１１を使用して説明す
る。図１１は、プラズマアドレス表示装置１００の１画
素分の等価回路を示している。
ても、同様の理由から液晶層７に直流成分が印加されな
いようにすることが必要となる。しかしながら、液晶層
７に直流成分が印加されないようにすることは、その構
成上容易ではない。その理由を図１１を使用して説明す
る。図１１は、プラズマアドレス表示装置１００の１画
素分の等価回路を示している。
【００１２】図において、ＤＳはデータ電圧、ＲLCおよ
びＣLCはそれぞれ液晶層７の抵抗および容量、ＲGおよ
びＣGはそれぞれ誘電体シート３の抵抗および容量、Ｓ
Ｗ１は放電チャネル１０で構成される仮想的スイッチ、
ＶＢは直流電源、Ｒは電流制限用の抵抗、ＳＷ２はアノ
ード電極１２Ａとカソード電極１２Ｋとの間に所定電圧
を印加するためのスイッチである。スイッチＳＷ２をオ
ンとすることで、アノード電極１２Ａとカソード電極１
２Ｋとの間に所定電圧が印加され、放電チャネル１０に
プラズマ放電が発生して仮想的スイッチＳＷ１がオンと
なり、誘電体シート３を介して液晶層７にデータ電圧Ｄ
Ｓに比例した電圧が書き込まれる。
びＣLCはそれぞれ液晶層７の抵抗および容量、ＲGおよ
びＣGはそれぞれ誘電体シート３の抵抗および容量、Ｓ
Ｗ１は放電チャネル１０で構成される仮想的スイッチ、
ＶＢは直流電源、Ｒは電流制限用の抵抗、ＳＷ２はアノ
ード電極１２Ａとカソード電極１２Ｋとの間に所定電圧
を印加するためのスイッチである。スイッチＳＷ２をオ
ンとすることで、アノード電極１２Ａとカソード電極１
２Ｋとの間に所定電圧が印加され、放電チャネル１０に
プラズマ放電が発生して仮想的スイッチＳＷ１がオンと
なり、誘電体シート３を介して液晶層７にデータ電圧Ｄ
Ｓに比例した電圧が書き込まれる。
【００１３】この場合、仮想的スイッチＳＷ１は単純な
スイッチではなくＤＣオフセットを持っている。すなわ
ち、液晶層７に書き込まれるデータ電圧はプラズマ放電
終了直後からの放電チャネル１０内の電界分布を反映し
たものとなる。上述したプラズマアドレス表示装置の構
成では、アノード電極１２Ａとカソード電極１２Ｋとの
間に電位差がある場合、データ電極５にデータ電圧を印
加しない状態でも、図１２に放電チャネル１０内の等電
位線の分布を示すように、各画素の有効画素領域には表
示面に垂直な厚さ方向に電界が発生する。この状態で、
最終的に書き込みが終了した場合には、誘電体シート３
の下面電位がアノード電位より低い電位、つまりアノー
ド電位とカソード電位との中間電位にある状態でデータ
電圧ＤＳの書き込みが行われ、データ電圧にＤＣオフセ
ットが重畳された状態となる。
スイッチではなくＤＣオフセットを持っている。すなわ
ち、液晶層７に書き込まれるデータ電圧はプラズマ放電
終了直後からの放電チャネル１０内の電界分布を反映し
たものとなる。上述したプラズマアドレス表示装置の構
成では、アノード電極１２Ａとカソード電極１２Ｋとの
間に電位差がある場合、データ電極５にデータ電圧を印
加しない状態でも、図１２に放電チャネル１０内の等電
位線の分布を示すように、各画素の有効画素領域には表
示面に垂直な厚さ方向に電界が発生する。この状態で、
最終的に書き込みが終了した場合には、誘電体シート３
の下面電位がアノード電位より低い電位、つまりアノー
ド電位とカソード電位との中間電位にある状態でデータ
電圧ＤＳの書き込みが行われ、データ電圧にＤＣオフセ
ットが重畳された状態となる。
【００１４】そこで、この発明では、データ電圧の書き
込み時にＤＣオフセットの重畳を防止あるいは軽減でき
るプラズマアドレス表示装置を提供するものである。
込み時にＤＣオフセットの重畳を防止あるいは軽減でき
るプラズマアドレス表示装置を提供するものである。
【００１５】
【課題を解決するための手段】請求項１の発明に係るプ
ラズマアドレス表示装置は、電気光学材料層を有すると
共にこの電気光学材料層の一側の面に複数のデータ電極
が平行に配された電気光学表示セルの他側の面にデータ
電極と直交して複数の放電チャネルが平行に設けられた
プラズマセルを誘電体シートを介して積層してなるプラ
ズマアドレス表示装置において、放電チャネル内に有効
画素領域の全部または一部に対応して透明基準電極が配
され、データ電極に供給されるデータ電圧は透明基準電
極の電位を基準として電気光学材料層の部分に誘電体シ
ートを介して書き込まれるものである。
ラズマアドレス表示装置は、電気光学材料層を有すると
共にこの電気光学材料層の一側の面に複数のデータ電極
が平行に配された電気光学表示セルの他側の面にデータ
電極と直交して複数の放電チャネルが平行に設けられた
プラズマセルを誘電体シートを介して積層してなるプラ
ズマアドレス表示装置において、放電チャネル内に有効
画素領域の全部または一部に対応して透明基準電極が配
され、データ電極に供給されるデータ電圧は透明基準電
極の電位を基準として電気光学材料層の部分に誘電体シ
ートを介して書き込まれるものである。
【００１６】請求項２の発明に係るプラズマアドレス表
示装置は、請求項１の発明において、放電チャネル内に
はプラズマ電極を構成するアノード電極およびカソード
電極が配され、透明基準電極はアノード電極の全部また
は一部で構成されるものである。
示装置は、請求項１の発明において、放電チャネル内に
はプラズマ電極を構成するアノード電極およびカソード
電極が配され、透明基準電極はアノード電極の全部また
は一部で構成されるものである。
【００１７】
【作用】請求項１の発明においては、放電チャネル内に
有効画素領域の全部または一部に対応して透明基準電極
が配されるものであり、プラズマ電極を構成するアノー
ド電極とカソード電極との間に電位差がある場合、デー
タ電極にデータ電圧を印加しない状態（データ電極電位
と透明基準電極電位が等しい状態）では有効画素領域に
は表示面に垂直な厚さ方向に電界が発生しなくなり、あ
るいは電界の発生が抑制されるため、データ電圧の書き
込み時におけるＤＣオフセットの重畳を防止あるいは軽
減することが可能となる。
有効画素領域の全部または一部に対応して透明基準電極
が配されるものであり、プラズマ電極を構成するアノー
ド電極とカソード電極との間に電位差がある場合、デー
タ電極にデータ電圧を印加しない状態（データ電極電位
と透明基準電極電位が等しい状態）では有効画素領域に
は表示面に垂直な厚さ方向に電界が発生しなくなり、あ
るいは電界の発生が抑制されるため、データ電圧の書き
込み時におけるＤＣオフセットの重畳を防止あるいは軽
減することが可能となる。
【００１８】請求項２の発明においては、透明基準電極
はアノード電極の全部または一部で構成されるものであ
り、透明基準電極に電圧を印加するためリードがアノー
ド電極と共通となり、構成を簡単とし得る利益がある。
はアノード電極の全部または一部で構成されるものであ
り、透明基準電極に電圧を印加するためリードがアノー
ド電極と共通となり、構成を簡単とし得る利益がある。
【００１９】
【実施例】以下、図１を参照しながら、この発明に係る
プラズマアドレス表示装置の第１実施例について説明す
る。この図１において、図８〜図１０と対応する部分に
は同一符号を付し、その詳細説明は省略する。
プラズマアドレス表示装置の第１実施例について説明す
る。この図１において、図８〜図１０と対応する部分に
は同一符号を付し、その詳細説明は省略する。
【００２０】本例においては、透明基板４の内側主面に
形成されたデータ電極５に対応して、このデータ電極５
と液晶層７との間に赤（Ｒ）、緑（Ｇ）、青（Ｂ）の色
フィルタ２１が水平方向に順次形成される。なお、各デ
ータ電極５の間には黒色のブラックマスク（図示せず）
が形成される。
形成されたデータ電極５に対応して、このデータ電極５
と液晶層７との間に赤（Ｒ）、緑（Ｇ）、青（Ｂ）の色
フィルタ２１が水平方向に順次形成される。なお、各デ
ータ電極５の間には黒色のブラックマスク（図示せず）
が形成される。
【００２１】また、液晶層７の透明基板４側および誘電
体シート３側にはそれぞれ配向膜２２および配向膜２３
が配設され、例えばＴＮ（ツイストネマティック）モー
ドで液晶が動作するようにそれぞれの配向方向が設定さ
れる。
体シート３側にはそれぞれ配向膜２２および配向膜２３
が配設され、例えばＴＮ（ツイストネマティック）モー
ドで液晶が動作するようにそれぞれの配向方向が設定さ
れる。
【００２２】また本例において、プラズマセル２はガラ
ス基板２４と誘電体シート３を使用して構成される。す
なわち、ガラス基板２４の内側主面には、行方向（垂直
方向）の各画素部に対応するように列方向（水平方向）
に延びる複数の溝２５が化学的エッチング等によって並
列的に形成される。各溝２５は誘電体シート３で密閉さ
れており、ここに分離した放電チャネル（プラズマ室）
１０が構成される。この密閉された放電チャネル１０に
は、イオン化可能なガスが封入される。隣接する溝２５
を隔てる凸条部２６は個々の放電チャネル１０を区分け
する隔壁の役割を果たすと共に、各放電チャネル１０の
ギャップスペーサとしての役割も果たしている。
ス基板２４と誘電体シート３を使用して構成される。す
なわち、ガラス基板２４の内側主面には、行方向（垂直
方向）の各画素部に対応するように列方向（水平方向）
に延びる複数の溝２５が化学的エッチング等によって並
列的に形成される。各溝２５は誘電体シート３で密閉さ
れており、ここに分離した放電チャネル（プラズマ室）
１０が構成される。この密閉された放電チャネル１０に
は、イオン化可能なガスが封入される。隣接する溝２５
を隔てる凸条部２６は個々の放電チャネル１０を区分け
する隔壁の役割を果たすと共に、各放電チャネル１０の
ギャップスペーサとしての役割も果たしている。
【００２３】各溝２５の底部には、プラズマ電極を構成
する互いに平行なアノード電極１２Ａおよびカソード電
極１２Ｋが溝２５に沿って形成される。アノード電極１
２Ａは有効画素領域にも対応するように幅広に形成され
る。この場合、アノード電極１２Ａのうち有効画素領域
に対応する部分１２Ａaは透明電極（ＩＴＯ等）で構成
されて透明基準電極としても使用される。アノード電極
１２Ａの透明基準電極としても使用される部分１２Ａa
以外の部分１２Ａbは電極抵抗を下げるために金属（非
透明）で構成される。なお、アノード電極１２Ａの全部
を透明電極で構成してもよい。アノード電極１２Ａおよ
びカソード電極１２Ｋは、例えば金属、ＩＴＯ等をスパ
ッタリング、蒸着等により膜付けした後にフォトリソグ
ラフィでパターニングすることで形成される。
する互いに平行なアノード電極１２Ａおよびカソード電
極１２Ｋが溝２５に沿って形成される。アノード電極１
２Ａは有効画素領域にも対応するように幅広に形成され
る。この場合、アノード電極１２Ａのうち有効画素領域
に対応する部分１２Ａaは透明電極（ＩＴＯ等）で構成
されて透明基準電極としても使用される。アノード電極
１２Ａの透明基準電極としても使用される部分１２Ａa
以外の部分１２Ａbは電極抵抗を下げるために金属（非
透明）で構成される。なお、アノード電極１２Ａの全部
を透明電極で構成してもよい。アノード電極１２Ａおよ
びカソード電極１２Ｋは、例えば金属、ＩＴＯ等をスパ
ッタリング、蒸着等により膜付けした後にフォトリソグ
ラフィでパターニングすることで形成される。
【００２４】また本例において、透明基板４の外側位置
に偏光板２７が配設される。この偏光板２７の偏光面方
向は液晶膜７の透明基板４側の配向膜２２による配向方
向と一致するように設定される。一方、ガラス基板２５
の外側位置に偏光板２８が配設される。この偏光板２８
の偏光面方向は液晶膜７の誘電体シート３側の配向膜２
３による配向方向と一致するように設定される。なお、
２９は偏光板２８側を照射するためのバックライト部で
ある。
に偏光板２７が配設される。この偏光板２７の偏光面方
向は液晶膜７の透明基板４側の配向膜２２による配向方
向と一致するように設定される。一方、ガラス基板２５
の外側位置に偏光板２８が配設される。この偏光板２８
の偏光面方向は液晶膜７の誘電体シート３側の配向膜２
３による配向方向と一致するように設定される。なお、
２９は偏光板２８側を照射するためのバックライト部で
ある。
【００２５】以上の構成において、所定の放電チャネル
１０に対応するアノード電極１２Ａとカソード電極１２
Ｋとの間に所定電圧が印加されると、その放電チャネル
１０の部分のガスが選択的にイオン化されてプラズマ放
電が発生する。この状態で、データ電極５にデータ電圧
が印加されると、図８および図９の例と同様に、その放
電チャネル１０に対応して列方向に並ぶ複数の画素１３
（図１０参照）の液晶層７に誘電体シート３を介してデ
ータ電圧が書き込まれる。
１０に対応するアノード電極１２Ａとカソード電極１２
Ｋとの間に所定電圧が印加されると、その放電チャネル
１０の部分のガスが選択的にイオン化されてプラズマ放
電が発生する。この状態で、データ電極５にデータ電圧
が印加されると、図８および図９の例と同様に、その放
電チャネル１０に対応して列方向に並ぶ複数の画素１３
（図１０参照）の液晶層７に誘電体シート３を介してデ
ータ電圧が書き込まれる。
【００２６】この場合、データ電極５にデータ電圧を印
加しない状態（データ電極５の電位と透明基準電極１２
Ａaの電位とが等しい状態）では、図２に等電位線の分
布を示すように有効画素領域には表示面に垂直な厚さ方
向に電界が発生しなくなるため、データ電圧の書き込み
時にデータ電圧にＤＣオフセットが重畳されることを防
止できる。
加しない状態（データ電極５の電位と透明基準電極１２
Ａaの電位とが等しい状態）では、図２に等電位線の分
布を示すように有効画素領域には表示面に垂直な厚さ方
向に電界が発生しなくなるため、データ電圧の書き込み
時にデータ電圧にＤＣオフセットが重畳されることを防
止できる。
【００２７】次に、図３を参照しながら、この発明に係
るプラズマアドレス表示装置の第２実施例について説明
する。この図３において、図１と対応する部分には同一
符号を付し、その詳細説明は省略する。
るプラズマアドレス表示装置の第２実施例について説明
する。この図３において、図１と対応する部分には同一
符号を付し、その詳細説明は省略する。
【００２８】本例においては、アノード電極１２Ａの金
属（非透明）で構成される部分１２Ａbをカソード電極
１２Ｋ側に位置させたものであり、その他は図１の例と
同様に構成される。本例においても、図１の例と同様の
作用効果を得ることができる。
属（非透明）で構成される部分１２Ａbをカソード電極
１２Ｋ側に位置させたものであり、その他は図１の例と
同様に構成される。本例においても、図１の例と同様の
作用効果を得ることができる。
【００２９】次に、図４を参照しながら、この発明に係
るプラズマアドレス表示装置の第３実施例について説明
する。この図４において、図１と対応する部分には同一
符号を付し、その詳細説明は省略する。
るプラズマアドレス表示装置の第３実施例について説明
する。この図４において、図１と対応する部分には同一
符号を付し、その詳細説明は省略する。
【００３０】本例においては、アノード電極１２Ａとは
別個に透明基準電極３１が形成されてなるものである。
すなわち、各溝２５の底部には有効画素領域に対応して
透明基準電極３１が溝２５に沿って形成される。透明基
準電極３１には基準電圧が印加される。アノード電極１
２Ａは透明基準電極３１を挟んでカソード電極１２Ｋと
は逆側に金属（非透明）でもって形成される。
別個に透明基準電極３１が形成されてなるものである。
すなわち、各溝２５の底部には有効画素領域に対応して
透明基準電極３１が溝２５に沿って形成される。透明基
準電極３１には基準電圧が印加される。アノード電極１
２Ａは透明基準電極３１を挟んでカソード電極１２Ｋと
は逆側に金属（非透明）でもって形成される。
【００３１】本例は以上のように構成され、その他は図
１の例と同様に構成される。本例においても、図１の例
と同様の作用効果を得ることができる。なお、本例にお
いては、アノード電極１２Ａとは別個に透明基準電極３
１を設けるものであり、この透明基準電極３１に基準電
圧を印加するためのリードを設ける必要があることか
ら、図１の例に比べて構成が複雑となる。
１の例と同様に構成される。本例においても、図１の例
と同様の作用効果を得ることができる。なお、本例にお
いては、アノード電極１２Ａとは別個に透明基準電極３
１を設けるものであり、この透明基準電極３１に基準電
圧を印加するためのリードを設ける必要があることか
ら、図１の例に比べて構成が複雑となる。
【００３２】なお、本例ではアノード電極１２Ａが透明
基準電極３１を挟んでカソード電極１２Ｋとは逆側に形
成されるものであるが、図示せずもアノード電極１２Ａ
をカソード電極１２Ｋと同じ側に形成することもでき
る。
基準電極３１を挟んでカソード電極１２Ｋとは逆側に形
成されるものであるが、図示せずもアノード電極１２Ａ
をカソード電極１２Ｋと同じ側に形成することもでき
る。
【００３３】次に、図５を参照しながら、この発明に係
るプラズマアドレス表示装置の第４実施例について説明
する。この図５において、図１と対応する部分には同一
符号を付し、その詳細説明は省略する。
るプラズマアドレス表示装置の第４実施例について説明
する。この図５において、図１と対応する部分には同一
符号を付し、その詳細説明は省略する。
【００３４】本例において、プラズマセル２はガラス基
板２４と誘電体シート３を使用して構成される。すなわ
ち、ガラス等で構成される誘電体シート３は比較的肉厚
に形成され、この誘電体シート３のガラス基板２４側の
面には、行方向（垂直方向）の各画素部に対応するよう
に列方向（水平方向）に延びる複数の溝３５が化学的エ
ッチング等によって並列的に形成される。各溝３５はガ
ラス基板２４で密閉されており、ここに分離した放電チ
ャネル（プラズマ室）１０が構成される。この密閉され
た放電チャネル１０には、図１の例と同様にイオン化可
能なガスが封入される。隣接する溝３５を隔てる凸条部
３６は個々の放電チャネル１０を区分けする隔壁の役割
を果たすと共に、各放電チャネル１０のギャップスペー
サとしての役割も果している。
板２４と誘電体シート３を使用して構成される。すなわ
ち、ガラス等で構成される誘電体シート３は比較的肉厚
に形成され、この誘電体シート３のガラス基板２４側の
面には、行方向（垂直方向）の各画素部に対応するよう
に列方向（水平方向）に延びる複数の溝３５が化学的エ
ッチング等によって並列的に形成される。各溝３５はガ
ラス基板２４で密閉されており、ここに分離した放電チ
ャネル（プラズマ室）１０が構成される。この密閉され
た放電チャネル１０には、図１の例と同様にイオン化可
能なガスが封入される。隣接する溝３５を隔てる凸条部
３６は個々の放電チャネル１０を区分けする隔壁の役割
を果たすと共に、各放電チャネル１０のギャップスペー
サとしての役割も果している。
【００３５】各溝３５に対応するガラス基板２４の内側
主面には、プラズマ電極を構成する互いに平行なアノー
ド電極１２Ａおよびカソード電極１２Ｋが溝３５に沿っ
て形成される。アノード電極１２Ａは有効画素領域にも
対応するように幅広に形成される。この場合、アノード
電極１２Ａのうち有効画素領域に対応する部分１２Ａa
は透明電極（ＩＴＯ等）で構成されて透明基準電極とし
ても使用される。アノード電極１２Ａの透明基準電極と
しても使用される部分１２Ａa以外の部分１２Ａbは電極
抵抗を下げるために金属（非透明）で構成される。な
お、アノード電極１２Ａの全部を透明電極で構成しても
よい。アノード電極１２Ａおよびカソード電極１２Ｋ
は、例えば金属、ＩＴＯ等をスパッタリング、蒸着等に
より膜付けした後にフォトリソグラフィでパターニング
することで形成される。
主面には、プラズマ電極を構成する互いに平行なアノー
ド電極１２Ａおよびカソード電極１２Ｋが溝３５に沿っ
て形成される。アノード電極１２Ａは有効画素領域にも
対応するように幅広に形成される。この場合、アノード
電極１２Ａのうち有効画素領域に対応する部分１２Ａa
は透明電極（ＩＴＯ等）で構成されて透明基準電極とし
ても使用される。アノード電極１２Ａの透明基準電極と
しても使用される部分１２Ａa以外の部分１２Ａbは電極
抵抗を下げるために金属（非透明）で構成される。な
お、アノード電極１２Ａの全部を透明電極で構成しても
よい。アノード電極１２Ａおよびカソード電極１２Ｋ
は、例えば金属、ＩＴＯ等をスパッタリング、蒸着等に
より膜付けした後にフォトリソグラフィでパターニング
することで形成される。
【００３６】以上の構成において、所定の放電チャネル
１０に対応するアノード電極１２Ａとカソード電極１２
Ｋとの間に所定電圧が印加されると、その放電チャネル
１０の部分のガスが選択的にイオン化されてプラズマ放
電が発生する。この状態で、データ電極５にデータ電圧
が印加されると、図１の例と同様に、その放電チャネル
１０に対応して列方向に並ぶ複数の画素１３（図１０参
照）の液晶層７に誘電体シート３を介してデータ電圧が
書き込まれる。
１０に対応するアノード電極１２Ａとカソード電極１２
Ｋとの間に所定電圧が印加されると、その放電チャネル
１０の部分のガスが選択的にイオン化されてプラズマ放
電が発生する。この状態で、データ電極５にデータ電圧
が印加されると、図１の例と同様に、その放電チャネル
１０に対応して列方向に並ぶ複数の画素１３（図１０参
照）の液晶層７に誘電体シート３を介してデータ電圧が
書き込まれる。
【００３７】この場合、図１の例と同様に、データ電極
５にデータ電圧を印加しない状態（データ電極５の電位
と透明基準電極１２Ａaの電位とが等しい状態）では、
有効画素領域には表示面に垂直な厚さ方向に電界が発生
しなくなるため、データ電圧の書き込み時にデータ電圧
にＤＣオフセットが重畳されることを防止できる。
５にデータ電圧を印加しない状態（データ電極５の電位
と透明基準電極１２Ａaの電位とが等しい状態）では、
有効画素領域には表示面に垂直な厚さ方向に電界が発生
しなくなるため、データ電圧の書き込み時にデータ電圧
にＤＣオフセットが重畳されることを防止できる。
【００３８】次に、図６を参照しながら、この発明に係
るプラズマアドレス表示装置の第５実施例について説明
する。この図６において、図５と対応する部分には同一
符号を付し、その詳細説明は省略する。
るプラズマアドレス表示装置の第５実施例について説明
する。この図６において、図５と対応する部分には同一
符号を付し、その詳細説明は省略する。
【００３９】本例においては、アノード電極１２Ａの金
属（非透明）で構成される部分１２Ａbをカソード電極
１２Ｋ側に位置させたものであり、その他は図５の例と
同様に構成される。本例においても、図５の例と同様の
作用効果を得ることができる。なお、図５および図６の
例ではアノード電極１２Ｋの一部が透明基準電極として
使用されるものを示したが、透明基準電極１２Ａaとそ
の他の金属（非透明）の部分１２Ａbを電気的に分離し
て、アノード電極１２Ａとは別個に透明基準電極を形成
するようにしてもよい（図４の例参照）。
属（非透明）で構成される部分１２Ａbをカソード電極
１２Ｋ側に位置させたものであり、その他は図５の例と
同様に構成される。本例においても、図５の例と同様の
作用効果を得ることができる。なお、図５および図６の
例ではアノード電極１２Ｋの一部が透明基準電極として
使用されるものを示したが、透明基準電極１２Ａaとそ
の他の金属（非透明）の部分１２Ａbを電気的に分離し
て、アノード電極１２Ａとは別個に透明基準電極を形成
するようにしてもよい（図４の例参照）。
【００４０】なお、上述実施例においては、有効画素領
域の全部に対応するように透明基準電極が形成されるも
のであるが、その一部に対応するように形成することも
できる。その場合、透明基準電極の電極幅が狭くなると
有効画素領域に表示面に垂直な厚さ方向の電界が残り、
データ電圧の書き込み時にＤＣオフセットが重畳される
こととなるが、透明基準電極を設けないものと比べれば
ＤＣオフセットの大きさを小さくできる。
域の全部に対応するように透明基準電極が形成されるも
のであるが、その一部に対応するように形成することも
できる。その場合、透明基準電極の電極幅が狭くなると
有効画素領域に表示面に垂直な厚さ方向の電界が残り、
データ電圧の書き込み時にＤＣオフセットが重畳される
こととなるが、透明基準電極を設けないものと比べれば
ＤＣオフセットの大きさを小さくできる。
【００４１】また、上述せずも、有効画素領域以外に関
してはデータ電極にデータ電圧が印加されない状態で表
示面に垂直な厚さ方向に電界が発生し、書き込み時にデ
ータ電圧にＤＣオフセットが重畳される。そこで、例え
ば有効画素領域以外に対応する色フィルタ２１の部分に
図７に示すように遮光部４１を設けて、有効画素領域以
外の部分による表示への悪影響を防止するようにしても
よい。
してはデータ電極にデータ電圧が印加されない状態で表
示面に垂直な厚さ方向に電界が発生し、書き込み時にデ
ータ電圧にＤＣオフセットが重畳される。そこで、例え
ば有効画素領域以外に対応する色フィルタ２１の部分に
図７に示すように遮光部４１を設けて、有効画素領域以
外の部分による表示への悪影響を防止するようにしても
よい。
【００４２】
【発明の効果】請求項１の発明によれば、放電チャネル
内に有効画素領域の全部または一部に対応して透明基準
電極が配されるものであり、プラズマ電極を構成するア
ノード電極とカソード電極との間に電位差がある場合、
データ電極にデータ電圧を印加しない状態では有効画素
領域には厚さ方向に電界が発生しなくなり、あるいは電
界の発生が抑制されるため、データ電圧の書き込み時に
おけるＤＣオフセットの重畳を防止あるいは軽減するこ
とができる。
内に有効画素領域の全部または一部に対応して透明基準
電極が配されるものであり、プラズマ電極を構成するア
ノード電極とカソード電極との間に電位差がある場合、
データ電極にデータ電圧を印加しない状態では有効画素
領域には厚さ方向に電界が発生しなくなり、あるいは電
界の発生が抑制されるため、データ電圧の書き込み時に
おけるＤＣオフセットの重畳を防止あるいは軽減するこ
とができる。
【００４３】請求項２の発明によれば、透明基準電極は
アノード電極の全部または一部で構成されるものであ
り、透明基準電極に電圧を印加するためリードをアノー
ド電極と共通にでき、構成を簡単とできる利益がある。
アノード電極の全部または一部で構成されるものであ
り、透明基準電極に電圧を印加するためリードをアノー
ド電極と共通にでき、構成を簡単とできる利益がある。
【図１】この発明に係るプラズマアドレス表示装置の第
１実施例を示す断面図である。
１実施例を示す断面図である。
【図２】放電チャネル内の等電位線の分布を示す図であ
る。
る。
【図３】この発明に係るプラズマアドレス表示装置の第
２実施例を示す断面図である。
２実施例を示す断面図である。
【図４】この発明に係るプラズマアドレス表示装置の第
３実施例を示す断面図である。
３実施例を示す断面図である。
【図５】この発明に係るプラズマアドレス表示装置の第
４実施例を示す断面図である。
４実施例を示す断面図である。
【図６】この発明に係るプラズマアドレス表示装置の第
５実施例を示す断面図である。
５実施例を示す断面図である。
【図７】この発明に係るプラズマアドレス表示装置の第
６実施例を示す断面図である。
６実施例を示す断面図である。
【図８】プラズマアドレス表示装置の構成例を示す斜視
図である。
図である。
【図９】プラズマアドレス表示装置の構成例を示す断面
図である。
図である。
【図１０】データ電極、プラズマ電極、放電チャネルの
配列を示す図である。
配列を示す図である。
【図１１】プラズマアドレス表示装置の１画素分の等価
回路を示す図である。
回路を示す図である。
【図１２】放電チャネル内の等電位線の分布を示す図で
ある。
ある。
１ 液晶表示セル ２ プラズマセル ３ 誘電体シート ４ 透明基板 ５ データ電極 ７ 液晶層 １０ 放電チャネル １２Ａ アノード電極 １２Ａa，３１ 透明基準電極 １２Ｋ カソード電極 １３ 画素 ２２，２３ 配向膜 ２４ ガラス基板 ２５，３５ 溝 ２７，２８ 偏光板 ２９ バックライト部 ４１ 遮光部
Claims (2)
- 【請求項１】 電気光学材料層を有すると共にこの電気
光学材料層の一側の面に複数のデータ電極が平行に配さ
れた電気光学表示セルの他側の面に上記データ電極と直
交して複数の放電チャネルが平行に設けられたプラズマ
セルを誘電体シートを介して積層してなるプラズマアド
レス表示装置において、 上記放電チャネル内に有効画素領域の全部または一部に
対応して透明基準電極が配され、 上記データ電極に供給されるデータ電圧は上記透明基準
電極の電位を基準として上記電気光学材料層の部分に上
記誘電体シートを介して書き込まれることを特徴とする
プラズマアドレス表示装置。 - 【請求項２】 上記放電チャネル内にはプラズマ電極を
構成するアノード電極およびカソード電極が配され、上
記透明基準電極はアノード電極の全部または一部で構成
されることを特徴とする請求項１に記載のプラズマアド
レス表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6148132A JPH0815677A (ja) | 1994-06-29 | 1994-06-29 | プラズマアドレス表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6148132A JPH0815677A (ja) | 1994-06-29 | 1994-06-29 | プラズマアドレス表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0815677A true JPH0815677A (ja) | 1996-01-19 |
Family
ID=15445984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6148132A Pending JPH0815677A (ja) | 1994-06-29 | 1994-06-29 | プラズマアドレス表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0815677A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0743630A1 (en) * | 1995-05-12 | 1996-11-20 | Sony Corporation | Method of driving plasma addressed display panel |
| US6320637B1 (en) | 1998-10-29 | 2001-11-20 | Hyundai Electronics Industries Co., Ltd. | Liquid crystal display with wide viewing angle |
| KR100829746B1 (ko) * | 2006-11-01 | 2008-05-19 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 장치 및 그 제조방법 |
| CN111427193A (zh) * | 2020-04-14 | 2020-07-17 | 深圳市华星光电半导体显示技术有限公司 | 液晶显示装置 |
| US11112651B1 (en) | 2020-04-14 | 2021-09-07 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Liquid crystal display device |
-
1994
- 1994-06-29 JP JP6148132A patent/JPH0815677A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0743630A1 (en) * | 1995-05-12 | 1996-11-20 | Sony Corporation | Method of driving plasma addressed display panel |
| US6320637B1 (en) | 1998-10-29 | 2001-11-20 | Hyundai Electronics Industries Co., Ltd. | Liquid crystal display with wide viewing angle |
| KR100829746B1 (ko) * | 2006-11-01 | 2008-05-19 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 장치 및 그 제조방법 |
| US7652428B2 (en) | 2006-11-01 | 2010-01-26 | Samsung Sdi Co., Ltd. | Plasma display apparatus and manufacturing method of the same |
| CN111427193A (zh) * | 2020-04-14 | 2020-07-17 | 深圳市华星光电半导体显示技术有限公司 | 液晶显示装置 |
| US11112651B1 (en) | 2020-04-14 | 2021-09-07 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Liquid crystal display device |
| CN111427193B (zh) * | 2020-04-14 | 2021-09-24 | 深圳市华星光电半导体显示技术有限公司 | 液晶显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3013470B2 (ja) | 画像表示装置 | |
| JPH0815677A (ja) | プラズマアドレス表示装置 | |
| US5523770A (en) | Plasma addressing display device | |
| JP3297777B2 (ja) | 電気光学表示装置 | |
| JP3013471B2 (ja) | 画像表示装置 | |
| JP3271084B2 (ja) | プラズマアドレス電気光学装置 | |
| US5909260A (en) | Plasma addressed liquid crystal display panel with reduced data drive electrode capacitance | |
| JP3271082B2 (ja) | プラズマアドレス電気光学装置 | |
| JP3044805B2 (ja) | 画像表示装置 | |
| JP3042109B2 (ja) | 画像表示装置 | |
| JP3154129B2 (ja) | 画像表示装置 | |
| JP3451730B2 (ja) | プラズマアドレス表示装置 | |
| JP3061013B2 (ja) | 画像表示装置 | |
| JPH10206830A (ja) | 液晶表示装置 | |
| JP2995885B2 (ja) | 画像表示装置 | |
| JP3019042B2 (ja) | 画像表示装置 | |
| JPH07325285A (ja) | 電気光学表示装置 | |
| JP3331812B2 (ja) | プラズマアドレス液晶表示装置 | |
| JP3322070B2 (ja) | 液晶表示装置 | |
| JP3348829B2 (ja) | プラズマアドレス型表示装置 | |
| JP3163691B2 (ja) | プラズマアドレス電気光学装置 | |
| JPH0572520A (ja) | プラズマアドレス電気光学装置 | |
| JPH07319425A (ja) | プラズマ放電表示装置の駆動回路 | |
| JPH08293264A (ja) | プラズマアドレス表示装置 | |
| JP2001027892A (ja) | 画像表示装置 |