JPH0815671A - 液晶表示装置と液晶表示素子の駆動方法 - Google Patents

Abstract

(57)【要約】 【目的】 表示制御系の構成及び制御が簡単で、書き込
み時間が短い液晶表示装置を提供することである。 【構成】 第Ｎ行の画素電極１１の第１と第２のＴＦＴ
１３、１５のゲートは第Ｎ行、第Ｎ＋１行のゲートライ
ン１７に接続される。第Ｍ列の画素電極１１の第１と第
２のＴＦＴ１３、１５のドレインは第Ｍ列の第１と第２
のデータライン１９、２１に接続される。ゲートライン
１７はゲートドライバ２３に接続され、第１と第２のデ
ータライン１９、２１は第１と第２のコラムドライバ４
０、５０に接続される。ゲートドライバ２３はゲートラ
イン１７をスキャンする。第２のコラムドライバ５０
は、リセット電圧と書き込み電圧を第２のデータライン
２１に印加し、第１のコラムドライバ４０は第２のコラ
ムドライバ５０が一水平走査期間後に出力する信号の直
流成分を相殺するための信号を第１のデータライン１９
に印加する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、液晶表示装置及び液
晶表示素子の駆動方法に関し、特に、階調表示可能な強
誘電性液晶表示装置及び液晶表示素子の駆動方法に関す
る。

【０００２】

【従来の技術】近時、階調表示の可能な強誘電性液晶表
示素子の研究が進められており、「LIQUID CRYSTALS」,
1989, Vol.5, NO.4, の第1171頁ないし第1177頁には、
カイラルスメクティックＣ相の螺旋ピッチが表示素子の
基板間隔より小さい強誘電性液晶を用いることが提案さ
れている。この種の強誘電性液晶は、配向状態のメモリ
性（双安定性）を有さないものがＤＨＦ液晶（Deformed
Helix Ferroelectric Liquid Crystal）、メモリ性を
有するものがＳＢＦ液晶（Short Pitch BistableFerroe
lectric Liquid Crystal）と呼ばれている。

【０００３】ＤＨＦ液晶或いはＳＢＦ液晶は、その螺旋
ピッチが基板間隔より小さいため、螺旋構造を持った状
態で基板間に封入されており、印加される電圧に応じ
て、液晶分子の長軸方向（ダイレクタ）が第１の方向に
ほぼ配列した第１の配向状態、液晶分子の長軸方向が前
記第１の方向と異なる第２の方向にほぼ配向した第２の
配向状態、液晶分子の長軸方向の平均的な配列が前記第
１と第２の方向の間の任意の方向となる中間配向状態の
いずれかに設定される。ＤＨＦ液晶或いはＳＢＦ液晶
は、中間配向状態をとることができるので、階調表示が
可能である。

【０００４】ＤＨＦ液晶或いはＳＢＦ液晶を用いた強誘
電性液晶表示素子に階調表示を行なわせる駆動方法とし
ては、従来、表示階調に応じた電圧（書き込み電圧）を
各画素に印加する方法が考えられている。しかし、この
駆動方法では、書き込み電圧と画素の透過率とが対応せ
ず、実用レベルの階調表示を実現することは困難であ
る。これは、ＤＨＦ液晶やＳＢＦ液晶の光学特性（印加
電圧と透過率の関係）にヒステリシスがあり、表示階調
に対応する電圧を液晶に単純に印加しても、それ以前に
印加された電圧により、階調が一義的に定まらないため
である。

【０００５】この問題を解決するため、特願平４−３４
３７１０と特願平４−３２７００２には、液晶を一旦第
１の配向状態と第２の配向状態の一方に設定するための
リセットパルスを印加し、その後、表示データに応じた
書き込みパルスを印加する方式の駆動方法が提案されて
いる。

【０００６】この駆動方法を用いた液晶表示装置では、
例えば、液晶を挟んで対向する一対の透明基板の一方に
第７図に示すように画素電極７４とそれに接続される１
つの薄膜トランジスタ７２とをマトリクス状に配置し、
他方に対向電極を形成している。各行のゲートライン７
１には、対応する行の画素電極７４に接続された薄膜ト
ランジスタ７２のゲート電極が接続されており、ドレイ
ンライン７３には対応する列の画素電極７４に接続され
た薄膜トランジスタ７２のドレイン電極が接続されてい
る。液晶表示装置のゲートライン７１に図８（Ａ）に示
すゲートパルスを印加してＴＦＴ素子７２をオンさせて
いる期間に、図８（Ｂ）に示す書き込み補償用パルスＰ
１、リセット補償用パルスＰ２、リセットパルスＰ３、
書き込みパルスＰ４を順次データライン７３を介して画
素電極７４に印加する。書き込み補償用パルスＰ１は書
き込みパルスＰ４と極性が逆で絶対値が等しいパルスで
あり、リセット補償用パルスＰ２はリセットパルスＰ３
と極性が逆で絶対値が等しいパルスである。

【０００７】この駆動方法によれば、リセットパルスＰ
３により強誘電性液晶の液晶分子が一方向に配列され、
その後、書き込みパルスＰ４が画素電極７４に印加さ
れ、書き込みパルスＰ４の電圧ＶMODが非選択期間中各
画素に保持される。従って、液晶のヒステリシスに関係
なく、書き込み電圧ＶMODに対応する階調を一義的に定
めることができると共にその階調が１フレームの間維持
される。従って、階調表示が可能となる。また、リセッ
トパルスＰ３とリセット補償用パルスＰ２とが相殺し、
書き込みパルスＰ４と書き込み補償用パルスＰ１とが相
殺するため、液晶に印加される電圧に直流成分は発生し
ない。

【０００８】

【発明が解決しようとする課題】しかし、特願平４−３
４３７１０と特願平４−３２７００２に提案された駆動
方法を用いた液晶表示装置では、印加電圧に直流成分が
発生しないようにするため、書き込みパルスＰ４とリセ
ットパルスＰ３に加えて、２つの補償用のパルスＰ１、
Ｐ２を印加している。このため、各選択期間に同一内容
でビットを反転したデータ（符号を反転したデータ）を
２回データラインドライバに供給する必要があり、表示
制御系の構成及び動作が複雑になるという問題があっ
た。また、各行の画素電極７４にＰ１からＰ４の４つの
パルスを印加するため、各行のゲートライン７１の選択
期間が長くなり、その結果、１画面分の書き込み期間が
長くなるという問題もあった。

【０００９】この発明は上記実状に鑑みてなされたもの
で、表示制御系の構成及び制御が簡単で、また、１画面
分の書き込み時間の短い液晶表示素子の駆動方法及び液
晶表示装置を提供することを目的とする。また、この発
明は、表示制御系の構成及び制御が簡単な液晶表示素子
及びその駆動方法を提供することを他の目的とする。

【００１０】

【課題を解決するための手段】上記目的を達成するた
め、この発明にかかる液晶表示装置は、マトリクス状に
配置された画素電極と、前記画素電極に電流路の一端が
接続された第１のトランジスタと、前記画素電極に電流
路の一端が接続された第２のトランジスタと、対応する
列の画素電極に接続された前記第１のトランジスタの電
流路の他端に接続された第１のデータラインと、この対
応する列の画素電極に接続された前記第２のトランジス
タの電流路の他端に接続された第２のデータラインと、
対応する行の画素電極に接続された前記第１のトランジ
スタのゲートとこの対応する行の１行前の行の画素電極
に接続された第２のトランジスタのゲートとに接続され
たゲートラインを備える一方の基板と、前記画素電極に
対向する対向電極が形成された他方の基板と、前記基板
間に配置され、前記画素電極と前記対向電極間に印加さ
れた電圧に応じて液晶分子が一方の方向にほぼ配列した
第１の配向状態と、液晶分子が他方の方向にぼぼ配列し
た第２の配向状態と、前記第１と第２の配向状態の中間
の任意の配向状態に配向する強誘電性液晶とを備えた強
誘電性液晶表示素子と、前記対応する行の画素電極の前
記第１のトランジスタのゲートとこの対応する行の１行
前の行の画素電極の第２のトランジスタのゲートとに接
続された前記ゲートラインに前記第１及び第２のトラン
ジスタをオンする選択信号を出力する選択手段と、前記
選択手段により選択された前記対応する行の画素電極に
前記強誘電性液晶を前記第１または第２の配向状態の一
方に設定するためのリセット電圧信号と画素の表示階調
に応じて変化する書き込み電圧信号とからなる制御信号
を前記第２のデータラインと前記第２のトランジスタと
を介して印加する書き込み手段と、前記書き込み手段に
より前記強誘電性液晶に印加される電圧の直流成分を相
殺するための補償信号を前記第１のデータラインと前記
第１のトランジスタを介して前記画素電極に印加する補
償手段と、を備えることを特徴とする。

【００１１】前記補償信号は、例えば、前記書き込み電
圧信号と前記リセット電圧信号とそれぞれ極性が逆で絶
対値が等しい書き込み補償用電圧信号とリセット補償用
電圧信号とからなる。また、例えば、前記補償手段は、
画像信号を反転する手段と、反転された画像信号に対応
する書き込み補償用電圧信号を出力する第１の出力手段
と、前記第１の出力手段の書き込み補償用電圧信号と前
記リセット補償用電圧信号を順番に選択して出力する手
段とから構成され、前記書き込み手段は、画像信号を一
水平走査期間分遅延する遅延手段と、遅延された画像信
号に対応する書き込み電圧信号を出力する第２の出力手
段と、前記第２の出力手段の出力電圧信号と前記リセッ
ト電圧信号を順番に選択して出力する手段とから構成さ
れる。

【００１２】また、この発明にかかる液晶表示素子の駆
動方法は、マトリクス状に配置された画素電極を備える
一方の基板と、前記画素電極に対向する対向電極が形成
された他方の基板と、前記基板間に配置された液晶とを
備えた液晶表示素子の画素電極に電圧信号を印加して画
像を表示させる駆動方法において、各行の画素電極を順
次選択し、選択した行の画素電極に前記液晶分子を所定
の方向に配向させるリセット電圧とビデオ信号を１水平
操作期間分遅延し、遅延された前記ビデオ信号により定
義される階調表示を行う書き込み電圧からなる制御用信
号を印加する書き込みステップと、前記ビデオ信号を反
転し、反転されたビデオ信号により定義される、前記書
き込みステップにより液晶に印加される電圧の直流成分
を相殺するための補償用信号を前記書き込みステップと
同期して前記書き込みステップにより選択される行の前
記画素電極の次の行の画素電極に印加する補償ステップ
と、より構成されることを特徴とする。

【００１３】

【作用】上記構成の液晶表示装置は、ゲートラインに順
次ゲートパルスを印加することにより、１つの行の画素
電極に接続された第２のトランジスタと次の行の画素電
極に接続された第１のトランジスタが同期してオンす
る。従って、ゲートライン１行毎に画素電極が２行分づ
つ順次選択される。即ち、１つの行の画素電極は、その
行のゲートラインにゲートパルスが印加されたその行の
選択期間中に第１のトランジスタを介して第１のデータ
ラインから前記画素印加する信号の前半の電圧が印加さ
れ、次の行の画素電極に接続されたゲートラインにゲー
トパルスが印加された次の行の選択期間中に、第２のト
ランジスタを介して第２のデータラインから前記画素に
印加する信号の後半の電圧が印加される。従って、上記
構成の液晶表示装置によれば、１つの画素電極の書き込
み期間を隣接する２つのゲートラインの選択期間として
いるので、一行のゲートラインの選択期間を短縮するこ
とができ、フレーム周波数を高くすることができる。

【００１４】また、書き込み電圧印加の前にリセット電
圧が印加されるので、書き込み電圧印加時の液晶の配向
状態が一定状態となり、書き込み電圧に対応した表示階
調が安定して得られる。また、１つの画素電極に制御信
号と補償信号とを互いに異なるトランジスタから入力す
ることができ、制御系の構成を簡略化できる。

【００１５】

【実施例】以下、本発明の一実施例を図面を参照して説
明する。まず、本発明の一実施例にかかる液晶表示素子
の構成を説明する。図１は液晶表示素子の断面図、図２
は液晶表示素子の画素電極とアクティブ素子を形成した
基板（下基板）の平面図である。

【００１６】この液晶表示素子は、アクティブマトリク
ス方式のものであり、一対の透明基板（例えば、ガラス
基板）１、２のうち、図１において下側の基板（以下、
下基板）１には透明な画素電極１１と１つの画素電極１
１に接続された第１と第２の薄膜トランジスタ（以下、
ＴＦＴ）１３、１５とがマトリクス状に配列形成されて
いる。

【００１７】第１と第２のＴＦＴ１３、１５は、図示は
しないが、例えば、下基板１上に形成されたゲート電極
と、ゲート電極を覆うゲート絶縁膜と、ゲート絶縁膜の
上に形成された半導体層と、ソース電極及びドレイン電
極とから構成される。

【００１８】下基板１には、図２に示すように、画素電
極１１の行方向に延在するゲートライン（走査ライン）
１７が配線されている。ゲートライン１７の本数は画素
電極１１の行数より１本多い。また、画素電極１１の列
方向に第１と第２のデータライン（階調信号ライン）１
９、２１が配線されている。

【００１９】各画素電極１１には、第１と第２のＴＦＴ
１３と１５の電流路の一端、例えば、ソース電極が接続
されている。第１のＴＦＴ１３のドレイン電極は対応す
る第１のデータライン１９に接続され、そのゲート電極
は対応するゲートライン１７に接続されている。第２の
ＴＦＴ１５のドレイン電極は対応する第２のデータライ
ン２１に接続され、そのゲート電極は次の行のゲートラ
イン１７に接続されている。

【００２０】即ち、第Ｎ行の画素電極に接続された第１
のＴＦＴ１３のゲート電極は第Ｎ行のゲートライン１７
に接続され、第Ｎ行の画素電極に接続された第２のＴＦ
Ｔ１５のゲート電極は第Ｎ＋１行のゲートライン１７に
接続される。また、第Ｍ列の画素電極に接続された第１
のＴＦＴ１３のドレイン電極は第Ｍ列の第１のデータラ
イン１９に接続され、第Ｍ列の画素電極１１に接続され
た第２のＴＦＴ１５のドレイン電極は第Ｍ列の第２のデ
ータライン２１に接続されている。

【００２１】図１において、上側の基板（以下、上基
板）２には、下基板１の各画素電極１１と対向する透明
な対向電極３１が形成されている。対向電極３１は表示
領域全体にわたる１枚の電極から構成され、一定の基準
電圧Ｖ０が印加されている。

【００２２】下基板１と上基板２の電極形成面には、そ
れぞれ配向膜３、４が設けられている。配向膜３、４は
ポリイミド等の有機高分子化合物からなる水平配向膜で
あり、その表面にはラビング等による配向処理が施され
ている。

【００２３】下基板１と上基板２は、枠状のシール材５
とスペーサ７を介して接着されており、基板１、２間の
シール材５で囲まれた領域には液晶６が封入されてい
る。液晶６は、カイラルスメクティックＣ相の螺旋ピッ
チが両基板１、２の間隔より小さい強誘電性液晶（ＤＨ
Ｆ液晶或いはＳＢＦ液晶）であり、その液晶分子は所定
のピッチをもつ螺旋構造に配向し、その螺旋の軸は配向
膜３、４の配向処理の方向とほぼ平行である。液晶６の
液晶分子は、一方の極性でかつ絶対値が所定の値以上の
電圧を印加した時、図３（Ｂ）に実線で示す第１の配向
方向６ａに配向し、他方の極性でかつ絶対値が所定の値
以上の電圧を印加した時、波線で示す第２の配向方向６
ｂに配向する。

【００２４】液晶表示素子の上下には、それぞれ偏光板
８、９が配置されている。偏光板８、９の一方、例え
ば、上偏光板８の透過軸８ａは、図３（Ａ）に示すよう
に配向方向６ｂとほぼ平行になっており、他方の偏光板
９の透過軸９ａは、図３（Ｃ）に示すように上偏光板８
の透過軸８ａとほぼ直交している。

【００２５】ゲートライン１７はゲートドライバ（行駆
動回路）２３に接続される。第１のデータライン１９は
第１のコラムドライバ（列駆動回路）４０内の第１のマ
ルチプレクサ回路４７に接続され、第２のデータライン
２１は第２のコラムドライバ（列駆動回路）５０内の第
２のマルチプレクサ回路５７に接続される。

【００２６】アナログビデオ信号は、第１のコラムドラ
イバ４０と第２のコラムドライバ５０に供給される。第
２のコラムドライバ５０は、図８（Ｂ）に示す液晶６の
液晶分子の長軸方向を第１の配向方向６ａ或いは第２の
配向方向６ｂに配向させるリセット電圧−ＶＲのリセッ
トパルスＰ３と書き込み電圧ＶMODの書き込みパルスＰ
４とを画素電極１１に印加するためのものであり、第１
のコラムドライバ４０は、液晶６に一方の極性の電圧が
片寄ることを補償するための書き込み補償用電圧−ＶMO
DのパルスＰ１とリセット補償用電圧ＶＲのリセットパ
ルスＰ２とを画素電極１１に印加するためのものであ
る。

【００２７】第１のコラムドライバ４０は、入力したア
ナログビデオ信号Ｓ１を反転増幅する反転ビデオアンプ
４１と、反転されたアナログビデオ信号Ｓ２をサンプリ
ングする第１のサンプルホールド回路４３と、第１のサ
ンプルホールド回路４３にサンプリングされた一水平期
間分の映像信号をパラレルに出力する第１の出力回路４
５と、第１の出力回路４５の出力する書き込み補償用電
圧−ＶMODと正極性のリセット補償用電圧ＶＲとを、１
選択期間を１周期とし、前記選択期間をわずかに位相が
ずれた切り替え信号ＳＬ１に従って切り換えて第１のデ
ータライン１９に出力する第１のマルチプレクサ回路４
７とから構成される。

【００２８】第２のコラムドライバ５０は、入力したア
ナログビデオ信号Ｓ１を一水平走査期間遅延する遅延素
子５１と、遅延されたアナログビデオ信号Ｓ３をサンプ
リングする第２のサンプルホールド回路５３と、第２の
サンプルホールド回路５３にサンプリングされた一水平
期間分の映像信号をパラレルに出力する第２の出力回路
５５と、第２の出力回路５５の出力する負極性のリセッ
ト電圧−ＶＲと書き込み電圧ＶMODとを、切り替え信号
ＳＬ１を反転させた切り替え信号ＳＬ２に従って切り換
えて第２のデータライン２１に出力する第２のマルチプ
レクサ回路５７とから構成される。

【００２９】次に、上記構成の液晶表示装置の動作を図
４、図５を参照して説明する。図４（Ａ）はこの液晶表
示装置にコンピュータ等の外部装置から供給されるアナ
ログビデオ信号Ｓ１の波形を反転ビデオアンプ４１によ
り反転した出力信号Ｓ２を示し、図４（Ｂ）は遅延素子
５１により信号Ｓ１を１水平操作期間遅らせた出力信号
Ｓ３を示す。図４（Ｃ）は水平同期信号に同期したイン
ヒビット信号を示す。図４（Ｄ）と（Ｅ）はそれぞれ第
１及び第２の出力回路の出力を示す。さらに、図４
（Ｆ）と（Ｇ）は、それぞれ、第１及び第２のマルチプ
レクサ回路４７及び５７に供給される切り替え信号ＳＬ
１、ＳＬ２の波形、図４（Ｈ）は第１のマルチプレクサ
回路４７の出力信号の波形、図４（Ｉ）は第２のマルチ
プレクサ回路５７の出力信号の波形をそれぞれ示す。

【００３０】図５（Ａ）、（Ｂ）は、それぞれ、図４
（Ｈ）、（Ｉ）と同一の波形図であり、図４と図５の間
のタイミング関係を明確にするために記載したものであ
る。、図５（Ｃ）は第Ｎ行のゲートライン１７に印加さ
れるゲートパルスの波形、図５（Ｄ）は第Ｎ＋１行のゲ
ートライン１７に印加されるゲートパルスの波形、図５
（Ｅ）は第Ｎ＋２行のゲートライン１７に印加されるゲ
ートパルスの波形、図５（Ｆ）は第Ｎ行の画素電極１１
に印加される電圧の波形、図５（Ｇ）は第Ｎ＋１行の画
素電極１１に印加される電圧の波形をそれぞれ示す。

【００３１】アナログビデオ信号Ｓ１は、例えば、通常
のＮＴＳＣ信号をデコードして生成される信号であり、
水平同期信号とそれに後続する１走査ライン上の各画素
の輝度を示す信号から構成される。なお、波形内の”
Ｎ”、”Ｎ＋１”等の記号は、その波形が第Ｎ行、Ｎ＋
１行等の画素の表示階調を定義する信号であることを意
味する。

【００３２】アナログビデオ信号Ｓ１は増幅率が−１の
反転ビデオアンプ４１により図４（Ａ）に示すように反
転されたビデオ信号Ｓ２に変換され、第１のサンプルホ
ールド回路４３に供給される。また、アナログビデオ信
号Ｓ１は遅延素子５１により図４（Ｂ）に示すように一
水平走査期間遅延されたビデオ信号Ｓ３に変換され、第
２のサンプルホールド回路５３に供給される。

【００３３】第２のサンプルホールド回路５３は遅延さ
れたビデオ信号Ｓ３を所定のタイミング（１ライン上の
各画素の位置に対応するタイミング）でサンプリングす
ると共に一水平走査期間前にサンプリングしておいた信
号を、図４（Ｅ）に示すように第２の出力回路５５を介
して出力する。第２のマルチプレクサ回路５７は、図４
（Ｇ）に示す切り替え信号ＳＬ２に応答し、図４（Ｉ）
に示すように、負極性のリセット電圧−ＶＲと正極性の
書き込み電圧ＶMODを交互に選択して、対応する第２の
データライン２１に出力する。

【００３４】第１のサンプルホールド回路４３は供給さ
れた反転ビデオ信号Ｓ２を所定のタイミングでサンプリ
ングすると共に一水平走査期間前にサンプリングしてお
いた信号を、図４（Ｄ）に示すように、第１の出力回路
４５を介して出力する。第１のマルチプレクサ回路４７
は、図４（Ｆ）に示す切り替え信号ＳＬ１に応答し、図
４（Ｈ）に示すように、画素電極１１に印加される負極
性のリセット電圧−ＶＲと絶対値が等しく逆極性、即
ち、正極性のリセット補償用電圧ＶＲと第１の出力回路
４５から供給された書き込み電圧ＶMODと絶対値が等し
く逆極性、即ち、負極性の書き込み補償用電圧−ＶMOD
を交互に選択して、対応する第１のデータライン１９に
出力する。

【００３５】ゲートドライバ２３は、図５（Ｃ）〜
（Ｅ）に示すように、各ゲートライン１７に順次ゲート
パルスを印加する。ゲートパルスが印加されたゲートラ
イン１７にゲートが接続され、それぞれ異なる行の画素
電極１１にソース又はドレイン電極が接続された第１と
第２のＴＦＴ１３と１５とが同期してオンし、第１及び
第２のデータライン１９、２１に印加されていた信号
（図４（Ｈ）、（Ｉ）及び図５（Ａ）、（Ｂ）に示す信
号）をそれぞれの行の画素電極１１に供給する。

【００３６】このため、例えば、第Ｎ行の画素電極１１
に接続される第１のＴＦＴ１３と第Ｎ−１行の画素電極
に接続される第２のＴＦＴ１５とに接続されるゲートラ
イン１７にゲートパルスを印加すると、この期間、図５
（Ｆ）に示すように、第Ｎ行の画素電極１１に第１のデ
ータライン１９と第１のＴＦＴ１３とを介して書き込み
補償用電圧−ＶMODとリセット補償用電圧ＶＲとからな
る補償用信号が印加されると共に第Ｎ−１行の画素電極
１１に第２のデータライン２１と第２のＴＦＴ１５とを
介してリセット電圧−ＶＲと書き込み電圧ＶMODが印加
される。

【００３７】次に、第Ｎ＋１行のゲートライン１７にゲ
ートパルスを印加すると、図５（Ｆ）、（Ｇ）に示すよ
うに、この期間に、第Ｎ行の画素電極１１に第２のデー
タライン２１と第２のＴＦＴ１５とを介して負極性のリ
セット電圧−ＶＲと正極性の書き込み電圧ＶMODとから
なる表示階調制御用の信号が印加されると共に第Ｎ＋１
行の画素電極１１に第２のデータライン２１と第２のＴ
ＦＴ１５を介して書き込み補償用電圧−ＶMODリセット
補償用電圧ＶＲからなる補償用信号が印加される。そし
て、第Ｎ＋１行のゲートライン１７に印加されたゲート
パルスがオフすると、第Ｎ行の画素電極１１の第２のＴ
ＦＴ１５がオフし、その時点で画素電極１１に印加され
ていた書き込み電圧ＶMODが次の選択期間まで保持され
る。

【００３８】従って、第Ｎ行の画素電極１１は、第Ｎ行
のゲートライン１７からのゲートパルスによる選択期間
中に第１のＴＦＴ１３を介して書き込み補償用電圧−Ｖ
MODとリセット補償電圧ＶＲとからなる補償用信号を印
加された後、第Ｎ＋１行のゲートライン１７からのゲー
トパルスによる選択期間中に第２のＴＦＴ１５を介して
リセット電圧−ＶＲと書き込み電圧ＶMODとからなる表
示階調制御用信号を印加される。このため、液晶分子は
任意の中間の配向状態に維持され、階調表示が可能とな
る。

【００３９】以上説明したように、上記構成の液晶表示
素子及びその駆動方法によれば、通常のアナログビデオ
信号を液晶表示素子に供給するだけで、任意の階調の画
像を表示することができ、画素電極１１に供給する書き
込み電圧ＶMOD、リセット電圧−ＶＲ、及びこれらの直
流成分を補償（相殺）するための書き込み補償用電圧−
ＶMOD、リセット補償用電圧ＶＲを指示する信号（デー
タ）を外部で生成する必要がない。また、第Ｎ行の画素
電極１１に表示階調制御用のリセット電圧−ＶＲと書き
込み電圧ＶMODを印加している期間に、第Ｎ＋１行の画
素電極１１に補償用の電圧−ＶMODとＶＲを印加するの
で、図５（Ｆ）、（Ｇ）に示すように、１つの画素電極
１１への書き込みを隣接する２つの行の選択期間で行っ
ているので、一行分の選択期間を従来のほぼ半分の時間
とすることができ、デューティー比を大きくすることが
できる。

【００４０】次に、図２に示す第１と第２のコラムドラ
イバ４０、５０の回路構成の一例を説明する。図６は、
第１及び第２のコラムドライバ４０、５０の１列分（デ
ータライン１本分）の構成を示す。図示するように、第
１のサンプルホールド回路４３は、サンプリングとサン
プリングした電圧を第１の出力回路４５に供給する動作
を同時に可能とするため、４つのスイッチＳＷ１〜ＳＷ
４と２つのコンデンサＣ１、Ｃ２から構成されるブリッ
ジ型のサンプルホールド回路から構成される。スイッチ
ＳＷ１〜ＳＷ４のオン・オフのタイミングはタイミング
制御回路ＴＣにより制御される。

【００４１】スイッチＳＷ１とＳＷ２はタイミング制御
回路ＴＣからのオン・オフ制御信号に従ってビデオ信号
の各水平走査期間内の所定タイミングでその一方がオン
するとともに他方がオフし、コンデンサＣ１又はＣ２に
ビデオ信号を供給する。コンデンサＣ１、Ｃ２は供給さ
れたビデオ信号をサンプルし、ホールドする。一方スイ
ッチＳＷ３とＳＷ４とはそれぞれコンデンサＣ１、Ｃ２
にホールドされている電圧信号を第１の出力回路４５に
供給する。

【００４２】第１の出力回路４５は、増幅率が１倍の増
幅回路ＡＰと、図４（Ｃ）に示すように、水平同期信号
に同期した禁止（インヒビット）信号ＩＮＨに応答し
て、第１の出力回路４５の入力と出力を基準電圧Ｖ０
（アナログビデオ信号の中心電圧であり、対向電極３１
の電圧）に設定するスイッチＳＷ５、ＳＷ６とから構成
される。第１のマルチプレクサ回路４７は、ハイレベル
の切り替え信号ＳＬ１に応答して、第１の出力回路４５
の出力信号を対応する第１のデータライン１９に供給す
るセレクタＳＥ１と、ローレベルの切り替え信号ＳＬ１
に応答して、正極性のリセット補償用電圧ＶＲを対応す
る第１のデータライン１９に供給するセレクタＳＥ２か
ら構成される。

【００４３】第２のサンプルホールド回路５３の１列分
の構成は入力信号がＳ３である点以外第１のサンプルホ
ールド回路４３の構成と同一である。第２の出力回路５
５の構成は第１の出力回路４５の構成と同一である。第
２のマルチプレクサ回路５７の構成は、リセット補償用
電圧ＶＲをリセット電圧−ＶＲに代え、切り替え信号Ｓ
Ｌ１をその反転した切り替え信号ＳＬ２に代え、セレク
タの接続先を第２のデータライン２１に代える点以外
は、第１のマルチプレクサ回路４７の構成と同一であ
る。

【００４４】次に、図５に示す構成を有する第１と第２
のコラムドライバ４０、５０の動作を図４を参照して説
明する。まず、タイミング制御回路ＴＣは各水平走査期
間内の対応するタイミングでスイッチＳＷ１とＳＷ２の
一方を所定期間オンさせるとともに他方を所定期間オフ
させ、コンデンサＣ１とＣ２の一方に図４（Ａ）、
（Ｂ）に示すビデオ信号Ｓ２、Ｓ３に含まれる対応する
コラム用の画像データをサンプリングさせる。一方、タ
イミング制御回路ＴＣはコンデンサＣ１、Ｃ２のうちサ
ンプリング中でないほうに接続されたスイッチＳＷ３或
いはＳＷ４をオンさせ、コンデンサに保持されている電
圧を出力回路に供給する。

【００４５】第１と第２の出力回路４５、５５は供給さ
れた信号を増幅器ＡＰにより１倍に増幅して出力すると
共に図４（Ｃ）に示す水平同期信号に同期した禁止信号
ＩＮＨが供給される期間、その出力を基準レベルＶ０に
設定する。このため、第１の出力回路４５と第２の出力
回路５５の出力信号は図４（Ｄ）、（Ｅ）に示すように
なる。

【００４６】第１のマルチプレクサ回路４７は図４
（Ｆ）に示す選択信号ＳＬ１に応答して、選択信号ＳＬ
１がハイレベルの期間は図４（Ｄ）に示す第１の出力回
路４５の出力を選択し、選択信号ＳＬ１がローレベルの
期間はリセット電圧ＶＲを選択して出力する。このた
め、第１のマルチプレクサ回路４７は図４（Ｈ）に示す
信号を対応する第１のデータライン１９に供給する。

【００４７】一方、第２のマルチプレクサ回路５７は図
４（Ｇ）に示す切り替え信号ＳＬ２に応答して、切り替
え信号ＳＬ２がハイレベルの期間は図４（Ｅ）に示す第
２の出力回路５５の出力を選択し、切り替え信号ＳＬ２
がローレベルの期間はリセット電圧−ＶＲを選択して出
力する。このため、第２のマルチプレクサ回路５７は図
４（Ｉ）に示す信号を対応する第２のデータライン２１
に供給する。

【００４８】一方、ゲートドライバ２３は図４（Ｃ）〜
（Ｅ）に示すように、一水平走査期間より短いパルス幅
のゲートパルスをゲートライン１７に順次印加する。こ
のゲートパルスにより、１つの画素電極１１に接続され
た第１のＴＦＴ１３と第２のＴＦＴ１５とが順次オン
し、第１のＴＦＴ１３がオンしたときに第１のデータラ
イン１９に出力されている信号が画素電極１１に印加さ
れ、第２のＴＦＴ１５がオンした時に第２のデータライ
ン２１に出力されている信号が画素電極１１印加され
る。このため、例えば、第Ｎ行の画素電極１１には図５
（Ｆ）に示す波形の電圧が印加される。

【００４９】以上説明したように、図６に示す構成を使
用することにより、簡単な構成の駆動回路を用いて、液
晶表示素子を駆動することができる。なお、この発明は
上記実施例に限定されず、種々の変形が可能である。例
えば、図６に示したサンプルホールド回路、出力回路、
マルチプレクサ回路の構成は例示であり、実質的に同一
の機能を有する他の回路を使用できる。例えば、出力回
路に供給される基準電圧は、電源電圧ＶＤＤ等の他の電
圧でもよい。上記実施例では、第１のデータライン１９
に書き込み補償用電圧とリセット補償用電圧をこの順番
で印加したが、順番を逆にしてもよい。また、書き込み
補償用電圧を負極性、リセット補償用電圧を正極性、リ
セット電圧を負極性、書き込み電圧を正極性としたが、
書き込み補償用電圧を正極性、リセット補償用電圧を負
極性、リセット電圧を正極性、書き込み電圧を負極性と
してもよい。

【００５０】上記実施例では、アナログ映像信号Ｓ１を
１つとしたが、ＲＧＢアナログ映像信号を用意し、Ｒ用
アナログ映像信号をＲ表示用のコラムのサンプルホール
ド回路にサンプリングさせ、Ｇ用アナログ映像信号をＧ
表示用のコラムのサンプルホールド回路にサンプリング
させ、Ｂ用アナログ映像信号をＢ表示用のコラムのサン
プルホールド回路にサンプリングさせることにより、フ
ルカラー表示にも同様に適用できる。

【００５１】上記実施例では、ＤＨＦ液晶、ＳＢＦ液晶
を使用したが、ＳＳＦ液晶と呼ばれるカイラルステクテ
ィックＣ相の螺旋ピッチが表示素子の基板間隔よりも大
きく且つ安定した２つの配向状態のメモリ性（双安定
性）を有する強誘電性液晶や反強誘電性液晶にも本願発
明を適用可能である。また、高分子分散液晶のように、
ヒステリシス等により、画素に複数の電圧を印加するも
のであれば、上述の液晶に限るものではない。

【００５２】

【発明の効果】以上説明したように、上記構成の液晶表
示装置によれば、ある行の画素電極に電圧を印加してい
る期間に、次の行の画素電極に電圧を印加しておくこと
ができるので、１ゲートライン分の選択期間を短縮する
ことができ、デューテイ比を大きくすることができる。
また、ビデオ信号を液晶表示素子に供給するだけで、任
意の階調の画像を表示することができ、画素電極に供給
する書き込み電圧、リセット電圧、及びこれらの直流成
分を補償（相殺）するための電圧を指示する信号（デー
タ）を外部で生成する必要がなく、制御系の構成が簡単
になる。

【図面の簡単な説明】

【図１】この発明の一実施例にかかる液晶表示素子の断
面図である。

【図２】図１に示す下基板及びそれに接続された駆動回
路の構成を示す図である。

【図３】液晶分子の配向方向と偏光板の透過軸の方向の
関係を示す図である。

【図４】図１及び図２に示す液晶表示素子の駆動方法を
説明するためのタイミングチャートである。

【図５】図１及び図２に示す液晶表示素子の駆動方法を
説明するためのタイミングチャートである。

【図６】図２に示すコラムドライバの構成例を示す図で
ある。

【図７】従来の強誘電性液晶表示素子の構成を示す図で
ある。

【図８】従来の強誘電性液晶表示素子の駆動方法を説明
するためのタイミングチャートである。

【符号の説明】

１・・・下基板、２・・・上基板、３・・・配向膜、４・・・配向
膜、５・・・シール材、６・・・液晶、７・・・スペーサ、８・・・
偏光板、９・・・偏光板、１１・・・画素電極、１３・・・第１
の薄膜トランジスタ（ＴＦＴ）、１５・・・第２の薄膜ト
ランジスタ（ＴＦＴ）、１７・・・ゲートライン、１９・・・
第１のデータライン、２１・・・第２のデータライン、２
３・・・ゲートドライバ、３１・・・対向電極、４０・・・第１
のコラムドライバ、４１・・・反転ビデオアンプ、４３・・・
第１のサンプルホールド回路、４５・・・第１の出力回
路、４７・・・第１のマルチプレクサ回路、５０・・・第２の
コラムドライバ、５１・・・遅延素子、５３・・・第２のサン
プルホールド回路、５５・・・第２の出力回路、５７・・・第
２のマルチプレクサ回路

Claims (7)

【特許請求の範囲】
1. 【請求項１】マトリクス状に配置された画素電極と、前
   記画素電極に電流路の一端が接続された第１のトランジ
   スタと、前記画素電極に電流路の一端が接続された第２
   のトランジスタと、対応する列の画素電極に接続された
   前記第１のトランジスタの電流路の他端に接続された第
   １のデータラインと、この対応する列の画素電極に接続
   された前記第２のトランジスタの電流路の他端に接続さ
   れた第２のデータラインと、対応する行の画素電極に接
   続された前記第１のトランジスタのゲートとこの対応す
   る行の１行前の行の画素電極に接続された第２のトラン
   ジスタのゲートとに接続されたゲートラインを備える一
   方の基板と、前記画素電極に対向する対向電極が形成さ
   れた他方の基板と、前記基板間に配置され、前記画素電
   極と前記対向電極間に印加された電圧に応じて液晶分子
   が一方の方向にほぼ配列した第１の配向状態と、液晶分
   子が他方の方向にぼぼ配列した第２の配向状態と、前記
   第１と第２の配向状態の中間の任意の配向状態に配向す
   る強誘電性液晶とを備えた強誘電性液晶表示素子と、 前記対応する行の画素電極の前記第１のトランジスタの
   ゲートとこの対応する行の１行前の行の画素電極の第２
   のトランジスタのゲートとに接続された前記ゲートライ
   ンに前記第１及び第２のトランジスタをオンする選択信
   号を出力する選択手段と、 前記選択手段により選択された前記対応する行の画素電
   極に前記強誘電性液晶を前記第１または第２の配向状態
   の一方に設定するためのリセット電圧信号と画素の表示
   階調に応じて変化する書き込み電圧信号とからなる制御
   信号を前記第２のデータラインと前記第２のトランジス
   タとを介して印加する書き込み手段と、 前記書き込み手段により前記強誘電性液晶に印加される
   電圧の直流成分を相殺するための補償信号を前記第１の
   データラインと前記第１のトランジスタを介して前記画
   素電極に印加する補償手段と、 を備えることを特徴とする液晶表示装置。
2. 【請求項２】前記補償信号は前記書き込み電圧信号と前
   記リセット電圧信号とそれぞれ極性が逆で絶対値が等し
   い書き込み補償用電圧信号とリセット補償用電圧信号と
   からなることを特徴とする請求項１に記載の液晶表示装
   置。
3. 【請求項３】前記補償手段は、画像信号を反転する手段
   と、反転された画像信号に対応する書き込み補償用電圧
   信号を出力する第１の出力手段と、前記第１の出力手段
   の出力する書き込み補償用電圧信号と前記リセット補償
   用電圧信号を順番に選択して出力する手段とから構成さ
   れ、 前記書き込み手段は、画像信号を一水平走査期間分遅延
   する遅延手段と、遅延された画像信号に対応する書き込
   み電圧信号を出力する第２の出力手段と、前記第２の出
   力手段の出力電圧信号と前記リセット電圧信号を順番に
   選択して出力する手段とから構成される、ことを特徴と
   する請求項２に記載の液晶表示装置。
4. 【請求項４】マトリクス状に配置された画素電極と、マ
   トリクス状に配置され、前記画素電極に電流路の一端が
   接続された第１のトランジスタと、マトリクス状に配置
   され、前記画素電極に電流路の一端が接続された第２の
   トランジスタと、前記第１のトランジスタの電流路の他
   端に接続された第１のデータラインと、前記第２のトラ
   ンジスタの電流路の他端に接続された第２のデータライ
   ンと、異なった行の前記第１のトランジスタと第２のト
   ランジスタのゲートに接続された複数のゲートラインを
   備える一方の基板と、前記画素電極に対向する対向電極
   が形成された他方の基板と、前記基板間に配置された液
   晶を備えた液晶表示素子と、 前記ゲートラインに接続され、前記ゲートラインにゲー
   トパルスを印加して、該ゲートラインに接続された第１
   及び第２のトランジスタをオンさせるゲートドライバ
   と、 オンした第１のトランジスタを介して第１の信号を前記
   画素電極に印加する第１の駆動手段と、 オンした第２のトランジスタを介して第２の信号を前記
   画素電極に印加する第２の駆動手段と、 を備え、異なった行の画素電極に異なった信号を同時に
   供給することを可能としたことを特徴とする液晶表示装
   置。
5. 【請求項５】マトリクス状に配置された画素電極と、該
   画素電極に電流路の一端が接続され、マトリクス状に配
   置された第１と第２のアクティブ素子とを備える一方の
   基板と、前記画素電極に対向する対向電極が形成された
   他方の基板と、前記基板間に配置され、前記画素電極と
   前記対向電極間に印加された電圧に応じて液晶分子が一
   方の方向にほぼ配列した第１の配向状態と、液晶分子が
   他方の方向にほぼ配列した第２の配向状態と、前記第１
   と第２の配向状態の中間の任意の配向状態に配向する強
   誘電性液晶と、を備えたアクティブマトリクス型強誘電
   性液晶表示素子と、 前記第１と第２のアクティブ素子を介して各行の画素電
   極を各２回づつ順次選択する選択手段と、 各画素電極の後半の選択期間に、前記強誘電性液晶を前
   記第１または第２の配向状態の一方に設定した後、階調
   表示を行うための表示階調制御用電圧信号を各画素電極
   に印加し、各画素電極の前半の選択期間に前記表示階調
   制御用電圧信号の直流成分を相殺するための補償用電圧
   信号を印加することにより、ある行の画素電極への表示
   階調制御用電圧信号と他の行の画素電極への補償用電圧
   信号の印加を同時に行う駆動手段と、 を備えることを特徴とする液晶表示装置。
6. 【請求項６】前記駆動手段は、画像信号を反転する手段
   と、反転された画像信号に対応する電圧信号を出力する
   第１の出力手段と、前記第１の出力手段の出力電圧信号
   と所定の第１の電圧信号を順番に選択してなる補償用電
   圧信号を各画素電極の前半の選択期間に印加する手段
   と、 前記画像信号を一水平走査期間分遅延する遅延手段と、
   遅延された画像信号に対応する電圧信号を出力する第２
   の出力手段と、前記第２の出力手段の出力電圧信号と所
   定の第２の電圧信号を順番に選択してなる表示階調制御
   用電圧信号を各画素電極の後半の選択期間に印加する手
   段とから構成されることを特徴とする請求項５に記載の
   液晶表示装置。
7. 【請求項７】マトリクス状に配置された画素電極を備え
   る一方の基板と、前記画素電極に対向する対向電極が形
   成された他方の基板と、前記基板間に配置された液晶と
   を備えた液晶表示素子の画素電極に電圧信号を印加して
   画像を表示させる駆動方法において、 各行の画素電極を順次選択し、選択した行の画素電極に
   前記液晶分子を所定の方向に配向させるリセット電圧と
   ビデオ信号を１水平操作期間分遅延し、遅延された前記
   ビデオ信号により定義される階調表示を行う書き込み電
   圧からなる制御用信号を印加する書き込みステップと、 前記ビデオ信号を反転し、反転されたビデオ信号により
   定義される、前記書き込みステップにより液晶に印加さ
   れる電圧の直流成分を相殺するための補償用信号を前記
   書き込みステップと同期して前記書き込みステップによ
   り選択される行の前記画素電極の次の行の画素電極に印
   加する補償ステップと、より構成されることを特徴とす
   る液晶表示素子の駆動方法。