JP2001091975A - 液晶表示素子及び液晶表示素子の駆動方法 - Google Patents

Abstract

(57)【要約】 【課題】 自発分極を有する液晶を用いた表示素子の各
画素の選択期間を抑えつつ、各画素をプリセットする。 【解決手段】 自発分極を有する液晶の駆動用のＴＦＴ
１４Ａとプリセット用のＴＦＴ１４Ｂに接続した画素電
極１３をマトリクス状に配置する。画素電極１３のマト
リクスの行毎にゲートラインＧＬを配置し、列毎にプリ
セットラインＰＬとデータラインＤＬを配置する。デー
タラインＤＬを対応する列のＴＦＴ１４Ａに、プリセッ
トラインＰＬを対応する列のＴＦＴ１４Ｂに、それぞれ
接続する。ゲートラインＧＬには、列方向に隣接する２
つの画素電極１３のうちの一方に接続したＴＦＴ１４Ａ
のゲートと、他方の画素電極１３に接続したＴＦＴ１４
Ｂのゲートを接続する。ゲートラインＧＬにゲートパル
スを順次印加して２行の画素を選択し、書き込み対象の
画素への階調電圧の書き込みと次に書き込む対象の画素
のプリセットとを同時に行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、強誘電性液晶、
反強誘電性液晶等の、自発分極を有し、強誘電相を示す
液晶を用いた液晶表示素子及びその駆動方法に関し、特
に、階調表示に好適な液晶表示素子及びその駆動方法に
関する。

【０００２】

【従来の技術】強誘電性液晶、反強誘電性液晶等の、自
発分極を有する液晶を用いた液晶表示素子は、ネマティ
ック液晶を用いるＴＮモードの液晶表示素子と比較し
て、高速応答可能で、広い視野角が得られる等の点で注
目されている。

【０００３】自発分極を有する液晶を用いた液晶表示素
子では、印加電圧の極性に応じて、液晶分子が第１の方
向に配列する第１の強誘電相または第２の方向に配列す
る第２の強誘電相に配向する。このような液晶表示素子
は上記２つの安定状態を利用して画像を表示する。

【０００４】また、近時では、２つの安定状態の間の中
間の配向状態を利用して、階調表示を行うことも試みら
れている。

【０００５】

【発明が解決しようとする課題】しかし、自発分極を有
する液晶を用いた液晶表示素子の印加電圧−光透過率特
性は図５に示すようにヒステリシスを有している。この
ため、印加電圧に対する光透過率が一義的に定まらず、
任意の階調を安定して表示することが困難であった。

【０００６】印加電圧に対する透過率を一義的に定める
駆動方法として、書き換え対象の画素の各選択期間内に
液晶分子を第１又は第２の強誘電相に配向（プリセッ
ト）させ、次のタイミングで書き込み（書き換え）を行
う駆動方法が提案されている。

【０００７】しかし、この駆動方法では、書き換え対象
の各画素の選択期間の前半にプリセットを行い、選択期
間の後半に書き換えを行う。このため、各画素の選択期
間が一定の場合には、プリセット期間の分だけ書き込み
時間を短くしなければならない。また、書き込み時間を
一定に維持するためには、各画素の選択期間を長くしな
ければならない。結果的に、１フレーム当たりの画素の
行数やフレーム周波数が制限される場合があった。

【０００８】この発明は、上記実状に鑑みてなされたも
ので、強誘電性液晶、反強誘電性液晶等の自発分極を有
する液晶を用いつつ、階調表示を好適に行うことが可能
な液晶表示素子及びその駆動方法を提供することを目的
とする。また、この発明は、各画素のプリセットが可能
で、且つ、各画素の選択期間を抑えることが可能な、自
発分極を有する液晶表示素子及びその駆動方法を提供す
ることを他の目的とする。

【０００９】

【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の観点にかかる液晶表示素子は、対向
して配置された第１と第２の基板と、前記第１の基板の
前記第２の基板と対向する内面に、行方向及び列方向に
複数マトリクス状に配置された画素電極と、前記画素電
極に電流路の一端が接続された第１と第２の薄膜トラン
ジスタと、前記画素電極のマトリクスの列毎に配置さ
れ、対応する列の画素電極に電流路の一端が接続された
複数の前記第１の薄膜トランジスタの電流路の他端に接
続された第１の信号ラインと、前記画素電極のマトリク
スの列毎に配置され、対応する列の画素電極に電流路の
一端が接続された複数の前記第２の薄膜トランジスタの
電流路の他端に接続された第２の信号ラインと、前記画
素電極のマトリクスの行毎に配置され、列方向に隣接す
る２つの画素電極のうちの一方に電流路の一端が接続さ
れた前記第１の薄膜トランジスタのゲートに接続される
と共に、他方の画素電極に電流路の一端が接続された前
記第２の薄膜トランジスタのゲートに接続されるゲート
ラインと、前記第２の基板の前記第１の基板と対向する
内面に、前記画素電極と対向させて配置された少なくと
も１つの対向電極と、前記第１の基板と前記第２の基板
との間に封止された自発分極を有する液晶と、を備え
る、ことを特徴とする。

【００１０】この構成によれば、ゲートラインに所定の
ゲートパルスを順次印加することにより、隣接する２行
の画素電極を実質的に同時に選択することができる。し
かも、各行の画素電極を１フレームで２回選択すること
ができる。このため、最初の選択期間で、第２の信号ラ
インに十分大きな電圧を印加して画素電極と対向電極と
それらの間に封止された液晶を所定の状態（例えば強誘
電相）に配向せしめ、次の選択期間で、第１の信号ライ
ンに階調表示に対応する電圧を印加し、所定の状態に配
向した液晶を、階調表示に対応する電圧に応じた状態に
配向せしめることができる。従って、各画素の階調表示
に対応する電圧に対する液晶の配向状態を一義的に定め
ることができ、任意の階調を適切に表示することができ
る。しかも、各画素の階調表示のための選択期間全体を
書き込み（充電）に使用することができる。

【００１１】前記液晶は、印加された電圧の極性に応じ
て、液晶分子が第１の方向に配列する第１の強誘電相又
は第２の方向に配列する第２の強誘電相を示し、前記液
晶のダイレクタは、印加された電圧の極性と大きさとに
応じて、第１と第２の方向の間の方向に向き、前記第１
と第２の方向の中間の方向に光学軸を有し、前記第１の
基板又は前記第２の基板の外側に配置された第１の偏光
素子と、前記第１の偏光素子の光学軸と実質的に垂直な
方向に光学軸を有し、前記第２の基板の外側又は前記第
１の基板の外側に配置された第２の偏光素子と、をさら
に備える、ことが望ましい。

【００１２】前記ゲートラインに接続され、前記ゲート
ラインにゲートパルスを順次印加することにより前記第
１と第２の薄膜トランジスタをオンするゲートドライバ
と、前記第１の信号ラインに接続され、前記第１の信号
ラインとオンした前記第１の薄膜トランジスタとを介し
て、選択された行の画素電極に表示階調に対応する階調
電圧を供給するデータドライバと、前記第２の信号ライ
ンに接続され、前記第２の信号ラインとオンした前記第
２の薄膜トランジスタとを介して、次に選択される行の
画素電極に、当該画素電極と前記共通電極の間に封止さ
れた前記液晶を第１又は第２の強誘電相にせしめる配向
電圧を供給するプリセットドライバと、をさらに備えて
もよい。

【００１３】液晶に印加する電圧の直流成分を低減して
液晶表示素子の表示の焼き付きを抑制するため、前記デ
ータドライバは、前記プリセットドライバにより配向電
圧が印加された行の画素電極に、当該配向電圧の極性と
異なる極性の階調電圧を印加してもよく、前記データド
ライバと前記プリセットドライバとは、表示画素のフレ
ーム毎、表示画素の行毎、及び／又は、表示列毎に、前
記第１と第２の信号ラインにそれぞれ印加する電圧の極
性を反転してもよい。

【００１４】前記画素電極の列毎に配置された複数の第
２の信号ラインは、共通の導電路を介して一括して前記
プリセットドライバに接続されていてもよい。

【００１５】本発明の第２の観点にかかる液晶表示素子
の駆動方法は、上記構成の液晶表示素子を駆動する方法
であって、ゲートラインにゲートパルスを印加すること
により、選択した行の画素電極に接続されている第１の
薄膜トランジスタと、次のタイミングで選択する画素電
極に接続されている第２の薄膜トランジスタをオンする
ステップと、第２の信号ラインとオンした前記第２の薄
膜トランジスタを介して、次のタイミングで選択する行
の画素電極と対向電極の間の液晶の液晶分子を所定の配
列状態に配向させる配向ステップと、第１の信号ライン
とオンした前記第１の薄膜トランジスタを介して、選択
した行の画素電極に表示階調に対応する電圧を供給して
階調表示を行う表示ステップと、を備え、前記配向ステ
ップと前記表示ステップを実質的に同時に行う、ことを
特徴とする。

【００１６】本発明の第３の観点にかかる液晶表示素子
の駆動方法は、強誘電相を示す液晶を用い、マトリクス
状に配置された画素を備える液晶表示素子の駆動方法で
あって、前記液晶表示素子の画素のマトリクスの画素の
行を順次選択し、選択した行の画素に表示階調に対応す
る階調電圧を印加して階調表示を行い、実質的に同一の
タイミングで、次のタイミングで選択する行の画素に、
所定の電圧を印加して、前記階調電圧の印加に先立って
液晶分子の配列状態を所定の配向状態に設定する、こと
を特徴とする。

【００１７】

【発明の実施の形態】以下、この発明の実施の形態にか
かる液晶表示装置について、図面を参照しつつ説明す
る。

【００１８】この実施の形態にかかる液晶表示装置は、
図１に示すように、液晶表示素子１と、ゲートドライバ
２と、プリセットドライバ３と、データドライバ４と、
制御回路５と、を備える。

【００１９】液晶表示素子１は、図３に断面で示すよう
に、スペーサ２０を介して対向して配置された一対の下
基板１１と上基板１２とを有する。下基板１１と上基板
１２はガラス等の透明材料から構成されている。

【００２０】下基板１１には、画素電極１３と、該画素
電極１３に接続された駆動用薄膜トランジスタ（ＴＦ
Ｔ）１４Ａとプリセット用薄膜トランジスタ（ＴＦＴ）
１４Ｂとがマトリクス状に配置されている。画素電極１
３はＩＴＯ（Indium Tin Oxide）等の透明導電材料から
構成される。

【００２１】図３の上基板１２には、コモン電圧が印加
される共通電極１５が、画素電極１３に対向して形成さ
れる。

【００２２】下基板１１及び上基板１２の電極形成面に
は、それぞれ配向膜１６及び１７が形成されている。配
向膜１６及び１７は、例えば、ポリイミド等の有機高分
子化合物からなる水平配向膜であり、配向膜１６及び１
７の対向面にはラビングによって、所定方向に配向処理
が施されている。

【００２３】下基板１１と上基板１２とは、その周縁部
でシール材１８により接続されており、基板１１と１２
及びシール材１８で囲まれた領域には、液晶１９が封入
されている。

【００２４】液晶１９は、強誘電性液晶、反強誘電性液
晶等の、自発分極を有するカイラルスメクティック相の
液晶から構成され、スメクティック層の法線の方向を、
配向膜１６及び１７の配向処理方向（図４では、矢印１
９Ｃで表す）にほぼ一致させた状態で配列している。ま
た、液晶１９は、電圧が印加されていない状態では、ダ
イレクタ（液晶分子の平均的な長軸方向）を、スメクテ
ィック層の法線方向に向けて配向している。また、液晶
１９は、十分大きな電圧が印加された状態では、印加さ
れた電圧の極性に応じて、液晶分子が図４の第１の方向
１９Ａに配列した第１の強誘電相と、第１の方向１９Ａ
と異なる第２の方向１９Ｂに配列した第２の強誘電相と
を示す。さらに、液晶１９のダイレクタは、中間の大き
さの電圧が印加された状態では、印加された電圧に応じ
て、第１の方向１９Ａと第２の方向１９Ｂとの間の様々
な方向を向く。

【００２５】下基板１１及び上基板１２の外側には、液
晶１９の配向状態の変化に伴う光学的な変化を視覚化す
るための一対の偏光板２１，２２が配置されている。図
４に示すように、下側の偏光板２１は、その光学軸（以
下、透過軸とする）２１Ａが、配向膜１６，１７の配向
処理方向である第３の方向１９Ｃ（スメクティック層の
法線方向）にほぼ直角になるように配置され、上側の偏
光板２２は、その光学軸（以下、透過軸とする）２２Ａ
が、偏光板２１の透過軸２１Ａにほぼ直角になるように
配置されている。

【００２６】階調を表示する各画素は、図３の画素電極
１３と共通電極１５の対向部分とそれらの間に配置され
た液晶１９とから構成される画素容量Ｃと、該画素容量
Ｃを挟んで配置された偏光板２１，２２とから構成され
る。

【００２７】偏光板２１，２２の透過軸を図４に示すよ
うに設定した液晶表示素子１の印加電圧に対する透過率
の関係を図５に示す。図５の特性は、画素電極１３と共
通電極１５との間に三角波を印加して得られたものであ
る。図示するように、液晶表示素子１の印加電圧−透過
率特性は、明確なしきい値を持たず、印加電圧に応じて
なめらか（連続的）に変化しており、階調を制御するこ
とが可能である。ただし、その特性にヒステリシスを有
する。

【００２８】図５に示す印加電圧−透過率特性を有する
液晶表示素子１を階調駆動するには、正極性で十分大き
な電圧を印加して液晶１９を第１の強誘電相にせしめた
後、電圧−Ｖ２から電圧−Ｖ１までの大きさの電圧（階
調電圧）を印加する。これにより、液晶１９のダイレク
タは、階調電圧の大きさに応じて一義的に定まり、図４
に示す第２の方向１９Ｂと第３の方向１９Ｃの間で、階
調電圧の大きさに応じた方向を向く。従って、図５の破
線Ｌ１で示す印加電圧−透過率特性で階調を表示するこ
とができる。

【００２９】また、負極性で十分大きな電圧を印加して
液晶１９を第２の強誘電相にせしめた後、電圧＋Ｖ２か
ら電圧＋Ｖ１までの大きさの階調電圧を印加する。これ
により、液晶１９のダイレクタは、階調電圧の大きさに
応じて一義的に定まり、図４に示す第２の方向１９Ｂと
第１の方向１９Ａの間の階調電圧の大きさに応じた方向
を向く。従って、図５の破線Ｌ２の印加電圧−透過率特
性で階調を表示することができる。

【００３０】階調を表示する各画素（画素容量Ｃ）は、
図１に示すように、液晶表示素子１の平面方向にマトリ
クス状に配置されている。

【００３１】液晶表示素子１には、図１に示すように、
画素（画素容量Ｃ）のマトリクス（ｎ行ｍ列とする）の
列毎にデータラインＤＬ１〜ＤＬｍ及びプリセットライ
ンＰＬ１〜ＰＬｍが配置され、マトリクスの行毎にゲー
トラインＧＬ０〜ＧＬｎが配置されている。ゲートライ
ンＧＬ０〜ＧＬｎはゲートドライバ２に接続され、デー
タラインＤＬ１〜ＤＬｍはデータドライバ４に接続さ
れ、プリセットラインＰＬ１〜ＰＬｍはプリセットドラ
イバ３に一括して接続されている。

【００３２】図２は、画素電極１３（第ｐ行第ｑ列、但
し、２≦ｐ≦ｎ、２≦ｑ≦ｍ）の周辺部の拡大平面図で
ある。図示するように、第ｐ行第ｑ列の画素電極１３
は、２つの薄膜トランジスタＴＦＴ１４Ａ、ＴＦＴ１４
Ｂのソースに接続され、隣接する２本のゲートラインＧ
Ｌｐ−１及びＧＬｐと、プリセットラインＰＬｑとデー
タラインＤＬｑによって囲まれる領域に形成されてい
る。

【００３３】ＴＦＴ１４ＡのゲートはゲートラインＧＬ
ｐに接続され、ドレインはデータラインＤＬｑに接続さ
れている。一方、ＴＦＴ１４Ｂのゲートはゲートライン
ＧＬｐに隣接するゲートラインＧＬｐ−１に接続され、
ドレインはプリセットラインＰＬｑに接続されている。

【００３４】図１のゲートドライバ２は、制御回路５か
らのタイミング制御信号に従い、ゲートラインＧＬ０〜
ＧＬｎにゲートパルスを順次印加し、プリセット用のト
ランジスタＴＦＴ１４Ｂと駆動用のトランジスタＴＦＴ
１４Ａを順次オンする。

【００３５】プリセットドライバ３は、制御回路５から
のタイミング制御信号に従い、プリセットラインＰＬに
フレーム毎及び選択期間毎（ライン毎）に極性を反転し
てプリセット電圧＋ＶＰ又は−ＶＰを印加する。これに
より、オン状態のＴＦＴ１４Ｂを介して、プリセット対
象の画素の画素電極１３に、プリセット電圧ＶＰをライ
ン毎及びフレーム毎に極性を反転して印加する。なお、
共通電極１５には、画素電極１３に正極性のプリセット
電圧＋ＶＰが印加されるタイミングでは、負極性のコモ
ン電圧−ＶＣが印加され、負極性のプリセット電圧−Ｖ
Ｐが印加されるタイミングでは、正極性のコモン電圧＋
ＶＣが印加されている。プリセット電圧＋ＶＰとコモン
電圧−ＶＣとの差分の電圧（＝ＶＰ＋ＶＣ）は、液晶１
９の分子長軸を図４の第１の方向１９Ａに配向させるの
に十分な大きさを有する。一方、プリセット電圧−ＶＰ
とコモン電圧＋ＶＣとの差分の電圧（＝−ＶＰ−ＶＣ）
は、液晶１９の分子長軸を図４の第２の方向１９Ｂに配
向させるのに十分な大きさを有する。

【００３６】データドライバ４は、制御回路５からのタ
イミング制御信号に従い、書き込み対象の行の画素の表
示階調に対応する電圧を有する階調電圧＋ＶＤ又は−Ｖ
Ｄを各データラインＤＬに印加する。これにより、オン
状態のＴＦＴ１４Ａを介して書き込み対象の行の画素電
極１３に階調電圧ＶＤをライン毎及びフレーム毎に極性
を反転して印加する。なお、階調電圧＋ＶＤとコモン電
圧−ＶＣとの差分の電圧（＝ＶＰ＋ＶＣ）は、第１の方
向１９Ａに配向している液晶１９のダイレクタを図４の
第２の方向１９Ｂと第３の方向１９Ｃとの間の方向に配
向させる大きさを有する。一方、階調電圧−ＶＤとコモ
ン電圧＋ＶＣとの差分の電圧（＝−ＶＰ−ＶＣ）は、第
２の方向１９Ｂに配向している液晶１９のダイレクタを
図４の第１の方向１９Ａと第３の方向１９Ｃとの間の方
向に配向させる大きさを有する。

【００３７】制御回路５は、ゲートドライバ２、プリセ
ットドライバ３、データドライバ４にタイミング制御信
号を供給する等の、表示装置全体の動作を制御する。

【００３８】次に、上記構成の液晶表示装置の動作を図
１を参照して説明する。ゲートドライバ２は、ゲートラ
インＧＬ０〜ＧＬｎに、順次、各画素の選択期間に等し
い所定パルス幅のゲートパルスを印加する。

【００３９】ゲートパルスが印加されたゲートラインＧ
Ｌ０〜ＧＬｎに接続されている駆動用のＴＦＴ１４Ａと
プリセット用のＴＦＴ１４Ｂとは共にオンする。プリセ
ットドライバ３は、ゲートパルスの印加に同期して、オ
ンしたＴＦＴ１４Ｂを介して、プリセット対象の行の画
素電極１３にプリセット電圧ＶＰを行毎及びフレーム毎
に極性を反転して印加する。

【００４０】一方、データドライバ４は、ゲートパルス
の印加に同期して、オンされたＴＦＴ１４Ａを介して書
き込み（書き換え）対象行の画素電極１３に、その時点
で印加されるプリセット電圧と同一極性の階調電圧ＶＤ
（又は−ＶＤ）を印加する。また、データドライバ４
は、プリセット電圧ＶＰ及び階調電圧ＶＤと反対極性の
コモン電圧ＶＣを共通電極１５に印加する。

【００４１】このため、ある選択期間で、プリセット対
象となっている行の画素の液晶１９（即ち、画素容量
Ｃ）には、液晶分子を第１の方向１９Ａ又は第２の方向
１９Ｂに配向させる電圧が印加され、液晶分子は、第１
の方向１９Ａ又は第２の方向１９Ｂに配向する。

【００４２】次の選択期間で、その行の画素は書き込み
対象となり、その画素の液晶１９（即ち、画素容量Ｃ）
には、プリセット時に印加された電圧と逆極性で、ダイ
レクタを第２の方向１９Ｂと第３の方向１９Ｃとの間の
方向、又は、第１の方向１９Ａと第３の方向１９Ｃとの
間の方向で、表示階調に対応する方向に配向させる。

【００４３】このようにして、各選択期間で、書き換え
対象行の画素の書き換えと、次の選択期間に書き換え対
象となる行の画素のプリセットとを並行して（同一タイ
ミングで）行う。

【００４４】この駆動方法によれば、各画素の書き換え
前に、プリセット電圧ＶＰ又は−ＶＰの印加により、液
晶分子の配向状態を予め定められた状態に設定しておく
ので、続いて印加する階調電圧ＶＤ又は−ＶＤにより、
液晶１９のダイレクタが一義的に定まり、任意の表示階
調を安定して表示することができる。

【００４５】なお、ゲートライン毎にプリセット電圧及
び階調電圧の極性を反転し、さらに、同一タイミングで
印加するプリセット電圧と階調電圧の極性を同一にする
ことにより、各画素の液晶１９に印加されるプリセット
電圧と階調電圧の極性を反転することができる。さら
に、プリセット電圧と階調電圧の極性をフレーム毎に反
転することにより、各画素の液晶１９に印加する電圧の
直流成分を相殺することができ、液晶の劣化を抑えるこ
とができる。なお、第１行の画素のプリセットは、最終
行の画素の書き換えを行った後の帰線期間などに、適宜
行う。

【００４６】次に、上記構成の液晶表示装置の動作を、
図２の第ｐ行第ｑ列の画素の書き換えを行う場合を例に
して、より具体的に説明する。

【００４７】ゲートドライバ２は、制御回路５の制御に
従って、図６（Ａ）に示すように、第１フレームにおい
て、第ｐ−１行の画素を選択するタイミングＴ１〜Ｔ２
の間、ゲートラインＧＬｐ−１にゲート電圧ＶＧ（ゲー
トパルス）を供給し、第ｐ−１行の画素のＴＦＴ１４Ａ
と第ｐ行の画素のＴＦＴ１４Ｂをオンする。この間、デ
ータドライバ４は、制御回路５の制御に従って、図６
（Ｃ）、（Ｄ）に示すように、プリセットラインＰＬに
プリセット電圧＋ＶＰを、データラインＤＬｑに階調電
圧＋ＶＤを、共通電極１５にコモン電圧−ＶＣを、それ
ぞれ印加する。プリセット電圧＋ＶＰとコモン電圧−Ｖ
Ｃの差分の電圧は液晶分子を図４の第１の方向１９Ａに
配向させるのに十分大きな大きさであり、画素容量Ｃ
（ｐ，ｑ）は、図６（Ｆ）に示すように、この差分の電
圧ＶＣ＋ＶＰで充電される。これにより、第ｐ−１行の
画素の書き換えと、次のタイミングで選択される第ｐ行
の画素のプリセットとを、同一タイミングで行う。

【００４８】次に、ゲートドライバ２５は、図６（Ｂ）
に示すように、第ｐ行の画素を選択するタイミングＴ２
〜Ｔ３の間、ゲートラインＧＬｐにゲート電圧ＶＧを供
給し、第ｐ行の画素のＴＦＴ１４Ａと第ｐ＋１行の画素
のＴＦＴ１４Ｂをオンする。この間、データドライバ４
は、図６（Ｃ）、（Ｄ）、（Ｅ）に示すように、プリセ
ットラインＰＬにプリセット電圧−ＶＰを、データライ
ンＤＬｑに階調電圧−ＶＤを、共通電極１５にコモン電
圧＋ＶＣを、それぞれ印加する。階調電圧−ＶＤとコモ
ン電圧＋ＶＣの差分の電圧は、図４の第１の方向１９Ａ
に配向している液晶分子を第２の方向１９Ｂと第３の方
向１９Ｃの間の方向に配向させる大きさを有する。これ
により、プリセットした画素（ｐ，ｑ）を構成している
液晶１９のダイレクタを図４の第２の方向１９Ｂと第３
の方向１９Ｃの間で制御することにより、該画素（ｐ，
ｑ）を図５の点線部Ｌ１による印加電圧−透過率特性で
階調表示すると共に、次のタイミングで選択される第ｐ
＋１行の画素のプリセットを行う。

【００４９】以降も同様にして、選択した行の画素の書
き換えと次の選択期間に選択する行の画素のプリセット
を実質的に同時に行う。

【００５０】第２フレームでは、ゲートドライバ２は、
図６（Ａ）に示すように、第ｐ−１行の画素を選択する
タイミングＴ１１〜Ｔ１２の間、ゲートラインＧＬｐ−
１にゲート電圧ＶＧを供給し、第ｐ−１行の画素のＴＦ
Ｔ１４Ａと第ｐ行の画素のＴＦＴ１４Ｂをオンする。こ
の間、データドライバ４は、図６（Ｃ）、（Ｄ）、
（Ｅ）に示すように、プリセットラインＰＬにプリセッ
ト電圧−ＶＰを、データラインＤＬｑに階調電圧−ＶＤ
を、共通電極１５にコモン電圧＋ＶＣを、それぞれ印加
する。即ち、第１フレームにおいて供給した電圧（プリ
セット電圧＋ＶＰ、階調電圧＋ＶＤ及びコモン電圧−Ｖ
Ｃ）の極性を反転させて印加する。プリセット電圧−Ｖ
Ｐとコモン電圧＋ＶＣの差分の電圧は液晶分子を図４の
第２の方向１９Ｂに配向させるのに十分大きな大きさで
あり、画素容量Ｃ（ｐ，ｑ）は、図６（Ｆ）に示すよう
に、この差分の電圧−ＶＰ−ＶＣで充電される。これに
より、第ｐ−１行の画素の書き換えと、次の選択期間に
選択される第ｐ行の画素のプリセットとを、同一タイミ
ングで行う。

【００５１】次に、ゲートドライバ２は、図６（Ｂ）に
示すように、第ｐ行の画素を選択するタイミングＴ１２
〜Ｔ１３の間、ゲートラインＧＬｐにゲート電圧ＶＧを
供給し、第ｐ行の画素のＴＦＴ１４Ａと第ｐ＋１行の画
素のＴＦＴ１４Ｂをオンする。この間、データドライバ
４は、図６（Ｃ）、（Ｄ）、（Ｅ）に示すように、プリ
セットラインＰＬにプリセット電圧＋ＶＰを、データラ
インＤＬｑに階調電圧＋ＶＤを、共通電極１５にコモン
電圧−ＶＣを、それぞれ印加する。階調電圧＋ＶＤとコ
モン電圧−ＶＣの差分の電圧は、図４の第２の方向１９
Ｂに配向している液晶分子を第１の方向１９Ａと第３の
方向１９Ｃの間の方向に配向させる大きさを有する。こ
れにより、プリセットした画素（ｐ，ｑ）を構成してい
る液晶１９のダイレクタを図４の第１の方向１９Ａと第
３の方向１９Ｃの間で制御することにより、該画素
（ｐ，ｑ）を図５の点線部Ｌ２による印加電圧−透過率
特性で階調表示すると共に、次のタイミングで選択され
る第ｐ＋１行の画素のプリセットを行う。

【００５２】以降も同様にして、選択した行の画素の書
き換え（書き込み）と次のタイミングで選択する行の画
素のプリセットを実質的に同時に行う。

【００５３】このような液晶表示素子１の駆動方法によ
れば、書き込み対象の画素の行の液晶１９を一旦強誘電
相にして（プリセットして）から書き込みを行うため、
印加電圧に対する透過率が一義的に定まり、任意の階調
を表示することができる。さらに、選択した画素の行へ
信号データを書き込むのと同時に、次のタイミングで書
き込みを行う画素の行のプリセットを行う。このため、
各画素の選択期間内に該画素のプリセットと書き込みを
順次行う従来の駆動方法と異なり、選択期間全体を書き
込みに使用することができ、画素容量Ｃを十分充電する
ことができる。従って、フレーム周波数と画素の行数が
一定の場合に書き込み時間を長くとることができ、画素
の行数と書き込み時間が一定の場合にフレーム周波数を
高くすることができ、フレーム周波数と書き込み時間が
一定の場合に画素の行数を増大することができる。ま
た、フレーム毎及びライン毎に液晶１９に印加する電圧
の極性を反転させるため、液晶１９に直流電圧を印加す
ることを防止することができ、表示の焼き付き等を抑え
ることができる。

【００５４】なお、この発明は、上記実施の形態に限定
されず、任意に変形及び応用することが可能である。例
えば、上記実施の形態では、フレーム毎及びライン毎に
画素電極１３と共通電極１５に印加する電圧の極性を反
転して液晶表示素子１を駆動した。しかし、ドット毎に
印加する電圧の極性を反転するドット反転方式により液
晶表示素子１を駆動してもよく、ドット反転方式とライ
ン反転方式とフレーム反転方式を任意に組み合わせて液
晶表示素子１を駆動してもよい。

【００５５】ドット反転方式を用いて液晶表示素子１を
駆動する場合、例えば、画素電極１３の列毎に配置した
プリセットラインＰＬのうち、奇数列のプリセットライ
ンＰＬを一括してプリセットドライバ３に接続すると共
に、偶数列のプリセットラインＰＬを一括してプリセッ
トドライバ３に接続する。そして、同一タイミングで、
画素電極１３の奇数列に配置したプリセットラインＰＬ
にプリセット電圧＋ＶＰを印加し、偶数列に配置したプ
リセットラインＰＬにプリセット電圧−ＶＰを印加す
る。このようにしても、ドット毎に液晶１９に印加する
電圧の極性を反転させるため、液晶１９に直流電圧を印
加することを防止することができ、表示の焼き付き等を
抑えることができる。

【００５６】また、データドライバ４にプリセットドラ
イバ３の機能を付加させることにより、構成を簡素化し
てもよい。

【００５７】なお、図５は印加電圧−透過率特性の一例
であり、印加電圧−透過率特性にヒステリシスを有し、
自発分極を有する液晶表示素子ならば、任意の液晶表示
素子を用いることが可能である。

【００５８】また、プリセットラインＰＬに印加するプ
リセット電圧の立ち上がり（立ち下がり）タイミング
は、データラインＤＬに印加する階調電圧の立ち上がり
（立ち下がり）タイミングと同一のタイミングでなくて
もよく、多少ずれていてもよい。また、液晶１９が第１
又は第２の強誘電相を示すのであれば、画素の選択期間
中ずっとプリセットラインＰＬにプリセット電圧を印加
し続ける必要はない。

【００５９】

【発明の効果】以上説明したように、本発明の液晶表示
素子及びその駆動方法によれば、各画素に印加する階調
電圧に対する液晶の配向状態を一義的に定めることがで
き、任意の階調を適切に表示することができる。しか
も、各画素の選択期間全体を書き込み（充電）に使用す
ることができる。

【図面の簡単な説明】

【図１】本発明の実施の形態にかかる液晶表示素子の構
成を模式的に示す回路構成図である。

【図２】１画素の拡大平面図である。

【図３】液晶表示素子の断面構成を示す図である。

【図４】液晶のダイレクタの向きと偏光板の光学軸の方
向を説明するための図である。

【図５】図１の液晶表示素子の印加電圧−透過率の特性
を示す図である。

【図６】（Ａ）と（Ｂ）はゲートラインに印加する電圧
の波形図であり、（Ｃ）はデータラインに印加する階調
電圧の波形図である。（Ｄ）はプリセットラインに印加
する電圧の波形図であり、（Ｅ）は共通電極に印加する
電圧の波形図である。（Ｆ）は画素容量Ｃに充電される
電圧の波形図である。

【符号の説明】

１・・・液晶表示素子、２・・・ゲートドライバ、３・・・プリ
セットドライバ、４・・・データドライバ、５・・・制御回
路、１１、１２・・・基板、１３・・・画素電極、１４Ａ駆動
用の薄膜トランジスタ（ＴＦＴ）、１４Ｂ・・・プリセッ
ト用の薄膜トランジスタ（ＴＦＴ）、１５・・・共通電
極、１６，１７・・・配向膜、１８・・・シール材、１９液
晶、２０・・・スペーサ、２１，２２・・・偏光板

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/36 Ｇ０２Ｆ 1/137 ５１０

Claims (8)

【特許請求の範囲】
1. 【請求項１】対向して配置された第１と第２の基板と、 前記第１の基板の前記第２の基板と対向する内面に、行
   方向及び列方向に複数マトリクス状に配置された画素電
   極と、 前記画素電に電流路の一端が接続された第１と第２の薄
   膜トランジスタと、 前記画素電極のマトリクスの列毎に配置され、対応する
   列の画素電極に電流路の一端が接続された複数の前記第
   １の薄膜トランジスタの電流路の他端に接続された第１
   の信号ラインと、 前記画素電極のマトリクスの列毎に配置され、対応する
   列の画素電極に電流路の一端が接続された複数の前記第
   ２の薄膜トランジスタの電流路の他端に接続された第２
   の信号ラインと、 前記画素電極のマトリクスの行毎に配置され、列方向に
   隣接する２つの画素電極のうちの一方に電流路の一端が
   接続された前記第１の薄膜トランジスタのゲートに接続
   されると共に、他方の画素電極に電流路の一端が接続さ
   れた前記第２の薄膜トランジスタのゲートに接続される
   ゲートラインと、 前記第２の基板の前記第１の基板と対向する内面に、前
   記画素電極と対向させて配置された少なくとも１つの対
   向電極と、 前記第１の基板と前記第２の基板との間に封止された自
   発分極を有する液晶と、 を備える、ことを特徴とする液晶表示素子。
2. 【請求項２】前記液晶は、印加された電圧の極性に応じ
   て、液晶分子が第１の方向に配列する第１の強誘電相又
   は第２の方向に配列する第２の強誘電相を示し、前記液
   晶のダイレクタは、閾値未満の電圧が印加されると、印
   加された電圧の極性と大きさとに応じて、第１と第２の
   方向の間の方向に向き、 前記第１と第２の方向の中間の方向に光学軸を有し、前
   記第１の基板又は前記第２の基板の外側に配置された第
   １の偏光素子と、前記第１の偏光素子の光学軸と実質的
   に垂直な方向に光学軸を有し、前記第２の基板の外側又
   は前記第１の基板の外側に配置された第２の偏光素子
   と、をさらに備える、ことを特徴とする請求項１に記載
   の液晶表示素子。
3. 【請求項３】前記ゲートラインに接続され、前記ゲート
   ラインにゲートパルスを順次印加することにより前記第
   １と第２の薄膜トランジスタをオンするゲートドライバ
   と、 前記第１の信号ラインに接続され、前記第１の信号ライ
   ンとオンした前記第１の薄膜トランジスタとを介して、
   選択された行の画素電極に表示階調に対応する階調電圧
   を供給するデータドライバと、 前記第２の信号ラインに接続され、前記第２の信号ライ
   ンとオンした前記第２の薄膜トランジスタとを介して、
   次に選択される行の画素電極に、当該画素電極と前記共
   通電極の間に封止された前記液晶を第１又は第２の強誘
   電相にせしめる配向電圧を供給するプリセットドライバ
   と、 をさらに備える、ことを特徴とする請求項２に記載の液
   晶表示素子。
4. 【請求項４】前記データドライバは、前記プリセットド
   ライバにより配向電圧が印加された行の画素電極に、当
   該配向電圧の極性と異なる極性の階調電圧を印加する、 ことを特徴とする請求項３に記載の液晶表示素子。
5. 【請求項５】前記データドライバと前記プリセットドラ
   イバとは、表示画素のフレーム毎、表示画素の行毎、及
   び／又は、表示画素の列毎に、前記第１と第２の信号ラ
   インにそれぞれ印加する電圧の極性を反転する、 ことを特徴とする請求項３又は４に記載の液晶表示素
   子。
6. 【請求項６】前記画素電極の列毎に配置された複数の第
   ２の信号ラインは、共通の導電路を介して一括して前記
   プリセットドライバに接続されている、ことを特徴とす
   る請求項３乃至５のいずれか１項に記載の液晶表示素
   子。
7. 【請求項７】請求項１に記載の液晶表示素子を駆動する
   方法であって、 ゲートラインにゲートパルスを印加することにより、選
   択した行の画素電極に接続されている第１の薄膜トラン
   ジスタと、次のタイミングで選択する画素電極に接続さ
   れている第２の薄膜トランジスタをオンするステップ
   と、 前記第２の信号ラインとオンした第２の薄膜トランジス
   タを介して、次のタイミングで選択する行の画素電極と
   対向電極の間の液晶の液晶分子を所定の配列状態に配向
   させる配向ステップと、 第１の信号ラインとオンした前記第１の薄膜トランジス
   タを介して、選択した行の画素電極に表示階調に対応す
   る電圧を供給して階調表示を行う表示ステップと、 を備え、前記配向ステップと前記表示ステップを実質的
   に同時に行う、ことを特徴とする液晶表示素子の駆動方
   法。
8. 【請求項８】強誘電相を示す液晶を用い、マトリクス状
   に配置された画素を備える液晶表示素子の駆動方法であ
   って、 前記液晶表示素子の画素のマトリクスの画素の行を順次
   選択し、 選択した行の画素に表示階調に対応する階調電圧を印加
   して階調表示を行い、実質的に同一のタイミングで、次
   のタイミングで選択する行の画素に、所定の電圧を印加
   して、前記階調電圧の印加に先立って液晶分子の配列状
   態を所定の配向状態に設定する、 ことを特徴とする液晶表示素子の駆動方法。