JPH08153776A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH08153776A JPH08153776A JP29464694A JP29464694A JPH08153776A JP H08153776 A JPH08153776 A JP H08153776A JP 29464694 A JP29464694 A JP 29464694A JP 29464694 A JP29464694 A JP 29464694A JP H08153776 A JPH08153776 A JP H08153776A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- groove
- insulator
- solid solution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 この発明は、製造工程中に素子分離用の溝の
周辺で生じる応力を低減して結晶欠陥の発生を抑制し、
かつリーク電流の原因となる埋め込み絶縁膜の食われを
防止して、素子特性に悪影響を与えない絶縁物が埋め込
まれた素子分離用の溝を有する半導体装置及びその製造
方法を提供することを目的とする。 【構成】 この発明は、IV族元素の酸化物の固溶体又は
異なるIV族元素間の酸化物の固溶体からなり、不活性ガ
ス又は酸化性ガスもしくは両者の混合ガスにより熱処理
される絶縁物が埋め込まれてなる素子分離用の溝を備え
て構成される。
周辺で生じる応力を低減して結晶欠陥の発生を抑制し、
かつリーク電流の原因となる埋め込み絶縁膜の食われを
防止して、素子特性に悪影響を与えない絶縁物が埋め込
まれた素子分離用の溝を有する半導体装置及びその製造
方法を提供することを目的とする。 【構成】 この発明は、IV族元素の酸化物の固溶体又は
異なるIV族元素間の酸化物の固溶体からなり、不活性ガ
ス又は酸化性ガスもしくは両者の混合ガスにより熱処理
される絶縁物が埋め込まれてなる素子分離用の溝を備え
て構成される。
Description
【０００１】
【産業上の利用分野】この発明は、絶縁物が埋め込まれ
てなる素子分離用の溝を備えた半導体装置及びその製造
方法に関する。
てなる素子分離用の溝を備えた半導体装置及びその製造
方法に関する。
【０００２】
【従来の技術】従来、半導体集積回路の各回路素子間を
絶縁分離する手法としては、ＬＯＣＯＳ法が広く知られ
ている。この方法は、半導体基板、例えばシリコン基板
の表面にマスク層を形成して選択的に熱酸化を行い、マ
スク層の存在しない基板の表面に選択的に酸化膜を形成
するものである。しかしながら、この方法では、図５に
示すように例えばＳｉＮからなるマスク層５１の縁下部
の基板５２も酸化されて酸化膜５３が形成されるため、
バーズビーク５４が生じる。したがって、ＬＯＣＯＳ法
では素子間の分離幅を狭くすることは極めて困難とな
り、集積度の向上は望めなかった。
絶縁分離する手法としては、ＬＯＣＯＳ法が広く知られ
ている。この方法は、半導体基板、例えばシリコン基板
の表面にマスク層を形成して選択的に熱酸化を行い、マ
スク層の存在しない基板の表面に選択的に酸化膜を形成
するものである。しかしながら、この方法では、図５に
示すように例えばＳｉＮからなるマスク層５１の縁下部
の基板５２も酸化されて酸化膜５３が形成されるため、
バーズビーク５４が生じる。したがって、ＬＯＣＯＳ法
では素子間の分離幅を狭くすることは極めて困難とな
り、集積度の向上は望めなかった。
【０００３】そこで、回路素子の微細化に伴う新しい素
子分離法としては、シリコン基板に溝を形成するトレン
チ型の素子分離法が知られている。この方法は、シリコ
ン基板に素子分離用の溝を形成した後、この溝に絶縁物
を埋め込むものである。溝に埋め込まれる絶縁物として
は、例えばＣＶＤ法により堆積されるＳｉＯ2 あるいは
シリケートガラス（ＢＰＳＧ，ＰＳＧ）等が用いられ
る。
子分離法としては、シリコン基板に溝を形成するトレン
チ型の素子分離法が知られている。この方法は、シリコ
ン基板に素子分離用の溝を形成した後、この溝に絶縁物
を埋め込むものである。溝に埋め込まれる絶縁物として
は、例えばＣＶＤ法により堆積されるＳｉＯ2 あるいは
シリケートガラス（ＢＰＳＧ，ＰＳＧ）等が用いられ
る。
【０００４】埋め込み絶縁物としてＳｉＯ2 を使用した
場合は、このＳｉＯ2 とシリコン基板との熱膨張率が異
なるため、製造工程中にシリコン基板に過大な応力が加
わり、特に溝の角部に他方向から応力が加わっていた。
このため、転位等の結晶欠陥が多発して、素子特性に悪
影響を与えていた。
場合は、このＳｉＯ2 とシリコン基板との熱膨張率が異
なるため、製造工程中にシリコン基板に過大な応力が加
わり、特に溝の角部に他方向から応力が加わっていた。
このため、転位等の結晶欠陥が多発して、素子特性に悪
影響を与えていた。
【０００５】また、絶縁物を溝に埋め込んだ後に行われ
る熱処理をＨ2 等の還元性のガスの雰囲気中で行うと、
図６の符号５５で示すように溝上部の周縁部でシリコン
基板５６のＳｉが絶縁物のＳｉＯ2 ５７に食われ、これ
がリーク電流の原因となり、素子特性に悪影響を与えて
いた。
る熱処理をＨ2 等の還元性のガスの雰囲気中で行うと、
図６の符号５５で示すように溝上部の周縁部でシリコン
基板５６のＳｉが絶縁物のＳｉＯ2 ５７に食われ、これ
がリーク電流の原因となり、素子特性に悪影響を与えて
いた。
【０００６】一方、埋め込み絶縁物としてＢＰＳＧ，Ｐ
ＳＧを使用した場合には、埋め込み表面を滑らかにする
ために例えば１０００℃という高温での熱処理にともな
ってＢＰＳＧ中のＢ（ボロン）やＰ（リン）あるいはＰ
ＳＧ中のＰ（リン）が拡散され、素子特性に悪い影響を
与えていた。
ＳＧを使用した場合には、埋め込み表面を滑らかにする
ために例えば１０００℃という高温での熱処理にともな
ってＢＰＳＧ中のＢ（ボロン）やＰ（リン）あるいはＰ
ＳＧ中のＰ（リン）が拡散され、素子特性に悪い影響を
与えていた。
【０００７】
【発明が解決しようとする課題】以上説明したように、
素子分離用のトレンチ型の溝に埋め込まれる絶縁物とし
てＳｉＯ2 を使用した場合は、製造工程中にシリコン基
板に過大な応力が加わることにより基板に結晶欠陥が生
じ易くなり、素子特性に悪影響を及ぼすという不具合を
招いていた。
素子分離用のトレンチ型の溝に埋め込まれる絶縁物とし
てＳｉＯ2 を使用した場合は、製造工程中にシリコン基
板に過大な応力が加わることにより基板に結晶欠陥が生
じ易くなり、素子特性に悪影響を及ぼすという不具合を
招いていた。
【０００８】一方、素子分離用のトレンチ型の溝に埋め
込まれる絶縁物としてＢＰＳＧ，ＰＳＧを使用した場合
には、製造工程中にボロンやリンが拡散して素子特性に
悪影響を及ぼすという不具合を招いていた。
込まれる絶縁物としてＢＰＳＧ，ＰＳＧを使用した場合
には、製造工程中にボロンやリンが拡散して素子特性に
悪影響を及ぼすという不具合を招いていた。
【０００９】このように、いずれの場合であっても、従
来使用されていた埋め込み絶縁物では素子特性に悪影響
をもたらしていた。
来使用されていた埋め込み絶縁物では素子特性に悪影響
をもたらしていた。
【００１０】また、溝に埋め込まれた絶縁物をＨ2 等の
還元性のガスにより熱処理した場合には、リーク電流の
原因をもたらすという不具合を招いていた。
還元性のガスにより熱処理した場合には、リーク電流の
原因をもたらすという不具合を招いていた。
【００１１】そこで、この発明は、上記に鑑みてなされ
たものであり、その目的とするところは、製造工程中に
素子分離用の溝に生じる応力を低減して結晶欠陥の発生
を抑制し、かつリーク電流の原因となる埋め込み絶縁膜
の食われを防止して、素子特性に悪影響を与えない絶縁
物が埋め込まれた素子分離用の溝を有する半導体装置及
びその製造方法を提供することにある。
たものであり、その目的とするところは、製造工程中に
素子分離用の溝に生じる応力を低減して結晶欠陥の発生
を抑制し、かつリーク電流の原因となる埋め込み絶縁膜
の食われを防止して、素子特性に悪影響を与えない絶縁
物が埋め込まれた素子分離用の溝を有する半導体装置及
びその製造方法を提供することにある。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明は、IV族元素の酸化物の固溶体
又は異なるIV族元素間の酸化物の固溶体からなり、不活
性ガス又は酸化性ガスもしくは両者の混合ガスにより熱
処理される絶縁物が埋め込まれてなる素子分離用の溝を
有してなる。
に、請求項１記載の発明は、IV族元素の酸化物の固溶体
又は異なるIV族元素間の酸化物の固溶体からなり、不活
性ガス又は酸化性ガスもしくは両者の混合ガスにより熱
処理される絶縁物が埋め込まれてなる素子分離用の溝を
有してなる。
【００１３】請求項２記載の発明は、半導体基板に素子
分離用の溝を形成する工程と、該溝にIV族元素の酸化物
の固溶体又は異なるIV族元素間の酸化物の固溶体からな
る絶縁物を埋め込む工程と、前記溝に埋め込まれた前記
絶縁物を不活性ガス又は酸化性ガスもしくは両者の混合
ガスの雰囲気中で熱処理する工程とを有してなる。
分離用の溝を形成する工程と、該溝にIV族元素の酸化物
の固溶体又は異なるIV族元素間の酸化物の固溶体からな
る絶縁物を埋め込む工程と、前記溝に埋め込まれた前記
絶縁物を不活性ガス又は酸化性ガスもしくは両者の混合
ガスの雰囲気中で熱処理する工程とを有してなる。
【００１４】請求項３記載の発明は、請求項１又は２記
載の半導体装置又はその製造方法において、前記IV族元
素間の酸化物は、Ｓｉx Ｇｅy Ｓｎz Ｏ2 （x+y+z=1, 0
≦x<1, 0≦y ≦1, 0≦z ≦1)からなる。
載の半導体装置又はその製造方法において、前記IV族元
素間の酸化物は、Ｓｉx Ｇｅy Ｓｎz Ｏ2 （x+y+z=1, 0
≦x<1, 0≦y ≦1, 0≦z ≦1)からなる。
【００１５】
【作用】上記構成において、この発明は、IV族元素の酸
化物の固溶体又は異なるIV族元素間の酸化物の固溶体か
らなる絶縁物を素子分離用の溝に埋め込み、溝に埋め込
まれた絶縁物を不活性ガス又は酸化性ガスもしくは両者
の混合ガスの雰囲気中で熱処理するようにしている。
化物の固溶体又は異なるIV族元素間の酸化物の固溶体か
らなる絶縁物を素子分離用の溝に埋め込み、溝に埋め込
まれた絶縁物を不活性ガス又は酸化性ガスもしくは両者
の混合ガスの雰囲気中で熱処理するようにしている。
【００１６】
【実施例】以下、この発明の実施例を説明する。請求項
１記載の発明の特徴とするところは、IV族元素の酸化物
の固溶体又は異なるIV族元素間の酸化物の固溶体からな
る絶縁物が埋め込まれ、埋め込まれた絶縁物を不活性ガ
ス又は酸化性ガスもしくは両者の混合ガスにより熱処理
されてなる素子分離用の溝を半導体装置に形成したこと
にある。
１記載の発明の特徴とするところは、IV族元素の酸化物
の固溶体又は異なるIV族元素間の酸化物の固溶体からな
る絶縁物が埋め込まれ、埋め込まれた絶縁物を不活性ガ
ス又は酸化性ガスもしくは両者の混合ガスにより熱処理
されてなる素子分離用の溝を半導体装置に形成したこと
にある。
【００１７】IV族元素の酸化物はＧｅＯ2 又はＳｎＯ2
からなり、異なるIV族元素間の酸化物は、（Ｓｉ，Ｇ
ｅ）Ｏ2 又は（Ｓｉ，Ｓｎ）Ｏ2 又は（Ｓｎ，Ｇｅ）Ｏ
2 又はＳｉx Ｇｅy Ｓｎz Ｏ2 （x+y+z=1, 0≦x<1, 0≦
y ≦1, 0≦z ≦1)からなる。
からなり、異なるIV族元素間の酸化物は、（Ｓｉ，Ｇ
ｅ）Ｏ2 又は（Ｓｉ，Ｓｎ）Ｏ2 又は（Ｓｎ，Ｇｅ）Ｏ
2 又はＳｉx Ｇｅy Ｓｎz Ｏ2 （x+y+z=1, 0≦x<1, 0≦
y ≦1, 0≦z ≦1)からなる。
【００１８】また、溝に埋め込まれた絶縁物を熱処理す
る際の不活性ガスはＡｒ又はＮ2 からなり、酸化性のガ
スはＯ2 からなり、不活性ガスと酸化性ガスの混合ガス
は（Ａｒ，Ｏ2 ）又は（Ｎ2 ，Ｏ2 ）又は（Ｎ2 ，Ａ
ｒ，Ｏ2 ）からなる。
る際の不活性ガスはＡｒ又はＮ2 からなり、酸化性のガ
スはＯ2 からなり、不活性ガスと酸化性ガスの混合ガス
は（Ａｒ，Ｏ2 ）又は（Ｎ2 ，Ｏ2 ）又は（Ｎ2 ，Ａ
ｒ，Ｏ2 ）からなる。
【００１９】なお、この発明はトレンチ型の素子分離用
の溝を有する半導体装置であるならば、いかなる半導体
装置であっても適用することができる。
の溝を有する半導体装置であるならば、いかなる半導体
装置であっても適用することができる。
【００２０】図１は請求項２記載の発明の一実施例に係
わる半導体装置の製造方法の工程を示す図である。同図
に示す製造方法は、上述した請求項１記載の発明の半導
体装置において、溝に埋め込まれる絶縁物を（Ｓｉ，Ｇ
ｅ，Ｓｎ）Ｏ2 とし、不活性ガスのＮ2 を使用して熱処
理を行った一実施例の製造工程を示すものであり、同図
はＰ型のシリコン基板にＭＯＳ型のＦＥＴ（電界効果ト
ランジスタ）を形成した場合にこの発明を適用した一実
施例である。
わる半導体装置の製造方法の工程を示す図である。同図
に示す製造方法は、上述した請求項１記載の発明の半導
体装置において、溝に埋め込まれる絶縁物を（Ｓｉ，Ｇ
ｅ，Ｓｎ）Ｏ2 とし、不活性ガスのＮ2 を使用して熱処
理を行った一実施例の製造工程を示すものであり、同図
はＰ型のシリコン基板にＭＯＳ型のＦＥＴ（電界効果ト
ランジスタ）を形成した場合にこの発明を適用した一実
施例である。
【００２１】図１において、Ｐ型のシリコン基板１上に
（図１（ａ））、ＣＶＤ法によりＳｉＯ2 からなるマス
ク層２を選択的に例えば２０００Åの厚さに形成する
（図１（ｂ））。次に、ＳｉＯ2 からなるマスク層２を
マスクとしてＲＩＥ法により露出されたシリコン基板１
を選択的にエッチング除去して、素子分離幅が例えば
０．７μｍ、深さが１．０μｍの溝３を形成する。素子
分離幅は半導体装置の集積度によって異なるが、１０ｎ
ｍ〜１０μｍ程度である（図１（ｃ））。
（図１（ａ））、ＣＶＤ法によりＳｉＯ2 からなるマス
ク層２を選択的に例えば２０００Åの厚さに形成する
（図１（ｂ））。次に、ＳｉＯ2 からなるマスク層２を
マスクとしてＲＩＥ法により露出されたシリコン基板１
を選択的にエッチング除去して、素子分離幅が例えば
０．７μｍ、深さが１．０μｍの溝３を形成する。素子
分離幅は半導体装置の集積度によって異なるが、１０ｎ
ｍ〜１０μｍ程度である（図１（ｃ））。
【００２２】次に、基板１の全面に化学気相成長法によ
り溝３の埋め込み絶縁物となるIV族元素間の酸化物の固
溶体の（Ｓｉ0.5 Ｇｅ0.4 Ｓｎ0.1 ）Ｏ2 層４を１５０
００Å程度の厚さに形成する。具体的には、例えばＳｉ
Ｈ4 を流量１０ｃｃ／分、ＧｅＨ4 を流量１ｃｃ／分、
ＳｎＨ4 を流量０．５ｃｃ／分、Ｏ2 ガスを流量８０ｃ
ｃ／分で４２０℃程度の温度下で基板１の表面に供給し
て（Ｓｉ0.5 Ｇｅ0. 4 Ｓｎ0.1 ）Ｏ2 層４を形成する
（図１（ｄ））。なお、絶縁物（Ｓｉx ＧｅyＳｎz ）
Ｏ2 の組成比は、x+y+z=1, 0≦x<1, 0≦y ≦1, 0≦z ≦
1 の範囲内で任意に設定され、特に図２に示すように、
Ｓｉの組成比ｘが０．９５未満に設定され、好ましくは
０．５以下に設定するようにすればよい。
り溝３の埋め込み絶縁物となるIV族元素間の酸化物の固
溶体の（Ｓｉ0.5 Ｇｅ0.4 Ｓｎ0.1 ）Ｏ2 層４を１５０
００Å程度の厚さに形成する。具体的には、例えばＳｉ
Ｈ4 を流量１０ｃｃ／分、ＧｅＨ4 を流量１ｃｃ／分、
ＳｎＨ4 を流量０．５ｃｃ／分、Ｏ2 ガスを流量８０ｃ
ｃ／分で４２０℃程度の温度下で基板１の表面に供給し
て（Ｓｉ0.5 Ｇｅ0. 4 Ｓｎ0.1 ）Ｏ2 層４を形成する
（図１（ｄ））。なお、絶縁物（Ｓｉx ＧｅyＳｎz ）
Ｏ2 の組成比は、x+y+z=1, 0≦x<1, 0≦y ≦1, 0≦z ≦
1 の範囲内で任意に設定され、特に図２に示すように、
Ｓｉの組成比ｘが０．９５未満に設定され、好ましくは
０．５以下に設定するようにすればよい。
【００２３】次に、（Ｓｉ0.5 Ｇｅ0.4 Ｓｎ0.1 ）Ｏ2
層４の融点以上の温度、例えば１０００℃以上の高温の
Ｎ2 からなる不活性ガスの雰囲気中で６０分間の熱処理
を施し、（Ｓｉ0.5 Ｇｅ0.4 Ｓｎ0.1 ）Ｏ2 層４の表層
の凹部５を埋没させて表面を平坦化する。続いて、溝３
内に埋め込まれた（Ｓｉ0.5 Ｇｅ0.4 Ｓｎ0.1 ）Ｏ2層
４を残し基板１の活性領域において基板１の表面を露出
させて全体が一平面となるように、ＲＩＥ法により全面
をエッチバックする。この工程では、ＲＩＥ法によるエ
ッチングの他に、機械的あるいは化学的な研磨法を用い
てもよい（図１（ｅ））。
層４の融点以上の温度、例えば１０００℃以上の高温の
Ｎ2 からなる不活性ガスの雰囲気中で６０分間の熱処理
を施し、（Ｓｉ0.5 Ｇｅ0.4 Ｓｎ0.1 ）Ｏ2 層４の表層
の凹部５を埋没させて表面を平坦化する。続いて、溝３
内に埋め込まれた（Ｓｉ0.5 Ｇｅ0.4 Ｓｎ0.1 ）Ｏ2層
４を残し基板１の活性領域において基板１の表面を露出
させて全体が一平面となるように、ＲＩＥ法により全面
をエッチバックする。この工程では、ＲＩＥ法によるエ
ッチングの他に、機械的あるいは化学的な研磨法を用い
てもよい（図１（ｅ））。
【００２４】最後に、通常使用されている製造方法によ
り、ＭＯＳＦＥＴのドレイン領域６、ソース領域７，ゲ
ート電極８を形成して、（Ｓｉ0.5 Ｇｅ0.4 Ｓｎ0.1 ）
Ｏ2層４が絶縁物として埋め込まれた溝３により素子分
離された半導体装置が完成する（図１（ｆ））。
り、ＭＯＳＦＥＴのドレイン領域６、ソース領域７，ゲ
ート電極８を形成して、（Ｓｉ0.5 Ｇｅ0.4 Ｓｎ0.1 ）
Ｏ2層４が絶縁物として埋め込まれた溝３により素子分
離された半導体装置が完成する（図１（ｆ））。
【００２５】上記実施例では、溝３に埋め込まれる絶縁
物として（Ｓｉ0.5 Ｇｅ0.4 Ｓｎ0. 1 ）Ｏ2 を用いた
が、上述した他の絶縁物を使用してもよく、また、熱処
理する際に使用されるガスは、上述した他のガスを用い
てもＮ2 の不活性ガスを用いた場合と同様な効果が得ら
れ、Ｈ2 等の還元性のガスを用いて熱処理する従来の手
法に比べて溝の周縁上部におけるシリコン基板の食われ
を抑制することができ、リーク電流の原因が生じるとい
うことはなくなる。
物として（Ｓｉ0.5 Ｇｅ0.4 Ｓｎ0. 1 ）Ｏ2 を用いた
が、上述した他の絶縁物を使用してもよく、また、熱処
理する際に使用されるガスは、上述した他のガスを用い
てもＮ2 の不活性ガスを用いた場合と同様な効果が得ら
れ、Ｈ2 等の還元性のガスを用いて熱処理する従来の手
法に比べて溝の周縁上部におけるシリコン基板の食われ
を抑制することができ、リーク電流の原因が生じるとい
うことはなくなる。
【００２６】図３は上記絶縁物が埋め込まれた溝を素子
分離領域とするＬＳＩにおけるＭＯＳＦＥＴの各セルの
溝に埋め込まれた絶縁物を選択的にエッチングした後、
ＳＥＭにより観察して溝周辺の転位密度を算出し、その
代表的な結果を示す図である。
分離領域とするＬＳＩにおけるＭＯＳＦＥＴの各セルの
溝に埋め込まれた絶縁物を選択的にエッチングした後、
ＳＥＭにより観察して溝周辺の転位密度を算出し、その
代表的な結果を示す図である。
【００２７】図３（ａ）は埋め込み絶縁物として（Ｓ
ｉ，Ｇｅ）Ｏ2 を用いて、ＳｉとＧｅの組成比を従来の
Ｓｉ１００％に対して、Ｓｉ８０％，Ｇｅ２０％、Ｓｉ
７５％，Ｇｅ２５％、Ｓｉ６０％，Ｇｅ４０％、Ｓｉ５
０％，Ｇｅ５０％、Ｓｉ４０％，Ｇｅ６０％、Ｓｉ２０
％，Ｇｅ８０％、Ｇｅ１００％としたものである。同図
（ａ）に示すように、従来のＳｉＯ2 では転位密度が１
０5 （個／ｃｍ2 ）というように転位が多発していたの
に対して、埋め込み絶縁物にＧｅを２０％程度以上添加
することによって転位密度が１０（個／ｃｍ2 ）程度に
まで激減していることが確認された。このことは、溝に
埋め込まれる絶縁物として（Ｓｉ，Ｇｅ）Ｏ2 を用いる
ことにより、溝の周辺部の応力が緩和されていることを
示しており、従来に比べて結晶欠陥を低減して、素子特
性に与える影響を極力少なくすることができる。
ｉ，Ｇｅ）Ｏ2 を用いて、ＳｉとＧｅの組成比を従来の
Ｓｉ１００％に対して、Ｓｉ８０％，Ｇｅ２０％、Ｓｉ
７５％，Ｇｅ２５％、Ｓｉ６０％，Ｇｅ４０％、Ｓｉ５
０％，Ｇｅ５０％、Ｓｉ４０％，Ｇｅ６０％、Ｓｉ２０
％，Ｇｅ８０％、Ｇｅ１００％としたものである。同図
（ａ）に示すように、従来のＳｉＯ2 では転位密度が１
０5 （個／ｃｍ2 ）というように転位が多発していたの
に対して、埋め込み絶縁物にＧｅを２０％程度以上添加
することによって転位密度が１０（個／ｃｍ2 ）程度に
まで激減していることが確認された。このことは、溝に
埋め込まれる絶縁物として（Ｓｉ，Ｇｅ）Ｏ2 を用いる
ことにより、溝の周辺部の応力が緩和されていることを
示しており、従来に比べて結晶欠陥を低減して、素子特
性に与える影響を極力少なくすることができる。
【００２８】図３（ｂ）は埋め込み絶縁物として（Ｓ
ｉ，Ｓｎ）Ｏ2 を用いて、ＳｉとＳｎの組成比を従来の
Ｓｉ１００％に対して、Ｓｉ８０％，Ｓｎ２０％、Ｓｉ
６０％，Ｓｎ４０％、Ｓｉ４０％，Ｓｎ６０％、Ｓｉ２
０％，Ｓｎ８０％、Ｓｎ１００％としたものである。同
図（ｂ）に示すように、従来のＳｉＯ2 では転位密度が
１０5 （個／ｃｍ2 ）というように転位が多発していた
のに対して、埋め込み絶縁物にＳｎを２０％程度以上添
加することによってＧｅを添加した場合と同様に転位密
度が１０（個／ｃｍ2 ）程度にまで激減していることが
確認された。このことは、溝に埋め込まれる絶縁物とし
て（Ｓｉ，Ｓｎ）Ｏ2 を用いることにより、上述したと
同様に溝の周辺部の応力が緩和されていることを示して
おり、上述したと同様の効果を得ることができる。
ｉ，Ｓｎ）Ｏ2 を用いて、ＳｉとＳｎの組成比を従来の
Ｓｉ１００％に対して、Ｓｉ８０％，Ｓｎ２０％、Ｓｉ
６０％，Ｓｎ４０％、Ｓｉ４０％，Ｓｎ６０％、Ｓｉ２
０％，Ｓｎ８０％、Ｓｎ１００％としたものである。同
図（ｂ）に示すように、従来のＳｉＯ2 では転位密度が
１０5 （個／ｃｍ2 ）というように転位が多発していた
のに対して、埋め込み絶縁物にＳｎを２０％程度以上添
加することによってＧｅを添加した場合と同様に転位密
度が１０（個／ｃｍ2 ）程度にまで激減していることが
確認された。このことは、溝に埋め込まれる絶縁物とし
て（Ｓｉ，Ｓｎ）Ｏ2 を用いることにより、上述したと
同様に溝の周辺部の応力が緩和されていることを示して
おり、上述したと同様の効果を得ることができる。
【００２９】図３（ｃ）は埋め込み絶縁物として（Ｇ
ｅ，Ｓｎ）Ｏ2 を用いて、ＧｅとＳｎの組成比を、Ｇｅ
８０％，Ｓｎ２０％、Ｇｅ６０％，Ｓｎ４０％、Ｇｅ４
０％，Ｓｎ６０％、Ｇｅ２０％，Ｓｎ８０％、Ｇｅ１０
０％としたものである。この実施例では同図（ｃ）に示
すように、ＧｅとＳｎの組成比にかかわらず転位密度が
１０（個／ｃｍ2 ）程度にまで激減していることが確認
された。このことは、溝に埋め込まれる絶縁物として
（Ｇｅ，Ｓｎ）Ｏ2 を用いることにより、上述したと同
様に溝の周辺部の応力が緩和されていることを示してお
り、上述したと同様の効果を得ることができる。
ｅ，Ｓｎ）Ｏ2 を用いて、ＧｅとＳｎの組成比を、Ｇｅ
８０％，Ｓｎ２０％、Ｇｅ６０％，Ｓｎ４０％、Ｇｅ４
０％，Ｓｎ６０％、Ｇｅ２０％，Ｓｎ８０％、Ｇｅ１０
０％としたものである。この実施例では同図（ｃ）に示
すように、ＧｅとＳｎの組成比にかかわらず転位密度が
１０（個／ｃｍ2 ）程度にまで激減していることが確認
された。このことは、溝に埋め込まれる絶縁物として
（Ｇｅ，Ｓｎ）Ｏ2 を用いることにより、上述したと同
様に溝の周辺部の応力が緩和されていることを示してお
り、上述したと同様の効果を得ることができる。
【００３０】図４は埋め込み絶縁物として従来用いられ
ていたＳｉＯ2 と例えば上記の（Ｓｉ0.2 Ｇｅ0.8 ）Ｏ
2 を使用した半導体装置のシリコン基板９を、Ｘ線トポ
グラフィ（ベルク・バレット法）により観察して欠陥を
評価測定した様子を示す図である。なお、Ｘ線トポグラ
フィ（ベルク・バレット法）は、Ｘ線による欠陥評価法
の一つであり、格子面による回折現象を利用したもので
あり、回折条件を一定として局所的な回折強度の相違に
より欠陥像を観察する手法である。図４（ａ）に示すよ
うに従来の絶縁物では、欠陥コントラスト１０が明確に
観察されているのに対して、本発明に係わる絶縁物では
図４（ｂ）に示すように欠陥コントラストは検出されな
かった。これらのことから、上記実施例では、従来に比
べて結晶欠陥を大幅に低減することができる。
ていたＳｉＯ2 と例えば上記の（Ｓｉ0.2 Ｇｅ0.8 ）Ｏ
2 を使用した半導体装置のシリコン基板９を、Ｘ線トポ
グラフィ（ベルク・バレット法）により観察して欠陥を
評価測定した様子を示す図である。なお、Ｘ線トポグラ
フィ（ベルク・バレット法）は、Ｘ線による欠陥評価法
の一つであり、格子面による回折現象を利用したもので
あり、回折条件を一定として局所的な回折強度の相違に
より欠陥像を観察する手法である。図４（ａ）に示すよ
うに従来の絶縁物では、欠陥コントラスト１０が明確に
観察されているのに対して、本発明に係わる絶縁物では
図４（ｂ）に示すように欠陥コントラストは検出されな
かった。これらのことから、上記実施例では、従来に比
べて結晶欠陥を大幅に低減することができる。
【００３１】
【発明の効果】以上説明したように、この発明によれ
ば、IV族元素の酸化物の固溶体又は異なるIV族元素間の
酸化物の固溶体からなる絶縁物を素子分離用の溝に埋め
込むようにしているので、基板と溝に埋め込まれる絶縁
物の熱膨脹率の違いに起因する溝周辺部の応力を抑制す
ることが可能となり、これにより結晶欠陥を従来に比べ
て大幅に低減することができ、素子特性に悪影響が及ぼ
されるという不具合を回避することができる。
ば、IV族元素の酸化物の固溶体又は異なるIV族元素間の
酸化物の固溶体からなる絶縁物を素子分離用の溝に埋め
込むようにしているので、基板と溝に埋め込まれる絶縁
物の熱膨脹率の違いに起因する溝周辺部の応力を抑制す
ることが可能となり、これにより結晶欠陥を従来に比べ
て大幅に低減することができ、素子特性に悪影響が及ぼ
されるという不具合を回避することができる。
【００３２】また、この発明によれば、溝に埋め込まれ
た絶縁物を不活性ガス又は酸化性ガスもしくは両者の混
合ガスの雰囲気中で熱処理するようにしているので、還
元性のガスを用いて熱処理する従来の手法に比べて溝の
周縁上部における半導体基板の食われを抑制することが
でき、リーク電流の発生を抑制することができる。
た絶縁物を不活性ガス又は酸化性ガスもしくは両者の混
合ガスの雰囲気中で熱処理するようにしているので、還
元性のガスを用いて熱処理する従来の手法に比べて溝の
周縁上部における半導体基板の食われを抑制することが
でき、リーク電流の発生を抑制することができる。
【図１】請求項２又は３記載の発明の一実施例に係わる
半導体装置の製造方法の工程を示す図である。
半導体装置の製造方法の工程を示す図である。
【図２】図１に示す実施例で使用される絶縁物の三成分
系の組成を示す図である。
系の組成を示す図である。
【図３】この発明で使用されるそれぞれの絶縁物の成分
比に対する転位密度の個数を示す図である。
比に対する転位密度の個数を示す図である。
【図４】この発明と従来例におけるＸ線トポグラフィ
（ベルク・バレット法）の評価結果を示す図である。
（ベルク・バレット法）の評価結果を示す図である。
【図５】従来の素子分離法におけるバーズビークの様子
を示す図である。
を示す図である。
【図６】還元性ガスによる従来の熱処理における不具合
の様子を示す図である。
の様子を示す図である。
１，９ シリコン基板 ２ マスク層 ３ 溝 ４ （Ｓｉ0.5 Ｇｅ0.4 Ｓｎ0.1 ）Ｏ2 層 ５ 凹部 ６ ドレイン領域 ７ ソース領域 ８ ゲート電極 １０ 欠陥コントラスト
Claims (3)
- 【請求項１】 IV族元素の酸化物の固溶体又は異なるIV
族元素間の酸化物の固溶体からなり、不活性ガス又は酸
化性ガスもしくは両者の混合ガスにより熱処理される絶
縁物が埋め込まれてなる素子分離用の溝を有することを
特徴とする半導体装置。 - 【請求項２】 半導体基板に素子分離用の溝を形成する
工程と、 該溝にIV族元素の酸化物の固溶体又は異なるIV族元素間
の酸化物の固溶体からなる絶縁物を埋め込む工程と、 前記溝に埋め込まれた前記絶縁物を不活性ガス又は酸化
性ガスもしくは両者の混合ガスの雰囲気中で熱処理する
工程とを有することを特徴とする半導体装置の製造方
法。 - 【請求項３】 前記IV族元素間の酸化物は、Ｓｉx Ｇｅ
y Ｓｎz Ｏ2 （x+y+z=1, 0≦x<1, 0≦y ≦1, 0≦z ≦1)
からなることを特徴とする請求項１又は２記載の半導体
装置又はその製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29464694A JPH08153776A (ja) | 1994-11-29 | 1994-11-29 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29464694A JPH08153776A (ja) | 1994-11-29 | 1994-11-29 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08153776A true JPH08153776A (ja) | 1996-06-11 |
Family
ID=17810464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29464694A Pending JPH08153776A (ja) | 1994-11-29 | 1994-11-29 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08153776A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001061747A3 (en) * | 2000-02-15 | 2002-01-24 | Koninkl Philips Electronics Nv | Method for eliminating stress induced dislocation in cmos devices |
-
1994
- 1994-11-29 JP JP29464694A patent/JPH08153776A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001061747A3 (en) * | 2000-02-15 | 2002-01-24 | Koninkl Philips Electronics Nv | Method for eliminating stress induced dislocation in cmos devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0428283B1 (en) | Method for local oxidation of silicon | |
| US7902628B2 (en) | Semiconductor device with trench isolation structure | |
| JPH02304947A (ja) | 半導体デバイスの製造方法 | |
| JP2000164824A (ja) | 半導体装置およびその製造方法 | |
| US20010021567A1 (en) | Method of forming device isolation structure | |
| KR100243302B1 (ko) | 반도체장치의 트렌치 소자분리 방법 | |
| GB1566072A (en) | Semiconductor device | |
| JP4145359B2 (ja) | 半導体装置の製造方法 | |
| JPH0964319A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JPH08153776A (ja) | 半導体装置及びその製造方法 | |
| KR100275732B1 (ko) | 어닐링을 이용한 트랜치형 소자분리막 형성방법 | |
| JPH05304205A (ja) | 半導体装置及びその製造方法 | |
| JP3575408B2 (ja) | トレンチ素子分離領域を有する半導体装置の製造方法 | |
| JP2000100926A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP3021850B2 (ja) | 半導体装置の製造方法 | |
| JP3189387B2 (ja) | 半導体装置の製造方法 | |
| KR100297171B1 (ko) | 반도체소자의소자분리방법 | |
| JPH06283421A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JPH07176742A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP4397522B2 (ja) | コーナー効果の低減方法 | |
| JP2000012674A (ja) | 半導体装置の製造方法および素子分離方法 | |
| JPS6263475A (ja) | 半導体装置 | |
| JPH07142564A (ja) | 半導体装置の製造方法 | |
| JPS61276343A (ja) | 半導体装置の製造方法 | |
| JP3550621B2 (ja) | Ｓｉｍｏｘ法によるｓｏｉ基板の製造方法 |