JPH08153751A - Electronic device assembly, and manufacture thereof - Google Patents

Electronic device assembly, and manufacture thereof

Info

Publication number
JPH08153751A
JPH08153751A JP7223480A JP22348095A JPH08153751A JP H08153751 A JPH08153751 A JP H08153751A JP 7223480 A JP7223480 A JP 7223480A JP 22348095 A JP22348095 A JP 22348095A JP H08153751 A JPH08153751 A JP H08153751A
Authority
JP
Japan
Prior art keywords
substrate
pad
connection structure
solder
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7223480A
Other languages
Japanese (ja)
Other versions
JP2705658B2 (en
Inventor
Hiroyoshi Tamura
浩悦 田村
Shinichi Hasegawa
真一 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7223480A priority Critical patent/JP2705658B2/en
Publication of JPH08153751A publication Critical patent/JPH08153751A/en
Application granted granted Critical
Publication of JP2705658B2 publication Critical patent/JP2705658B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

PURPOSE: To improve reliability between a first and second substrates by forming between both substrates a member for connecting a connection structure of the first substrate to first pads of the second substrate and resin to secure the first substrate to the second one. CONSTITUTION: A chip carrier 13 is positioned so as to place connection structures 4 and 45 on a solder 9 and solder paste 12. A thermosetting resin 10 is formed on the top face of a substrate 7, except the solder 9 and solder paste 12. By heating to reflow the solder 9, it penetrates into through-holes until appearing on the top face of a flexible substrate 2. This serves for identifying any abnormal connection of the solder 9. And part of the carrier 13 drops to result in contact of the lower face of the substrate 2 with the thermosetting resin 10. The paste 12 also melts to connect pads 81 to the connection structure 45 and the resin 10 hardens to secure the carrier 13 to the substrate 7.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、電子デバイス組立体に
関し、特に第1の基板と、この第1の基板上に実装され
た第2の基板と、この第2の基板上に実装された電子デ
バイスを含む電子デバイス組立体に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic device assembly, and more particularly to a first substrate, a second substrate mounted on the first substrate, and a second substrate mounted on the second substrate. The present invention relates to an electronic device assembly including an electronic device.

【0002】[0002]

【従来の技術】従来の電子デバイス組立体の一例は、米
国特許公報5,203,075号に掲載されている。
2. Description of the Related Art One example of a conventional electronic device assembly is disclosed in US Pat. No. 5,203,075.

【0003】同公報図10を参照すると、半導体デバイ
ス43は、柔軟性基板31上に実装されている。柔軟性
基板31は、ハンダにより、基板13に接続されてい
る。
Referring to FIG. 10 of the publication, a semiconductor device 43 is mounted on a flexible substrate 31. The flexible board 31 is connected to the board 13 by soldering.

【0004】同公報図6および図9を参照すると、柔軟
性基板31と基板13とは、ハンダ付け部材32および
ハンダペースト27により接続されている。ハンダ付け
部材32の一部は、柔軟性基板31に設けられたスルー
ホール内に侵入している。
Referring to FIGS. 6 and 9, the flexible substrate 31 and the substrate 13 are connected by a soldering member 32 and a solder paste 27. A part of the soldering member 32 penetrates into the through hole provided in the flexible substrate 31.

【0005】[0005]

【発明が解決しようとする課題】上述の構造では、以下
のような問題があった。
The above structure has the following problems.

【0006】第1に、柔軟性基板31と基板13とがハ
ンダのみにより接続されているため、ハンダバンプの信
頼性が低い。具体的には、ハンダバンプの剥離、ハンダ
バンプの破壊、および、隣接するハンダバンプ間のショ
ート(マイグレーション)が生じやすい。
First, since the flexible substrate 31 and the substrate 13 are connected only by solder, the reliability of solder bumps is low. Specifically, peeling of solder bumps, destruction of solder bumps, and short circuit (migration) between adjacent solder bumps are likely to occur.

【0007】この問題は、ヒートシンクなどの重い部材
が半導体デバイス43上に設けられた場合に深刻であ
る。また、ハンダバンプの破壊は、運転時の加熱と、休
止時の冷却の繰り返しによっても生じる。さらに、雰囲
気中の湿気によっても、ハンダバンプの信頼性が低下す
る。
This problem is serious when a heavy member such as a heat sink is provided on the semiconductor device 43. Further, the destruction of the solder bump also occurs due to repeated heating during operation and cooling during rest. Furthermore, the humidity of the atmosphere also reduces the reliability of the solder bumps.

【0008】第2に、柔軟性基板31の平坦性が低いた
め、柔軟性基板31と基板13の間に所定の隙間を設け
るのが困難である。この隙間の誤差が大きくなると、ハ
ンダ接続部の信頼性が大幅に低下する。
Secondly, since the flexible substrate 31 has low flatness, it is difficult to provide a predetermined gap between the flexible substrate 31 and the substrate 13. If the error of this gap becomes large, the reliability of the solder connection portion is significantly reduced.

【0009】このため、本発明の第1の目的は、第1の
基板と第2の基板の間の接続部分の信頼性を向上するこ
とにある。より具体的には、機械的ストレス、加熱・冷
却の繰り返し、または、雰囲気中の湿気などによる接続
部分の劣化を防止することにある。
Therefore, a first object of the present invention is to improve the reliability of the connecting portion between the first substrate and the second substrate. More specifically, it is to prevent deterioration of the connection portion due to mechanical stress, repeated heating / cooling, or moisture in the atmosphere.

【0010】本発明の第2の目的は、第1の基板と第2
の基板を接続する部分の接続不良を減少することにあ
る。より具体的には、第1の基板と第2の基板の間の隙
間を正確に調節することにある。
A second object of the present invention is to provide a first substrate and a second substrate.
The purpose is to reduce the connection failure of the part connecting the substrates. More specifically, it is to accurately adjust the gap between the first substrate and the second substrate.

【0011】[0011]

【課題を解決するための手段】以上の問題に鑑み、本発
明の電子デバイス組立体は、第1および第2の面を有し
この第2の面に接続構造が設けられた第1の基板と、第
1および第2の面を有しこの第1の面に第1のパッドが
設けられこの第1のパッドが前記第1の基板の前記接続
構造と対向する第2の基板と、前記第1および第2の基
板の間に設けられ前記第1の基板の前記接続構造と前記
第2の基板の第1のパッドとを接続する接続部材と、前
記第1の基板と前記第2の基板の間に設けられ前記第1
の基板を前記第2の基板に固定する樹脂とを含む。
In view of the above problems, the electronic device assembly of the present invention has a first substrate having first and second surfaces and a connection structure provided on the second surface. A second substrate having first and second surfaces, the first pad being provided on the first surface, and the first pad facing the connection structure of the first substrate; A connection member provided between the first and second substrates for connecting the connection structure of the first substrate and the first pad of the second substrate, the first substrate and the second substrate. The first is provided between the substrates.
And a resin for fixing the substrate to the second substrate.

【0012】前記接続部材として、ハンダ、上下面に突
出する導体を含むフィルム、または、異方性導電シート
などを使用できる。
As the connecting member, solder, a film containing conductors protruding on the upper and lower surfaces, or an anisotropic conductive sheet can be used.

【0013】前記接続部材としてハンダが用いられた場
合は、前記接続構造にスルーホールが設けられてもよ
い。スルーホールが設けられた場合、前記ハンダの一部
がスルーホールに侵入し、第1の基板の上面に出現する
かもしれない。
When solder is used as the connecting member, a through hole may be provided in the connecting structure. When a through hole is provided, part of the solder may penetrate the through hole and appear on the upper surface of the first substrate.

【0014】前記第1の基板として、柔軟性基板を用い
てもよい。
A flexible substrate may be used as the first substrate.

【0015】前記熱硬化性樹脂として、シート状のもの
を用いても良い。
A sheet-like material may be used as the thermosetting resin.

【0016】また、前記接続部材としてハンダが用いら
れたとき、本発明の電子デバイス組立体の製造方法は、
前記第2の基板の前記第1のパッド上にハンダを設ける
第1のステップと、前記ハンダ上に前記接続部材が位置
するように前記第1の基板を位置づける第2のステップ
と、前記第1の基板と前記第2の基板の間に熱硬化性樹
脂を注入する第3のステップと、前記ハンダおよび前記
熱硬化性樹脂を同時に加熱することにより前記第1のパ
ッドと前記接続構造とを前記ハンダにより接続するとと
もに前記熱硬化性樹脂を硬化させて前記第1の基板を前
記第2の基板上に固定する第4のステップとを含む。
When solder is used as the connecting member, the method of manufacturing an electronic device assembly according to the present invention is
A first step of providing solder on the first pad of the second substrate; a second step of positioning the first substrate so that the connecting member is located on the solder; The third step of injecting a thermosetting resin between the first substrate and the second substrate; and the first pad and the connection structure by simultaneously heating the solder and the thermosetting resin. A fourth step of connecting with solder and curing the thermosetting resin to fix the first substrate on the second substrate.

【0017】前記熱硬化性樹脂がシート状の場合、本発
明の電子デバイス組立体の製造方法は、前記第2の基板
の前記第1のパッド上にハンダを設ける第1のステップ
と、前記第2の基板の上に熱硬化性樹脂を位置づける第
2のステップと、前記ハンダ上に前記接続部材が位置す
るように前記第1の基板を位置づける第3のステップ
と、前記ハンダおよび前記熱硬化性樹脂を同時に加熱す
ることにより、前記第1のパッドと前記接続構造とを前
記ハンダにより接続するとともに前記熱硬化性樹脂を硬
化させて前記第1の基板を前記第2の基板上に固定する
第4のステップとを含む。
When the thermosetting resin is in the form of a sheet, the method of manufacturing an electronic device assembly according to the present invention comprises the first step of providing solder on the first pad of the second substrate, and the first step. A second step of positioning a thermosetting resin on the second board; a third step of positioning the first board so that the connecting member is located on the solder; and the solder and the thermosetting resin. By heating the resin at the same time, the first pad and the connection structure are connected by the solder and the thermosetting resin is cured to fix the first substrate on the second substrate. 4 steps.

【0018】前記接続部材として導体を有するシートが
用いられた場合、本発明の電子デバイス組立体の製造方
法は、前記第2の基板の前記第1のパッド上に前記導体
が位置するように前記フィルムを位置づける第1のステ
ップと、前記導体上に前記接続構造が位置するように前
記第1の基板を位置づける第2のステップと、前記第1
のパッドと前記導体とを接続するとともに前記導体と前
記接続構造とを接続する第3のステップと、前記第1の
基板と前記フィルムの間の隙間と前記フィルムと前記第
2の基板の間の隙間に樹脂を充填する第4のステップ
と、前記樹脂を硬化させて前記第1の基板を前記第2の
基板に固定する第5のステップとを含む。
When a sheet having a conductor is used as the connecting member, the method of manufacturing an electronic device assembly according to the present invention is characterized in that the conductor is placed on the first pad of the second substrate. A first step of positioning a film; a second step of positioning the first substrate so that the connection structure is positioned on the conductor;
Connecting the pad and the conductor and connecting the conductor and the connection structure, a gap between the first substrate and the film, and a gap between the film and the second substrate. The method includes a fourth step of filling the gap with resin, and a fifth step of hardening the resin to fix the first substrate to the second substrate.

【0019】前記接続部材として異方性導電シートが用
いられた場合、本発明の電子デバイス組立体の製造方法
は、前記第2の基板の前記第1の面の上に異方性導電シ
ートを載置する第1のステップと、前記第1および第2
のパッドが電気的に接続されるように前記異方性導電シ
ートの上に前記第1の基板を位置づける第2のステップ
と、前記第1の基板と前記異方性導電シートの間の隙間
と前記異方性導電シートと前記第2の基板の間の隙間に
樹脂を充填する第4のステップと、前記樹脂を硬化させ
て前記第1の基板を前記第2の基板に固定する第5のス
テップとを含む。
When an anisotropic conductive sheet is used as the connecting member, the method of manufacturing an electronic device assembly according to the present invention provides an anisotropic conductive sheet on the first surface of the second substrate. The first step of placing and the first and second steps
A second step of positioning the first substrate on the anisotropic conductive sheet so that the pads of the first substrate are electrically connected, and a gap between the first substrate and the anisotropic conductive sheet. A fourth step of filling a resin in a gap between the anisotropic conductive sheet and the second substrate, and a fifth step of curing the resin to fix the first substrate to the second substrate. And steps.

【0020】[0020]

【実施例】次に、本発明の第1の実施例について、図面
を参照して説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, a first embodiment of the present invention will be described with reference to the drawings.

【0021】図1を参照すると、本発明の第1の実施例
の電子デバイス組立体は、基板7と、基板7上に実装さ
れたチップキャリア13とを含む。
Referring to FIG. 1, the electronic device assembly according to the first embodiment of the present invention includes a substrate 7 and a chip carrier 13 mounted on the substrate 7.

【0022】この実施例では、基板7としてガラスエポ
キシ基板が使用されている。基板7の材料には特に制限
はない。例えば、セラミック基板を使用することもでき
る。基板7の上面には、銅などによりパッド8および8
1が形成されている。
In this embodiment, a glass epoxy substrate is used as the substrate 7. The material of the substrate 7 is not particularly limited. For example, a ceramic substrate can be used. On the upper surface of the substrate 7, the pads 8 and 8 are made of copper or the like.
1 is formed.

【0023】チップキャリア13は、柔軟性基板2と、
柔軟性基板2上に実装されたLSIチップ1と、柔軟性
基板2の下面を封止する樹脂6とを含む。
The chip carrier 13 includes the flexible substrate 2 and
It includes an LSI chip 1 mounted on the flexible substrate 2 and a resin 6 for sealing the lower surface of the flexible substrate 2.

【0024】本実施例では、LSIチップ1は、一辺1
7.5mmの正方形を呈する。LSIチップ1の周辺部
には、80μmピッチで、約800の入出力端子が形成
されている。柔軟性基板2上に実装される電子デバイス
には特に制限はなく、LSIチップ1以外のデバイスが
実装されて構わない。
In this embodiment, the LSI chip 1 has one side 1.
It presents a 7.5 mm square. In the peripheral portion of the LSI chip 1, about 800 input / output terminals are formed with a pitch of 80 μm. There is no particular limitation on the electronic device mounted on the flexible substrate 2, and devices other than the LSI chip 1 may be mounted.

【0025】柔軟性基板2は、有機絶縁フィルムであ
る。柔軟性基板2は、耐熱性に優れ、熱膨張率が小さ
く、後述する配線パターン3が容易に装着できる材料か
ら形成されるのが好ましい。具体的には、ポリイミド、
フッ素系材料、および、エポキシ系材料などを挙げるこ
とが出来る。本実施例では、柔軟性基板2の厚さは約5
0μmである。
The flexible substrate 2 is an organic insulating film. The flexible substrate 2 is preferably formed of a material having excellent heat resistance, a small coefficient of thermal expansion, and a wiring pattern 3 described later that can be easily mounted. Specifically, polyimide,
Fluorine-based materials and epoxy-based materials can be used. In this embodiment, the flexible substrate 2 has a thickness of about 5
0 μm.

【0026】柔軟性基板2は、中央部にデバイスホール
を有する。柔軟性基板2の上面には、内部リード5が設
けられ、デバイスホール内に突出している。内部リード
5の一端は、LSIチップ1の入出力端子に接続され
る。内部リード5は、樹脂6により封止される。
The flexible substrate 2 has a device hole in the center. Internal leads 5 are provided on the upper surface of the flexible substrate 2 and project into the device holes. One end of the internal lead 5 is connected to the input / output terminal of the LSI chip 1. The inner lead 5 is sealed with resin 6.

【0027】図1および図2 (a)を参照すると、柔軟
性基板2は、接続構造4を有する。接続構造4は、スル
ーホール44、導体パターン41、42、および、43
を含む。導体パターン41は、柔軟性基板2の下面のス
ルーホール44の周囲に設けられる。導体パターン42
は、スルーホール44の内側面に設けられる。導体パタ
ーン43は、柔軟性基板2の上面のスルーホール44の
周囲に設けられる。導体パターン41、42、および、
43は、金メッキされた銅により形成される。
Referring to FIGS. 1 and 2A, the flexible substrate 2 has a connection structure 4. The connection structure 4 includes a through hole 44, conductor patterns 41, 42, and 43.
including. The conductor pattern 41 is provided around the through hole 44 on the lower surface of the flexible substrate 2. Conductor pattern 42
Are provided on the inner surface of the through hole 44. The conductor pattern 43 is provided around the through hole 44 on the upper surface of the flexible substrate 2. Conductor patterns 41, 42, and
43 is formed of copper plated with gold.

【0028】各接続構造4は、柔軟性基板2上面に設け
られた配線パターン3により、対応する内部リード5に
接続される。配線パターン3は金メッキされた銅により
形成される。配線パターン3の厚さは、約10〜25μ
mである。
Each connection structure 4 is connected to the corresponding internal lead 5 by the wiring pattern 3 provided on the upper surface of the flexible substrate 2. The wiring pattern 3 is formed of copper plated with gold. The thickness of the wiring pattern 3 is about 10 to 25 μm.
m.

【0029】図1および図2 (b)を参照すると、柔軟
性基板2は、デバイスホールの周囲に接続構造45を有
する。接続構造45は、柔軟性基板2上面に設けられた
導体パターン48と、柔軟性基板2下面に設けられた導
体パターン(グランドプレーン)46と、導体パターン
46および48を接続するヴィア47とを含む。接続構
造45は、配線パターン3により、対応する内部リード
5に接続される。接続構造45を介して、LSIチップ
1に電源を供給すると、LSIチップ1の動作に影響を
与えるノイズを抑制することが出来る。また、接続構造
45は、インピーダンスの整合、および、クロストーク
の抑制にも効果がある。
Referring to FIGS. 1 and 2B, the flexible substrate 2 has a connection structure 45 around the device hole. The connection structure 45 includes a conductor pattern 48 provided on the upper surface of the flexible substrate 2, a conductor pattern (ground plane) 46 provided on the lower surface of the flexible substrate 2, and a via 47 connecting the conductor patterns 46 and 48. . The connection structure 45 is connected to the corresponding internal lead 5 by the wiring pattern 3. When power is supplied to the LSI chip 1 via the connection structure 45, noise that affects the operation of the LSI chip 1 can be suppressed. The connection structure 45 is also effective in matching impedance and suppressing crosstalk.

【0030】再び図1を参照すると、ハンダペースト1
2により、接続構造45と対応するパッド81とが接続
される。ハンダ9により、接続構造4と対応するパッド
8とが接続される。ハンダ9の一部は、スルーホール4
4内に侵入し、柔軟性基板2の上面に出現している。
Referring again to FIG. 1, the solder paste 1
2, the connection structure 45 and the corresponding pad 81 are connected. The solder 9 connects the connection structure 4 to the corresponding pad 8. Part of solder 9 is through hole 4
4 and then appears on the upper surface of the flexible substrate 2.

【0031】柔軟性基板2と基板7の間には、熱硬化性
樹脂10が充填される。熱硬化性樹脂10により、柔軟
性基板2が基板7に固定される。また、熱硬化性樹脂1
0はハンダ9およびハンダペースト12を封止する。こ
れにより、柔軟性基板2と基板7が一体化する。熱硬化
性樹脂10の熱膨張率は、柔軟性基板2の熱膨張率と、
基板7の熱膨張率の間にあることか、または近いことが
好ましい。また、熱硬化性樹脂10の硬化温度は130
℃〜230℃、ハンダ9およびハンダペースト12の溶
解温度は180℃〜240℃であることが好ましい。具
体的には、熱硬化性樹脂10の材料としてエポキシ系フ
ッ素樹脂を挙げることが出来る。
A thermosetting resin 10 is filled between the flexible substrate 2 and the substrate 7. The flexible substrate 2 is fixed to the substrate 7 by the thermosetting resin 10. In addition, thermosetting resin 1
0 seals the solder 9 and the solder paste 12. Thereby, the flexible substrate 2 and the substrate 7 are integrated. The coefficient of thermal expansion of the thermosetting resin 10 is the same as that of the flexible substrate 2,
It is preferably between or close to the coefficient of thermal expansion of the substrate 7. Further, the curing temperature of the thermosetting resin 10 is 130.
The melting temperature of the solder 9 and the solder paste 12 is preferably 180 to 240 ° C. Specifically, as the material of the thermosetting resin 10, an epoxy fluororesin can be mentioned.

【0032】次に、第1の実施例の製造方法について説
明する。
Next, the manufacturing method of the first embodiment will be described.

【0033】図3 (A)を参照すると、第1のステップ
において、パッド8および81の上に、ハンダ9および
ハンダペースト12が載置される。ハンダ9を載置する
前に、パッド8上に予めハンダペースト12を塗布して
おいても良い。
Referring to FIG. 3A, in the first step, the solder 9 and the solder paste 12 are placed on the pads 8 and 81. Before mounting the solder 9, the solder paste 12 may be applied to the pad 8 in advance.

【0034】図3 (B)を参照すると、第2のステップ
において、ハンダ9およびハンダペースト12の上に接
続構造4および接続構造45が位置するように、チップ
キャリア13が位置づけられる。予め、テープ・オート
メイティッド・ボンディングにより、LSIチップ1が
柔軟性基板2に実装されている。
Referring to FIG. 3B, in the second step, the chip carrier 13 is positioned so that the connection structure 4 and the connection structure 45 are located on the solder 9 and the solder paste 12. In advance, the LSI chip 1 is mounted on the flexible substrate 2 by tape automated bonding.

【0035】図3 (C)を参照すると、第3のステップ
において、ハンダペースト12およびハンダ9を除く基
板7の上面に、熱硬化性樹脂10が設けられる。熱硬化
性樹脂10は、柔軟性基板2と基板7の間の隙間から注
入される。また、柔軟性基板2に注入穴を設け、この注
入穴から熱硬化性樹脂10を注入しても良い。
Referring to FIG. 3C, in the third step, the thermosetting resin 10 is provided on the upper surface of the substrate 7 excluding the solder paste 12 and the solder 9. The thermosetting resin 10 is injected through the gap between the flexible substrate 2 and the substrate 7. Alternatively, the flexible substrate 2 may be provided with an injection hole, and the thermosetting resin 10 may be injected through the injection hole.

【0036】図3 (D)を参照すると、第4のステップ
において、リフロー加熱が行われる。
Referring to FIG. 3D, reflow heating is performed in the fourth step.

【0037】この加熱により、ハンダ9は溶解する。溶
解したハンダ9の一部は、スルーホール44に侵入し、
柔軟性基板2の上面に出現する。柔軟性基板2の上面に
ハンダ9が出現したことを確認することにより、ハンダ
9の接続異常を識別できる。ハンダ9の一部がスルーホ
ール44に侵入したことにより、チップキャリア13の
一部が下降し、柔軟性基板2の下面が熱硬化性樹脂10
と接触する。また、ハンダペースト12も溶解し、パッ
ド81と接続構造45とを接続する。
By this heating, the solder 9 is melted. Part of the melted solder 9 enters the through hole 44,
Appears on the upper surface of the flexible substrate 2. By confirming that the solder 9 has appeared on the upper surface of the flexible substrate 2, the connection abnormality of the solder 9 can be identified. Since a part of the solder 9 has entered the through hole 44, a part of the chip carrier 13 descends, and the lower surface of the flexible substrate 2 has a thermosetting resin 10.
Contact with. Further, the solder paste 12 is also melted to connect the pad 81 and the connection structure 45.

【0038】また、この加熱により、熱硬化性樹脂10
が硬化する。熱硬化性樹脂10が硬化することにより、
チップキャリア13が基板7に固定され、両者は一体化
する。
By this heating, the thermosetting resin 10
Hardens. By hardening the thermosetting resin 10,
The chip carrier 13 is fixed to the substrate 7, and both are integrated.

【0039】以上のように、本実施例では、熱硬化性樹
脂10により、チップキャリア13が基板7に固定され
るので、機械的ストレスまたは加熱・冷却の繰り返しに
よるハンダ9の信頼性低下を防止できる。
As described above, in this embodiment, since the chip carrier 13 is fixed to the substrate 7 by the thermosetting resin 10, deterioration of reliability of the solder 9 due to mechanical stress or repeated heating / cooling is prevented. it can.

【0040】また、本実施例では、ハンダ9が熱硬化性
樹脂10により封止されるので、雰囲気中の湿気による
ハンダ9の信頼性低下を防止できる。
Further, in this embodiment, since the solder 9 is sealed with the thermosetting resin 10, it is possible to prevent the reliability of the solder 9 from being lowered due to the humidity in the atmosphere.

【0041】さらに、1回の加熱により、ハンダ9の溶
解と熱硬化性樹脂10の硬化とが同時に行われるので、
製造工程が簡略化される。
Furthermore, since the solder 9 and the thermosetting resin 10 are simultaneously cured by heating once,
The manufacturing process is simplified.

【0042】次に、本発明の第2の実施例について、図
面を参照して説明する。
Next, a second embodiment of the present invention will be described with reference to the drawings.

【0043】第2の実施例の特徴は、熱硬化性樹脂シー
ト11により、柔軟性基板2が基板7に固定されること
にあり、他の構造および機能は第1の実施例のものと同
じである。
The feature of the second embodiment is that the flexible substrate 2 is fixed to the substrate 7 by the thermosetting resin sheet 11, and the other structures and functions are the same as those of the first embodiment. Is.

【0044】図4を参照すると、第2の実施例では、熱
硬化性樹脂シート11により、柔軟性基板2が基板7に
固定されている。熱硬化性樹脂シート11のうち、デバ
イスホール、パッド8および81に対応する部分には、
穴が設けられている。この穴を通して、ハンダ9が、パ
ッド8および接続構造4を接続する。
Referring to FIG. 4, in the second embodiment, the flexible substrate 2 is fixed to the substrate 7 by the thermosetting resin sheet 11. In the portion of the thermosetting resin sheet 11 corresponding to the device holes, the pads 8 and 81,
There are holes. Solder 9 connects pad 8 and connecting structure 4 through this hole.

【0045】熱硬化性樹脂シート11の厚さは、柔軟性
基板2と基板7の間の望ましい間隔を考慮して決定され
る。熱硬化性樹脂シート11の厚さを調節することによ
り、柔軟性基板2と基板7の間の隙間を調節することが
出来る。
The thickness of the thermosetting resin sheet 11 is determined in consideration of the desired distance between the flexible substrate 2 and the substrate 7. By adjusting the thickness of the thermosetting resin sheet 11, the gap between the flexible substrate 2 and the substrate 7 can be adjusted.

【0046】次に、第2の実施例の製造方法について説
明する。
Next, the manufacturing method of the second embodiment will be described.

【0047】図5 (A)を参照すると、第1のステップ
において、パッド8および81の上に、ハンダ9および
ハンダペースト12が載置される。
Referring to FIG. 5A, in the first step, the solder 9 and the solder paste 12 are placed on the pads 8 and 81.

【0048】図5 (B)を参照すると、第2のステップ
において、基板7の上面に熱硬化性樹脂シート11が載
置される。熱硬化性樹脂シート11に設けられた穴のた
めに、ハンダ9およびハンダペースト12は、熱硬化性
樹脂シート11に被覆されない。
Referring to FIG. 5B, in the second step, the thermosetting resin sheet 11 is placed on the upper surface of the substrate 7. Due to the holes formed in the thermosetting resin sheet 11, the solder 9 and the solder paste 12 are not covered by the thermosetting resin sheet 11.

【0049】図5 (C)を参照すると、第3のステップ
において、ハンダ9およびハンダペースト12の上に接
続構造4および接続構造45が位置するように、チップ
キャリア13が位置づけられる。
Referring to FIG. 5C, in the third step, the chip carrier 13 is positioned so that the connection structure 4 and the connection structure 45 are located on the solder 9 and the solder paste 12.

【0050】図5 (D)を参照すると、第4のステップ
において、リフロー加熱が行われる。
Referring to FIG. 5D, reflow heating is performed in the fourth step.

【0051】第1の実施例の製造方法と同様に、ハンダ
9が溶解し、パッド8と接続構造4とを接続する。ま
た、ハンダペースト12が溶解し、パッド81と接続構
造45とを接続する。チップキャリア13の位置が下降
し、柔軟性基板2の下面が熱硬化性樹脂シート11に接
触する。
Similar to the manufacturing method of the first embodiment, the solder 9 is melted and the pad 8 and the connection structure 4 are connected. Further, the solder paste 12 is melted to connect the pad 81 and the connection structure 45. The position of the chip carrier 13 is lowered, and the lower surface of the flexible substrate 2 contacts the thermosetting resin sheet 11.

【0052】同時に、この加熱により、熱硬化性樹脂シ
ート11が硬化する。熱硬化性樹脂シート11の硬化に
より、チップキャリア13が基板7に固定され、両者は
一体化する。
At the same time, this heating cures the thermosetting resin sheet 11. By hardening the thermosetting resin sheet 11, the chip carrier 13 is fixed to the substrate 7, and the two are integrated.

【0053】第2の実施例は、第1の実施例の効果に加
え、熱硬化性樹脂シート11の厚さにより、柔軟性基板
2と基板7の間の隙間を正確に調節できるという効果を
有する。
In addition to the effects of the first embodiment, the second embodiment has the effect that the gap between the flexible substrate 2 and the substrate 7 can be accurately adjusted by the thickness of the thermosetting resin sheet 11. Have.

【0054】次に、本発明の第3の実施例について、図
面を参照して説明する。
Next, a third embodiment of the present invention will be described with reference to the drawings.

【0055】第3の実施例の特徴は、柔軟性基板2と基
板7とが接続部材を介して接続されることにあり、他の
構造および特徴は第1の実施例のものと同じである。
The characteristic of the third embodiment is that the flexible substrate 2 and the substrate 7 are connected via a connecting member, and other structures and features are the same as those of the first embodiment. .

【0056】図6を参照すると、柔軟性基板2と基板7
の間には、接続部材93が挿入されている。接続部材9
3は、フィルム90と、フィルム90内に設けられた導
体91とを含む。
Referring to FIG. 6, the flexible substrate 2 and the substrate 7
The connection member 93 is inserted between them. Connection member 9
3 includes a film 90 and a conductor 91 provided in the film 90.

【0057】本実施例では、フィルム90は、エポキ
シ、ポリイミド系材料から形成される。このほかにも、
フィルム90に代えて、セラミックシートを用いること
もでき。本実施例の場合、フィルム90の厚さは約0.
1〜0.5mmである。
In this embodiment, the film 90 is made of epoxy or polyimide material. In addition,
A ceramic sheet can be used instead of the film 90. In the case of this embodiment, the thickness of the film 90 is about 0.
It is 1 to 0.5 mm.

【0058】導体91は、金または銅などの金属で形成
され、表面にはハンダ層が形成されている。導体91の
上部および下部は、フィルム90の上面および下面か
ら、それぞれ突出している。パッド8および接続構造4
は、導体91を介して接続される。パッド81および接
続構造45も、導体91を介して接続される。導体91
の上部は、スルーホール44に挿入されている。導体9
1を受け入れやすくするために、スルーホール44には
テーパが設けられている。導体91とスルーホール44
が係合することにより、チップキャリア13を正確に位
置づけることが出来る。接続部材91の高さは、柔軟性
基板2と基板7の間の望ましい間隔を考慮して決定され
る。本実施例では、約0.2〜0.5mmである。
The conductor 91 is made of metal such as gold or copper, and has a solder layer formed on its surface. The upper and lower portions of the conductor 91 project from the upper surface and the lower surface of the film 90, respectively. Pad 8 and connection structure 4
Are connected via conductors 91. The pad 81 and the connection structure 45 are also connected via the conductor 91. Conductor 91
The upper part of is inserted into the through hole 44. Conductor 9
The through hole 44 is provided with a taper in order to make it easier to receive 1. Conductor 91 and through hole 44
By engaging with, the chip carrier 13 can be accurately positioned. The height of the connecting member 91 is determined in consideration of the desired distance between the flexible substrate 2 and the substrate 7. In this embodiment, it is about 0.2 to 0.5 mm.

【0059】基板7とフィルム90の間には、樹脂10
1が充填される。樹脂101の熱膨張率は、基板7の熱
膨張率とフィルム90の熱膨張率の間にあることか近い
ことが好ましい。フィルム90と柔軟性基板2の間に
は、樹脂102が充填される。樹脂102の熱膨張率
は、フィルム90の熱膨張率とLSIチップ1の熱膨張
率に近いことが好ましい。本実施例では、樹脂101お
よび樹脂102は、熱硬化性樹脂である。しかし、樹脂
101および102は、熱硬化性樹脂に限定されない。
何らかの方法により硬化する樹脂封止用材料であれば、
樹脂101および102として使用できる。
A resin 10 is provided between the substrate 7 and the film 90.
1 is filled. The coefficient of thermal expansion of the resin 101 is preferably between or close to the coefficient of thermal expansion of the substrate 7 and the coefficient of thermal expansion of the film 90. A resin 102 is filled between the film 90 and the flexible substrate 2. The coefficient of thermal expansion of the resin 102 is preferably close to the coefficient of thermal expansion of the film 90 and the coefficient of thermal expansion of the LSI chip 1. In this embodiment, the resin 101 and the resin 102 are thermosetting resins. However, the resins 101 and 102 are not limited to thermosetting resins.
If it is a resin sealing material that cures by some method,
It can be used as the resins 101 and 102.

【0060】次に、第3の実施例の製造方法について説
明する。
Next, the manufacturing method of the third embodiment will be described.

【0061】図7 (A)を参照すると、第1のステップ
において、基板7が用意される。
Referring to FIG. 7A, the substrate 7 is prepared in the first step.

【0062】図7 (B)を参照すると、第2のステップ
において、導体91が対応するパッド8の上に位置する
ように、接続部材93が位置づけられる。
Referring to FIG. 7B, in the second step, the connecting member 93 is positioned so that the conductor 91 is located on the corresponding pad 8.

【0063】図7 (C)を参照すると、第3のステップ
において、接続構造4が対応する導体91上に位置する
ように、チップキャリア13が位置づけられる。導体9
1の上部は、スルーホール44に挿入される。位置決め
の後、リフローが実施され、接続構造4が接続部材91
に接続される。
Referring to FIG. 7C, in the third step, the chip carrier 13 is positioned so that the connection structure 4 is located on the corresponding conductor 91. Conductor 9
The upper part of 1 is inserted into the through hole 44. After the positioning, the reflow is performed, and the connecting structure 4 connects the connecting member 91.
Connected to.

【0064】図7 (D)を参照すると、第4のステップ
において、基板7とフィルム90の間に、樹脂101が
充填される。フィルム90と柔軟性基板2の間に、樹脂
102が充填される。この後、樹脂101および102
が加熱される。この加熱により樹脂101および102
が硬化する。樹脂101および102の硬化により、チ
ップキャリア13、接続部材93、および、基板7は一
体化される。導体91の金属部分は、この加熱により溶
解しない。
Referring to FIG. 7D, in the fourth step, the resin 101 is filled between the substrate 7 and the film 90. A resin 102 is filled between the film 90 and the flexible substrate 2. After this, the resins 101 and 102
Is heated. By this heating, the resins 101 and 102
Hardens. By hardening the resins 101 and 102, the chip carrier 13, the connecting member 93, and the substrate 7 are integrated. The metal portion of the conductor 91 is not melted by this heating.

【0065】第3の実施例では、チップキャリア13、
接続部材93、および、基板7が、樹脂101および1
02により一体化されるので、機械的ストレスまたは加
熱・冷却の繰り返しによる接続部分の信頼性低下を防止
できる。
In the third embodiment, the chip carrier 13,
The connecting member 93 and the substrate 7 are made of resin 101 and 1
Since it is integrated by 02, it is possible to prevent the reliability of the connection part from being lowered due to mechanical stress or repeated heating and cooling.

【0066】また、接続部分が樹脂101および102
で封止されるので、雰囲気中の湿気による接続部分の信
頼性低下も防止できる。
Further, the connecting portions are made of resin 101 and 102.
Since it is sealed with, it is possible to prevent the reliability of the connection portion from being lowered due to the humidity in the atmosphere.

【0067】さらに、導体91の高さにより、柔軟性基
板2と基板7の間の隙間を正確に調節できる。
Further, the height of the conductor 91 allows the clearance between the flexible substrate 2 and the substrate 7 to be accurately adjusted.

【0068】次に、本発明の第4の実施例について、図
面を参照して説明する。
Next, a fourth embodiment of the present invention will be described with reference to the drawings.

【0069】第4の実施例の特徴は、柔軟性基板と基板
7とが異方性導電シート112により接続されることに
ある。
The feature of the fourth embodiment is that the flexible substrate and the substrate 7 are connected by the anisotropic conductive sheet 112.

【0070】図8を参照すると、LSIチップ1、樹脂
6、および、基板7の構造および機能は、第1の実施例
のものと同じである。
Referring to FIG. 8, the structure and function of LSI chip 1, resin 6 and substrate 7 are the same as those of the first embodiment.

【0071】チップキャリア131は、柔軟性基板2
0、および、柔軟性基板20上に実装されたLSIチッ
プ1を含む。
The chip carrier 131 is a flexible substrate 2.
0, and the LSI chip 1 mounted on the flexible substrate 20.

【0072】柔軟性基板20は中央部にデバイスホール
を有する。柔軟性基板20の下面には、内部リード5が
設けられる。内部リード5の一端は、デバイスホールに
突出し、LSIチップ1の入出力端子に接続される。柔
軟性基板20の下面には、金メッキされた銅により、パ
ッド21が形成される。内部リード5とパッド21と
は、柔軟性基板20下面に設けられた図示しない配線導
体により接続される。
The flexible substrate 20 has a device hole in the center. Internal leads 5 are provided on the lower surface of the flexible substrate 20. One end of the internal lead 5 projects into the device hole and is connected to the input / output terminal of the LSI chip 1. Pads 21 are formed on the lower surface of the flexible substrate 20 from gold-plated copper. The internal lead 5 and the pad 21 are connected by a wiring conductor (not shown) provided on the lower surface of the flexible substrate 20.

【0073】基板7の上には、異方性導電シート112
が設けられる。異方性導電シート112は、熱硬化性樹
脂と、この熱硬化性樹脂に混入された金属粒子15とを
含む。異方性導電シート112の厚さは、柔軟性基板2
0と基板7の間の望ましい間隔に応じて決定される。
An anisotropic conductive sheet 112 is formed on the substrate 7.
Is provided. The anisotropic conductive sheet 112 includes a thermosetting resin and the metal particles 15 mixed in the thermosetting resin. The thickness of the anisotropic conductive sheet 112 is the flexible substrate 2
It depends on the desired distance between 0 and the substrate 7.

【0074】異方性導電シート112の上に、チップキ
ャリア131が設けられる。柔軟性基板20のパッド2
1と、基板7の対応するパッド8とは、異方性導電シー
ト112を介して接続される。
The chip carrier 131 is provided on the anisotropic conductive sheet 112. Pad 2 of flexible substrate 20
1 and the corresponding pad 8 of the substrate 7 are connected via the anisotropic conductive sheet 112.

【0075】基板7と異方性導電シート112の間に
は、樹脂103が充填される。樹脂103の熱膨張率
は、基板7の熱膨張率と異方性導電シート112の熱膨
張率の間にあることが望ましい。異方性導電シート11
2と柔軟性基板20の間には、樹脂104が充填され
る。樹脂104の熱膨張率は異方性導電シート112の
熱膨張率と柔軟性基板20の熱膨張率の間にあることが
望ましい。本実施例では、樹脂103および104は、
熱硬化性樹脂である。
A resin 103 is filled between the substrate 7 and the anisotropic conductive sheet 112. The coefficient of thermal expansion of the resin 103 is preferably between the coefficient of thermal expansion of the substrate 7 and the coefficient of thermal expansion of the anisotropic conductive sheet 112. Anisotropic conductive sheet 11
A resin 104 is filled between 2 and the flexible substrate 20. The coefficient of thermal expansion of the resin 104 is preferably between the coefficient of thermal expansion of the anisotropic conductive sheet 112 and the coefficient of thermal expansion of the flexible substrate 20. In this embodiment, the resins 103 and 104 are
It is a thermosetting resin.

【0076】次に、第4の実施例の製造方法について説
明する。
Next, the manufacturing method of the fourth embodiment will be described.

【0077】図9 (A)を参照すると、第1のステップ
において、基板7が用意される。
Referring to FIG. 9A, the substrate 7 is prepared in the first step.

【0078】図9 (B)および図10 (A)を参照する
と、第2のステップにおいて、パッド8の上に異方性導
電シート112が載置される。取り扱いを容易にするた
め、異方性導電シート112の上面にはセパレータ14
が取り付けられている。
Referring to FIGS. 9B and 10A, in the second step, the anisotropic conductive sheet 112 is placed on the pad 8. To facilitate handling, the separator 14 is provided on the upper surface of the anisotropic conductive sheet 112.
Is attached.

【0079】図9 (C)および図10(B)を参照する
と、第3のステップにおいて、異方性導電シート112
からセパレータ14が取り除かれる。
Referring to FIGS. 9C and 10B, in the third step, the anisotropic conductive sheet 112 is used.
The separator 14 is removed from the.

【0080】図9 (D)および図10 (C)を参照する
と、第4のステップにおいて、異方性導電シート112
の上にチップキャリア131が載置される。この後、異
方性導電シート112にパッド21が熱圧着される。こ
の熱圧着により、異方性導電シート112に含まれる熱
硬化性樹脂は硬化する。また、この熱圧着により、パッ
ド8とパッド21の間に金属粒子15が集中する。この
結果、パッド21と、これに対応するパッド8とが電気
的に接続される。
Referring to FIGS. 9D and 10C, in the fourth step, the anisotropic conductive sheet 112 is used.
The chip carrier 131 is placed on the above. Then, the pad 21 is thermocompression bonded to the anisotropic conductive sheet 112. By this thermocompression bonding, the thermosetting resin contained in the anisotropic conductive sheet 112 is cured. Further, due to this thermocompression bonding, the metal particles 15 are concentrated between the pad 8 and the pad 21. As a result, the pad 21 and the corresponding pad 8 are electrically connected.

【0081】図9 (E)および図10 (D)を参照する
と、第5のステップにおいて、基板7と異方性導電シー
ト112の間には、樹脂103が充填される。異方性導
電シート112と柔軟性基板20の間には、樹脂104
が充填される。この後、樹脂103および104が加熱
される。この加熱により樹脂103および104は硬化
し、チップキャリア131、異方性導電シート112、
および、基板7を一体化する。
Referring to FIGS. 9E and 10D, in the fifth step, the resin 103 is filled between the substrate 7 and the anisotropic conductive sheet 112. The resin 104 is provided between the anisotropic conductive sheet 112 and the flexible substrate 20.
Is filled. Then, the resins 103 and 104 are heated. By this heating, the resins 103 and 104 are cured, and the chip carrier 131, the anisotropic conductive sheet 112,
Also, the substrate 7 is integrated.

【0082】第4の実施例では、チップキャリア13
1、異方性導電シート112、および、基板7が、樹脂
101および102により一体化されるので、機械的ス
トレスまたは加熱・冷却の繰り返しによる接続部分の信
頼性低下を防止できる。
In the fourth embodiment, the chip carrier 13
1. Since the anisotropic conductive sheet 112 and the substrate 7 are integrated by the resins 101 and 102, it is possible to prevent the reliability of the connection portion from being lowered due to mechanical stress or repeated heating and cooling.

【0083】また、接続部分が樹脂103および104
で封止されるので、雰囲気中の湿気による接続部分の信
頼性低下も防止できる。
The connecting portions are made of resin 103 and 104.
Since it is sealed with, it is possible to prevent the reliability of the connection portion from being lowered due to the humidity in the atmosphere.

【0084】さらに、異方性導電シート112の高さに
より、柔軟性基板20と基板7の間の隙間を正確に調節
できる。
Further, the height of the anisotropic conductive sheet 112 allows the clearance between the flexible substrate 20 and the substrate 7 to be adjusted accurately.

【0085】さらに、異方性導電シート112の導入に
よりハンダ付けの必要がなくなったので、製造工程を簡
略化できる。
Further, since the introduction of the anisotropic conductive sheet 112 eliminates the need for soldering, the manufacturing process can be simplified.

【0086】[0086]

【発明の効果】以上のように、本発明は、樹脂により、
チップキャリアが基板に固定されるので、機械的ストレ
スまたは加熱・冷却の繰り返しによる接続部分の信頼性
低下を防止できるという効果を有する。
As described above, according to the present invention,
Since the chip carrier is fixed to the substrate, there is an effect that it is possible to prevent a decrease in reliability of the connection portion due to mechanical stress or repeated heating and cooling.

【0087】また、本発明は、接続部分が樹脂により封
止されるので、雰囲気中の湿気による接続部分の信頼性
低下を防止できるという効果を有する。
Further, according to the present invention, since the connecting portion is sealed with the resin, it is possible to prevent the reliability of the connecting portion from being lowered due to the humidity in the atmosphere.

【0088】第1の実施例は、1回の加熱により、ハン
ダの溶解と熱硬化性樹脂の硬化とが同時に行われるの
で、製造工程が簡略化されるという効果を有する。
The first embodiment has an effect that the manufacturing process is simplified because the melting of the solder and the curing of the thermosetting resin are performed simultaneously by one heating.

【0089】第2乃至第4の実施例は、柔軟性基板と基
板の間の隙間を正確に調節できるという効果を有する。
The second to fourth embodiments have the effect that the gap between the flexible substrates can be adjusted accurately.

【0090】第4の実施例は、製造工程において、ハン
ダ付けが不要であるという効果を有する。
The fourth embodiment has an effect that soldering is unnecessary in the manufacturing process.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例の構造を示す図。FIG. 1 is a diagram showing a structure of a first embodiment of the present invention.

【図2】第1の実施例の詳細な構造を示す図。FIG. 2 is a diagram showing a detailed structure of the first embodiment.

【図3】第1の実施例の製造方法を示す図。FIG. 3 is a view showing the manufacturing method according to the first embodiment.

【図4】本発明の第2の実施例の構造を示す図。FIG. 4 is a diagram showing a structure of a second embodiment of the present invention.

【図5】第2の実施例の製造方法を示す図。FIG. 5 is a view showing the manufacturing method according to the second embodiment.

【図6】本発明の第3の実施例の構造を示す図。FIG. 6 is a diagram showing a structure of a third embodiment of the present invention.

【図7】第3の実施例の製造方法を示す図。FIG. 7 is a view showing the manufacturing method according to the third embodiment.

【図8】本発明の第4の実施例の構造を示す図。FIG. 8 is a diagram showing a structure of a fourth embodiment of the present invention.

【図9】第4の実施例の製造方法を示す図。FIG. 9 is a view showing the manufacturing method according to the fourth embodiment.

【図10】第4の実施例の製造方法を示す図。FIG. 10 is a view showing the manufacturing method according to the fourth embodiment.

【符号の説明】[Explanation of symbols]

1 LSIチップ 10 熱硬化性樹脂 101 樹脂 102 樹脂 103 樹脂 104 樹脂 11 熱硬化性樹脂シート 112 異方性導電シート 12 ハンダペースト 13 チップキャリア 131 チップキャリア 14 セパレータ 15 金属粒子 2 柔軟性基板 20 柔軟性基板 21 パッド 3 配線パターン 4 接続構造 41 導体パターン 42 導体パターン 43 導体パターン 44 スルーホール 45 接続構造 46 導体パターン 47 ヴィア 48 導体パターン 5 内部リード 6 樹脂 7 基板 8 パッド 81 パッド 9 ハンダ 90 フィルム 91 導体 93 接続部材 1 LSI Chip 10 Thermosetting Resin 101 Resin 102 Resin 103 Resin 104 Resin 11 Thermosetting Resin Sheet 112 Anisotropic Conductive Sheet 12 Solder Paste 13 Chip Carrier 131 Chip Carrier 14 Separator 15 Metal Particles 2 Flexible Substrate 20 Flexible Substrate 21 pad 3 wiring pattern 4 connection structure 41 conductor pattern 42 conductor pattern 43 conductor pattern 44 through hole 45 connection structure 46 conductor pattern 47 via 48 conductor pattern 5 inner lead 6 resin 7 substrate 8 pad 81 pad 9 solder 90 film 91 conductor 93 connection Element

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】 第1および第2の面を有し、この第2の
面に接続構造が設けられた第1の基板と、 第1および第2の面を有し、この第1の面に第1のパッ
ドが設けられ、この第1のパッドが前記第1の基板の前
記接続構造と対向する第2の基板と、 前記第1および第2の基板の間に設けられ、前記第1の
基板の前記接続構造と前記第2の基板の第1のパッドと
を接続する接続部材と、 前記第1の基板と前記第2の基板の間に設けられ、前記
第1の基板を前記第2の基板に固定する樹脂とを含むこ
とを特徴とする電子デバイス組立体。
1. A first substrate having first and second surfaces, a connection structure being provided on the second surface, and first and second surfaces, the first surface being the first surface. A first pad is provided on the first substrate, and the first pad is provided between the second substrate facing the connection structure of the first substrate and the first and second substrates. A connection member that connects the connection structure of the substrate to the first pad of the second substrate; and a connection member that is provided between the first substrate and the second substrate. An electronic device assembly comprising: a resin fixed to the second substrate.
【請求項2】 前記接続構造がスルーホールを含み、 前記接続部材がハンダを含み、 前記ハンダの一部が前記スルーホール内に侵入し、 前記樹脂が前記第1の基板と前記第2の基板の間の隙間
に充填されていることを特徴とする請求項1記載の電子
デバイス組立体。
2. The connection structure includes a through hole, the connection member includes a solder, a part of the solder penetrates into the through hole, and the resin is the first substrate and the second substrate. The electronic device assembly according to claim 1, wherein a gap between the two is filled.
【請求項3】 前記接続構造が、スルーホールを含み、 前記接続構造が、第1および第2の面を有するフィルム
と、このフィルム内に設けられた導体を含み、 前記導体の第1および第2の部分が、前記フィルムの前
記第1および第2の面に突出し、 前記フィルムの前記第1および第2の面が、前記第1の
基板の前記第2の面および前記第2の基板の前記第1の
面とそれぞれ対向し、 前記導体の前記第1の部分が前記第1の基板の前記スル
ーホールに挿入され、 前記導体の前記第1および第2の部分が、前記第1の基
板の前記接続構造および前記第2の基板の前記第1のパ
ッドにそれぞれ接続され、 前記樹脂が、前記第1の基板と前記フィルムの間の隙間
と、前記フィルムと前記第2の基板の隙間とに充填され
ることを特徴とする請求項1記載の電子デバイス組立
体。
3. The connection structure includes a through hole, the connection structure includes a film having first and second surfaces, and a conductor provided in the film. 2 portions project to the first and second surfaces of the film, and the first and second surfaces of the film are the second surface of the first substrate and the second surface of the second substrate. Facing the first surface, the first portion of the conductor is inserted into the through hole of the first substrate, and the first and second portions of the conductor are the first substrate. Of the connection structure and the first pad of the second substrate respectively, the resin is a gap between the first substrate and the film, a gap between the film and the second substrate It fills up with. Electronic device assembly on board.
【請求項4】 前記接続構造が、前記第1の基板の前記
第2の面に設けられた第2のパッドを含み、 前記接続部材が異方性導電シートを含み、 前記第1のパッドと前記第2のパッドとが前記異方性導
電シートにより電気的に接続され、 前記樹脂が前記第1の基板と前記異方性導電シートの間
の隙間と、前記異方性導電シートと前記第2の基板の間
の隙間とに充填されることを特徴とする請求項1記載の
電子デバイス組立体。
4. The connection structure includes a second pad provided on the second surface of the first substrate, the connection member includes an anisotropic conductive sheet, and the first pad and The second pad is electrically connected to the anisotropic conductive sheet, and the resin is the gap between the first substrate and the anisotropic conductive sheet, the anisotropic conductive sheet and the anisotropic conductive sheet. The electronic device assembly according to claim 1, wherein the electronic device assembly is filled in a gap between two substrates.
【請求項5】 前記第1の基板が柔軟性基板であること
を特徴とする請求項1記載の電子デバイス組立体。
5. The electronic device assembly according to claim 1, wherein the first substrate is a flexible substrate.
【請求項6】 前記第1の基板の前記第1の面に電子デ
バイスが実装されることを特徴とする請求項1記載の電
子デバイス組立体。
6. The electronic device assembly according to claim 1, wherein an electronic device is mounted on the first surface of the first substrate.
【請求項7】 第1および第2の面を有し前記第2の面
に接続構造が設けられた第1の基板と、第1および第2
の面を有し前記第1の面に第1のパッドが設けられた第
2の基板とを含む電子デバイス組立体の製造方法におい
て、 前記第2の基板の前記第1のパッド上にハンダを設ける
第1のステップと、 前記ハンダ上に前記接続部材が位置するように、前記第
1の基板を位置づける第2のステップと、 前記第1の基板と前記第2の基板の間に熱硬化性樹脂を
注入する第3のステップと、 前記ハンダおよび前記熱硬化性樹脂を同時に加熱するこ
とにより、前記第1のパッドと前記接続構造とを前記ハ
ンダにより接続するとともに、前記熱硬化性樹脂を硬化
させて前記第1の基板を前記第2の基板上に固定する第
4のステップとを含むことを特徴とする電子デバイス組
立体の製造方法。
7. A first substrate having first and second surfaces and a connection structure provided on the second surface, and first and second substrates.
And a second substrate having a first surface and a first pad provided on the first surface, a solder is provided on the first pad of the second substrate. A first step of providing, a second step of positioning the first substrate so that the connection member is located on the solder, and a thermosetting property between the first substrate and the second substrate. A third step of injecting a resin and heating the solder and the thermosetting resin at the same time to connect the first pad and the connection structure with the solder and cure the thermosetting resin. And a fourth step of fixing the first substrate onto the second substrate, thereby manufacturing the electronic device assembly.
【請求項8】 前記接続構造がスルーホールを含み、 前記第4のステップにおいて、前記ハンダの少なくとも
一部が前記スルーホールに侵入することを特徴とする請
求項7記載の電子デバイス組立体の製造方法。
8. The manufacturing of an electronic device assembly according to claim 7, wherein the connection structure includes a through hole, and at least a part of the solder penetrates the through hole in the fourth step. Method.
【請求項9】 第1および第2の面を有し前記第2の面
に接続構造が設けられた第1の基板と、第1および第2
の面を有し前記第1の面に第1のパッドが設けられた第
2の基板とを含む電子デバイス組立体の製造方法におい
て、 前記第2の基板の前記第1のパッド上にハンダを設ける
第1のステップと、 前記第2の基板の上に熱硬化性樹脂を載置する第2のス
テップと、 前記ハンダ上に前記接続部材が位置するように、前記第
1の基板を位置づける第3のステップと、 前記ハンダおよび前記熱硬化性樹脂を同時に加熱するこ
とにより、前記第1のパッドと前記接続構造とを前記ハ
ンダにより接続するとともに、前記熱硬化性樹脂を硬化
させて前記第1の基板を前記第2の基板上に固定する第
4のステップとを含むことを特徴とする電子デバイス組
立体の製造方法。
9. A first substrate having first and second surfaces and a connection structure provided on the second surface, and first and second substrates.
And a second substrate having a first surface and a first pad provided on the first surface, a solder is provided on the first pad of the second substrate. A first step of providing, a second step of placing a thermosetting resin on the second substrate, and a step of positioning the first substrate so that the connecting member is located on the solder. By simultaneously heating the solder and the thermosetting resin in step 3, the first pad and the connection structure are connected by the solder, and the thermosetting resin is hardened to cure the first pad. And a fourth step of fixing the substrate of (1) on the second substrate.
【請求項10】 前記第2のステップにおいて、前記樹
脂がシート状であることを特徴とする請求項9記載の電
子デバイス組立体の製造方法。
10. The method of manufacturing an electronic device assembly according to claim 9, wherein in the second step, the resin has a sheet shape.
【請求項11】 前記接続構造が、前記第1の基板の前
記第2の面の前記スルーホールの周囲に設けられた第1
の導体パターンと、前記スルーホールの内側面に設けら
れた第2の導体パターンとを含み、 前記第4のステップにおいて、前記ハンダの少なくとも
一部が前記スルーホールに侵入することを特徴とする請
求項9記載の電子デバイス組立体の製造方法。
11. A first connection structure, wherein the connection structure is provided around the through hole on the second surface of the first substrate.
And a second conductor pattern provided on the inner surface of the through hole, wherein at least part of the solder penetrates into the through hole in the fourth step. Item 10. A method for manufacturing an electronic device assembly according to Item 9.
【請求項12】 第1および第2の面を有し前記第2の
面に接続構造が設けられた第1の基板と、第1および第
2の面を有し前記第1の面に第1のパッドが設けられた
第2の基板とを含み、前記第1のパッドおよび前記接続
構造がフィルムとこのフィルム内に設けられた導体とを
含む接続部材により接続される電子デバイス組立体の製
造方法において、 前記第2の基板の前記第1のパッド上に前記導体が位置
するように前記フィルムを位置づける第1のステップ
と、 前記導体上に前記接続構造が位置するように前記第1の
基板を位置づける第2のステップと、 前記第1のパッドと前記導体とを接続するとともに、前
記導体と前記接続構造とを接続する第3のステップと、 前記第1の基板と前記フィルムの間の隙間と、前記フィ
ルムと前記第2の基板の間の隙間に樹脂を充填する第4
のステップと、 前記樹脂を硬化させて、前記第1の基板を前記第2の基
板に固定する第5のステップとを含むことを特徴とする
電子デバイス組立体の製造方法。
12. A first substrate having first and second surfaces and provided with a connection structure on the second surface, and a first substrate having first and second surfaces on the first surface. And a second substrate provided with one pad, wherein the first pad and the connection structure are connected by a connection member including a film and a conductor provided in the film. A method comprising: a first step of positioning the film such that the conductor is located on the first pad of the second substrate; and the first substrate such that the connection structure is located on the conductor. And a third step of connecting the first pad and the conductor and connecting the conductor and the connection structure, and a gap between the first substrate and the film. And the film and the 4 to fill the resin into the gap between the substrate
And the fifth step of fixing the first substrate to the second substrate by curing the resin, and a method of manufacturing an electronic device assembly.
【請求項13】 前記接続構造がスルーホールを含み、 前記第2のステップにおいて、前記導体の少なくとも一
部が前記スルーホールに挿入されることを特徴とする請
求項12記載の電子デバイス組立体の製造方法。
13. The electronic device assembly according to claim 12, wherein the connection structure includes a through hole, and at least a part of the conductor is inserted into the through hole in the second step. Production method.
【請求項14】 第1および第2の面を有し前記第2の
面に第1のパッドが設けられた第1の基板と、第1およ
び第2の面を有し前記第1の面に第2のパッドが設けら
れた第2の基板とを含む電子デバイス組立体の製造方法
において、 前記第2の基板の前記第1の面の上に異方性導電シート
を載置する第1のステップと、 前記第1および第2のパッドが電気的に接続されるよう
に、前記異方性導電シートの上に前記第1の基板を位置
づける第2のステップと、 前記第1の基板と前記異方性導電シートの間の隙間と、
前記異方性導電シートと前記第2の基板の間の隙間に樹
脂を充填する第4のステップと、 前記樹脂を硬化させて、前記第1の基板を前記第2の基
板に固定する第5のステップとを含むことを特徴とする
電子デバイス組立体の製造方法。
14. A first substrate having first and second surfaces and having first pads provided on the second surface, and the first surface having first and second surfaces. A method of manufacturing an electronic device assembly, comprising: a second substrate having a second pad provided on the first substrate, wherein an anisotropic conductive sheet is placed on the first surface of the second substrate. And a second step of positioning the first substrate on the anisotropic conductive sheet so that the first and second pads are electrically connected, and the first substrate, A gap between the anisotropic conductive sheets,
A fourth step of filling a resin in a gap between the anisotropic conductive sheet and the second substrate, and a fifth step of curing the resin to fix the first substrate to the second substrate. And a step of manufacturing the electronic device assembly.
JP7223480A 1994-08-31 1995-08-31 Electronic device assembly and method of manufacturing the same Expired - Lifetime JP2705658B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7223480A JP2705658B2 (en) 1994-08-31 1995-08-31 Electronic device assembly and method of manufacturing the same

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP6-206430 1994-08-31
JP20643094 1994-08-31
JP6-236552 1994-09-30
JP23655294 1994-09-30
JP7223480A JP2705658B2 (en) 1994-08-31 1995-08-31 Electronic device assembly and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH08153751A true JPH08153751A (en) 1996-06-11
JP2705658B2 JP2705658B2 (en) 1998-01-28

Family

ID=27328638

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7223480A Expired - Lifetime JP2705658B2 (en) 1994-08-31 1995-08-31 Electronic device assembly and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2705658B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6410860B2 (en) 1996-07-22 2002-06-25 Nec Corporation Electronic circuit package assembly with solder interconnection sheet
JP2004312000A (en) * 2003-04-01 2004-11-04 Hewlett-Packard Development Co Lp Assembly of electrically interconnected parts and method of forming the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5324259U (en) * 1976-08-09 1978-03-01
JPS6255348U (en) * 1985-09-27 1987-04-06
JPH04261519A (en) * 1991-02-16 1992-09-17 Sumitomo Metal Ind Ltd Method for connecting liquid crystal panel and tab tape
JPH05259223A (en) * 1992-03-11 1993-10-08 Nec Corp Film carrier tape
JPH05267393A (en) * 1992-03-19 1993-10-15 Nec Corp Semiconductor device and manufacture thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5324259U (en) * 1976-08-09 1978-03-01
JPS6255348U (en) * 1985-09-27 1987-04-06
JPH04261519A (en) * 1991-02-16 1992-09-17 Sumitomo Metal Ind Ltd Method for connecting liquid crystal panel and tab tape
JPH05259223A (en) * 1992-03-11 1993-10-08 Nec Corp Film carrier tape
JPH05267393A (en) * 1992-03-19 1993-10-15 Nec Corp Semiconductor device and manufacture thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6410860B2 (en) 1996-07-22 2002-06-25 Nec Corporation Electronic circuit package assembly with solder interconnection sheet
JP2004312000A (en) * 2003-04-01 2004-11-04 Hewlett-Packard Development Co Lp Assembly of electrically interconnected parts and method of forming the same

Also Published As

Publication number Publication date
JP2705658B2 (en) 1998-01-28

Similar Documents

Publication Publication Date Title
KR100457609B1 (en) Method for mounting semiconductor chip
JP3332308B2 (en) Semiconductor device and manufacturing method thereof
KR100352865B1 (en) Semiconductor device and method for manufacturing the same
GB2286084A (en) Electronic package with thermally conductive support
JP2001127186A (en) Ball grid array package, method of manufacturing the same, and semiconductor device
JP5417572B2 (en) Chip resistor and manufacturing method thereof
JP2001015650A (en) Ball grid array package and its manufacture
WO2007046197A1 (en) Circuit module and circuit device using such circuit module
JPH09199635A (en) Multilayer film for forming circuit substrate, multilayer circuit substrate using it, and package for semiconductor device
US6528889B1 (en) Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip
JP2000277649A (en) Semiconductor and manufacture of the same
JP3116926B2 (en) Package structure and semiconductor device, package manufacturing method, and semiconductor device manufacturing method
JP2705658B2 (en) Electronic device assembly and method of manufacturing the same
JP4035949B2 (en) Wiring board, semiconductor device using the same, and manufacturing method thereof
JP2001068604A (en) Fixing resin, anisotropic conductive resin, semiconductor device and manufacture thereof, circuit board and electronic equipment
JP4593444B2 (en) Manufacturing method of electronic component mounting structure
JPH0951018A (en) Semiconductor device and its manufacturing method
JP3450838B2 (en) Manufacturing method of electronic component package
JP2002016104A (en) Mounting method of semiconductor device and manufacturing method of semiconductor device mounted assembly
JP2965496B2 (en) Semiconductor unit and semiconductor element mounting method
JP2822987B2 (en) Electronic circuit package assembly and method of manufacturing the same
JP3324472B2 (en) Method for manufacturing TAB tape for BGA
JP3337922B2 (en) Semiconductor device and manufacturing method thereof
JP3099767B2 (en) Electronic component assembly and method of manufacturing the same
JP2721790B2 (en) Semiconductor device sealing method

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970909