JP3324472B2 - Method for manufacturing TAB tape for BGA - Google Patents

Method for manufacturing TAB tape for BGA

Info

Publication number
JP3324472B2
JP3324472B2 JP28832897A JP28832897A JP3324472B2 JP 3324472 B2 JP3324472 B2 JP 3324472B2 JP 28832897 A JP28832897 A JP 28832897A JP 28832897 A JP28832897 A JP 28832897A JP 3324472 B2 JP3324472 B2 JP 3324472B2
Authority
JP
Japan
Prior art keywords
hole
bga
thickness
insulating film
tab tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28832897A
Other languages
Japanese (ja)
Other versions
JPH11121541A (en
Inventor
健司 山口
軍一 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP28832897A priority Critical patent/JP3324472B2/en
Publication of JPH11121541A publication Critical patent/JPH11121541A/en
Application granted granted Critical
Publication of JP3324472B2 publication Critical patent/JP3324472B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はICやLSI等の半
導体素子を搭載するTAB(Tape Automat
ed Bonding)テープの製造方法に関し、特
に、BGA(Ball Grid Array)タイプ
のパッケージに適したTABテープの製造方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a TAB (Tape Automat) mounting a semiconductor element such as an IC or an LSI.
More particularly, the present invention relates to a method for manufacturing a TAB tape suitable for a BGA (Ball Grid Array) type package.

【0002】[0002]

【従来の技術】従来のBGA用TABテープの製造方法
として、たとえば、ビアホールとデバイスホールとをレ
ーザ加工によって形成する方法が知られている。
2. Description of the Related Art As a conventional method of manufacturing a TAB tape for BGA, for example, a method of forming via holes and device holes by laser processing is known.

【0003】この製造方法は、ベースフィルムとなるポ
リイミド等の絶縁フィルムの両面に金属箔を形成したの
ち、まず、一方の側の金属箔にエッチング処理を施し、
これによりこの一方の側の金属箔に対して所定パターン
の孔部を設け、次いで、これにCO2 レーザ等を照射す
ることによって、前記所定パターンの孔部形状に応じた
ビアホールとデバイスホールとを絶縁フィルムに対し形
成し、次に、一方の側の金属箔からビアホールの内面に
かけて金属メッキを形成したのち、他方の側の金属箔を
エッチング処理することによって所定形状の配線層を形
成し、上記一方の側に半田ボールを設けることによって
製造が進められる。
In this manufacturing method, a metal foil is formed on both sides of an insulating film such as a polyimide serving as a base film, and then the metal foil on one side is first subjected to an etching treatment.
Thereby, a hole of a predetermined pattern is provided on the metal foil on one side, and then a via hole and a device hole corresponding to the hole shape of the predetermined pattern are formed by irradiating the metal foil with a CO 2 laser or the like. Formed on the insulating film, then, after forming a metal plating from the metal foil on one side to the inner surface of the via hole, by etching the metal foil on the other side to form a wiring layer of a predetermined shape, The production proceeds by providing solder balls on one side.

【0004】レーザによる孔加工をベースとしたこの製
造方法は、加工精度に優れているばかりでなく、同じ加
工精度に優れたアルカリエッチング法などに比べたとき
に、作業効率の点において格段に有利であることから、
有効な製造方法として活用されている。
[0004] This manufacturing method based on laser drilling is not only excellent in processing accuracy, but also has a remarkably advantageous work efficiency in comparison with an alkali etching method or the like which is excellent in processing accuracy. From
It is used as an effective manufacturing method.

【0005】[0005]

【発明が解決しようとする課題】しかし、このような従
来のBGA用TABテープの製造方法によると、寸法の
大きなデバイスホールを穿設するためには、レーザの出
力をかなりの高レベルに設定しなければならず、このた
め、デバイスホールと同時に形成される微小寸法のビア
ホールが、その内面形状を変形させてしまう問題があ
る。
However, according to such a conventional method of manufacturing a TAB tape for BGA, the laser output must be set to a considerably high level in order to form a large-sized device hole. Therefore, there is a problem that a via hole having a small size formed simultaneously with the device hole deforms the inner surface shape.

【0006】図4は、銅箔1の孔部6′を通過したレー
ザ18によるビアホール5の形成状態を示したもので、
本来、絶縁フィルム2に対して点線19のように形成さ
れるべきビアホール5の断面形状が、過剰なレーザ出力
のために、20のように変形(エッチバック)して形成
されることになり、このため、ビアホールとしての品質
を損なうことがある。
FIG. 4 shows a state in which a via hole 5 is formed by a laser 18 passing through a hole 6 ′ of the copper foil 1.
The cross-sectional shape of the via hole 5, which should be originally formed as indicated by the dotted line 19 with respect to the insulating film 2, is deformed (etched back) as indicated by 20 due to excessive laser output. For this reason, the quality as a via hole may be impaired.

【0007】また、従来のBGA用TABテープによる
と、半導体素子を搭載したのち、印刷回路基板等の外部
回路へ接続したとき、熱伸縮に基づくストレスが半田ボ
ールに集中するため、その部分で断線する恐れがある。
Further, according to the conventional TAB tape for BGA, when a semiconductor element is mounted and then connected to an external circuit such as a printed circuit board, stress due to thermal expansion and contraction is concentrated on the solder ball, and the wire is broken at that portion. Might be.

【0008】従って、本発明の目的は、絶縁フィルムに
対するビアホールの形成を変形させることなく、均質に
行うことのできるBGA用TABテープの製造方法を提
供することにある。
Accordingly, it is an object of the present invention to provide a method of manufacturing a TAB tape for BGA, which can be performed uniformly without deforming the formation of via holes in an insulating film.

【0009】本発明の他の目的は、熱伸縮に基づくスト
レスを受けても半田ボールの部分で断線しない高い信頼
性を有したBGA用TABテープを製造し得るBGA用
TABテープの製造方法を提供する。
Another object of the present invention is to provide a method of manufacturing a TAB tape for a BGA, which can manufacture a TAB tape for a BGA having high reliability in which a solder ball is not disconnected even when subjected to stress due to thermal expansion and contraction. I do.

【0010】[0010]

【課題を解決するための手段】本発明は、上記の目的を
達成するため、所定のパターンでアレイ状に配置された
半田ボールを外部回路への接続用端子として有し、さら
に、前記所定のパターンに応じたパターンのビアホール
と半導体素子を搭載するためのデバイスホールとを備え
たBGA用TABテープの製造方法において、第1の金
属層を第1の面に有し、接着剤層を第2の面に有する絶
縁フィルムの前記第2の面に前記接着剤層によって第2
の金属層を接着し、この接着の前に前記ビアホールとデ
バイスホールを打ち抜きによって形成し、前記ビアホー
ルの少なくとも内壁面およびその周辺に前記半田ボール
の半田付けの温度と時間に応じた厚さの導電性めっきを
被覆し、前記第2の金属層を加工して所定のパターンの
配線層とし、前記絶縁フィルムの前記第1の面において
前記ビアホールに前記導電性めっきを介して前記半田付
けの温度と時間によって前記半田ボールを半田付けする
ことを特徴とするBGA用TABテープの製造方法を提
供するものである。
In order to achieve the above object, the present invention has solder balls arranged in an array in a predetermined pattern as terminals for connection to an external circuit. In a method of manufacturing a TAB tape for BGA having a via hole of a pattern corresponding to a pattern and a device hole for mounting a semiconductor element, a first metal layer is provided on a first surface, and an adhesive layer is provided on a second surface. The second surface of the insulating film on the second surface by the adhesive layer;
Before the bonding, the via hole and the device hole are formed by punching, and at least the inner wall surface of the via hole and its periphery have a thickness corresponding to the temperature and time of soldering of the solder ball. The second metal layer is processed into a wiring layer of a predetermined pattern, and the soldering temperature and the via hole are formed on the first surface of the insulating film via the conductive plating. Another object of the present invention is to provide a method of manufacturing a TAB tape for BGA, wherein the solder balls are soldered according to time.

【0011】また、本発明は、上記の目的を達成するた
め、所定のパターンでアレイ状に配置された半田ボール
を外部回路への接続用端子として有するBGA用TAB
テープの製造方法において、第1の金属層を第1の面に
有し、接着剤層を第2の面に有する絶縁フィルムを打ち
抜いて前記所定のパターンに応じた打ち抜きパターンの
ビアホールを形成し、前記絶縁フィルムの前記第2の面
に前記接着剤層によって第2の金属層を接着し、前記第
1の金属層を加工して所定の形状の孔部を設け、前記孔
部からレーザを照射することによって前記絶縁フィルム
に前記孔部の形状に応じたデバイスホールを形成し、前
記ビアホールの少なくとも内壁面およびその周辺に前記
半田ボールの半田付けの温度と時間とに応じた厚さの導
電性めっきを被覆し、前記第2の金属層を加工して所定
のパターンの配線層とし、前記絶縁フィルムの前記第1
の面において前記ビアホールに前記導電性めっきを介し
て前記半田付けの温度と時間によって前記半田ボールを
半田付けすることを特徴とするBGA用TABテープの
製造方法を提供するものである。
According to another aspect of the present invention, there is provided a BGA TAB having solder balls arranged in an array in a predetermined pattern as terminals for connection to an external circuit.
In a method of manufacturing a tape, a first metal layer is provided on a first surface, and an insulating film having an adhesive layer on a second surface is punched to form a via hole having a punched pattern corresponding to the predetermined pattern, A second metal layer is bonded to the second surface of the insulating film by the adhesive layer, and the first metal layer is processed to form a hole having a predetermined shape, and a laser is irradiated from the hole. Forming a device hole corresponding to the shape of the hole in the insulating film, and forming a conductive film having a thickness according to the temperature and time of soldering the solder ball on at least the inner wall surface and the periphery of the via hole. Covering plating, processing the second metal layer to form a wiring layer of a predetermined pattern,
A method of manufacturing a TAB tape for BGA, wherein the solder ball is soldered to the via hole via the conductive plating according to the temperature and time of the soldering.

【0012】前者の製造方法において、ビアホールとデ
バイスホールの形成は、上記のように絶縁フィルムの第
2の面に対して第2の金属層を接着する前か、もしく
は、接着した後に行われるが、これらビアホールとデバ
イスホールとは必ずしも同時に形成されるものとは限ら
ない。
In the former manufacturing method, the formation of the via hole and the device hole is performed before or after the bonding of the second metal layer to the second surface of the insulating film as described above. However, these via holes and device holes are not always formed at the same time.

【0013】また、デバイスホールは、第2の金属層の
接着前の段階で形成されるのが普通であるが、ビアホー
ルの形成については特に接着の前後を選ばない。
Although the device hole is usually formed before the second metal layer is bonded, the formation of the via hole is not particularly limited before and after the bonding.

【0014】[0014]

【0011】の製造方法は、レーザ加工によってデバイ
スホールを形成するときに有効であり、ビアホール内面
にはレーザ照射前に金属メッキが形成されていることか
ら、ビアホールがデバイスホール加工のための高出力レ
ーザの影響を受けることがない。
The manufacturing method is effective when forming a device hole by laser processing, and since the metal plating is formed on the inner surface of the via hole before laser irradiation, the via hole has a high output for processing the device hole. It is not affected by laser.

【0015】上記絶縁フィルムの構成材としては、ポリ
イミドやポリアミドイミドのような耐熱性材料が使用さ
れ、また、第1および第2の金属層を構成する材料とし
ては、銅箔や銅合金箔などが使用される。
As the constituent material of the insulating film, a heat-resistant material such as polyimide or polyamide imide is used. As the material forming the first and second metal layers, a copper foil, a copper alloy foil, or the like is used. Is used.

【0016】絶縁フィルムの第1の面への第1の金属層
の形成方法としては、接着剤を使用しない方法が望まし
く、具体的には、第1の金属層に対して絶縁フィルム構
成材を直接キャスティングする方法が好適である。
As a method of forming the first metal layer on the first surface of the insulating film, a method that does not use an adhesive is desirable. Specifically, the material of the insulating film is applied to the first metal layer. Direct casting is preferred.

【0017】絶縁フィルムの第2の面に設けられる接着
剤層は、たとえば、エポキシ樹脂のような硬化型樹脂を
溶剤に溶かした接着剤を塗布し、乾燥することによって
形成されるが、その形成厚さは、配線層のインナリード
と搭載される半導体素子との間の接続形式によって異な
る。
The adhesive layer provided on the second surface of the insulating film is formed, for example, by applying an adhesive obtained by dissolving a curable resin such as an epoxy resin in a solvent and drying the adhesive. The thickness differs depending on the connection type between the inner lead of the wiring layer and the semiconductor element to be mounted.

【0018】この接着剤層によって絶縁フィルムに貼り
合わされる配線層(第2の金属層)のインナリードと搭
載半導体素子間の接続が、200℃のような高温下にお
いて行われるワイヤボンディングによる場合には、接着
剤層の厚さはできるだけ薄いことが好ましく、従って、
その厚さとしては7μm以下に設定されることが望まし
いが、インナリードと半導体素子間がバンプを利用した
インナリードボンディング(TAB接続)によって接続
される場合には、最大50μmまで厚く形成することが
可能である。
The connection between the inner lead of the wiring layer (second metal layer) bonded to the insulating film by this adhesive layer and the mounted semiconductor element is performed by wire bonding performed at a high temperature such as 200 ° C. It is preferable that the thickness of the adhesive layer is as thin as possible,
The thickness is desirably set to 7 μm or less, but when the inner lead and the semiconductor element are connected by inner lead bonding (TAB connection) using bumps, the thickness may be increased to a maximum of 50 μm. It is possible.

【0019】絶縁フィルムとしてポリイミドフィルムを
使用する場合には、実用レベルの電気絶縁性とテープ搬
送時の強度確保のために、少なくとも20μmの厚さを
有していることが望ましく、また、第1の金属層に対し
キャスティングによって一体化するときには、キャステ
ィング性確保のために75μmの厚さを上限値として設
定することが望ましい。
When a polyimide film is used as the insulating film, it is desirable that the polyimide film has a thickness of at least 20 μm in order to ensure a practical level of electrical insulation and strength during tape transport. When the metal layer is integrated by casting, it is desirable to set a thickness of 75 μm as an upper limit value in order to secure casting properties.

【0020】配線層を構成する第2の金属層としては、
35μm以下の銅箔であることが望ましく、この値は、
特に、配線ピッチが80μm以下であることが要求され
る、いわゆるファインピッチ配線をフォトエッチングに
よって形成するときに、これを保証するための好ましい
上限値となる。
As the second metal layer constituting the wiring layer,
It is desirable that the copper foil is 35 μm or less.
In particular, when forming a so-called fine-pitch wiring by photoetching, which is required to have a wiring pitch of 80 μm or less, this is a preferable upper limit for ensuring this.

【0021】ビアホールの大きさは直径50〜500μ
m程度であり、また、デバイスホールは、搭載される半
導体素子の大きさによっても様々であるが、たとえば、
その大きさは10mm角程度である。
The size of the via hole is 50 to 500 μm in diameter.
m, and the device hole varies depending on the size of the semiconductor element to be mounted.
Its size is about 10 mm square.

【0022】絶縁フィルムの第1の面に導電性めっきを
介して半田付けにより形成される半田ボールは、半導体
素子搭載後に印刷回路基板等の外部回路に接続されたと
きに、熱伸縮に基づくストレスを集中的に受けることを
原因として断線する恐れがあるが、これを防止するため
には、ビアホールの内壁面およびその周辺に形成される
導電性めっきの厚さが重要となる。
A solder ball formed by soldering on the first surface of the insulating film via conductive plating, when connected to an external circuit such as a printed circuit board after mounting a semiconductor element, has a stress due to thermal expansion and contraction. There is a possibility of disconnection due to the intensively receiving of the conductive film, but in order to prevent this, the thickness of the conductive plating formed on the inner wall surface of the via hole and its periphery is important.

【0023】その厚さは、ビアホールに対する半田ボー
ル形成の際の温度と時間とに応じた厚さとすることが必
要であり、具体的には、(245±5)℃×(60±1
0)秒のような条件のもとで行われる半田付け作業に耐
えられる厚さを有していることが、前記ストレスに対す
る抵抗力確保のための前提となる。
It is necessary that the thickness be determined in accordance with the temperature and time when the solder ball is formed in the via hole, and specifically, (245 ± 5) ° C. × (60 ± 1)
0) Having a thickness that can withstand a soldering operation performed under conditions such as seconds is a prerequisite for securing the resistance to the stress.

【0024】すなわち、半田ボールの半田付け作業が
(245±5)℃および(60±10)秒の条件下で行
われる場合には、導電性めっきとして銅めっきが適用さ
れるときの好ましいめっき厚さは、7〜10μmの範囲
内に設定される。
That is, when the soldering operation of the solder ball is performed under the conditions of (245 ± 5) ° C. and (60 ± 10) seconds, a preferable plating thickness when copper plating is applied as the conductive plating. The height is set in the range of 7 to 10 μm.

【0025】配線層のインナリード部や半田ボールが形
成される部分のボールパッド部には、必要によってニッ
ケル、金、錫、半田等から構成されるメッキ層が形成さ
れる。
A plating layer made of nickel, gold, tin, solder, or the like is formed on the inner pad portion of the wiring layer or the ball pad portion where the solder ball is formed, if necessary.

【0026】[0026]

【発明の実施の形態】次に、本発明によるBGA用TA
Bテープの製造方法の実施の形態について説明する。
Next, a TA for BGA according to the present invention will be described.
An embodiment of a method for manufacturing a B tape will be described.

【0027】図1は、本発明の一実施形態における加工
手順を示したものである。まず、(イ)のように、グラ
ンド層または電源層を構成すべき厚さ18μmの銅箔1
に対して、ポリイミドを厚さ50μmにキャスティング
することによってその第1の面に銅箔1(第1の金属
層)を形成したポリイミドフィルム2を準備し、このポ
リイミドフィルム2の第2の面に硬化性エポキシ樹脂を
主成分とした接着剤層3を13μmの厚さに形成し、積
層体4とした。
FIG. 1 shows a processing procedure in one embodiment of the present invention. First, as shown in (a), a copper foil 1 having a thickness of 18 μm to constitute a ground layer or a power supply layer.
To prepare a polyimide film 2 having a copper foil 1 (first metal layer) formed on its first surface by casting polyimide to a thickness of 50 μm. An adhesive layer 3 mainly composed of a curable epoxy resin was formed to a thickness of 13 μm to form a laminate 4.

【0028】次に、この積層体4に対して、(ロ)のよ
うに、所定形状の金型を使用した打ち抜き加工を施し、
これにより直径80μmの所定のパターンのビアホール
5と半導体素子搭載のための10mm角のデバイスホー
ル6とを形成した。
Next, the laminate 4 is subjected to a punching process using a mold having a predetermined shape as shown in FIG.
As a result, a via hole 5 having a predetermined pattern of 80 μm in diameter and a 10 mm square device hole 6 for mounting a semiconductor element were formed.

【0029】次いで、(ハ)のように、接着剤層3に対
して厚さ25μmの銅箔7(第2の金属層)を貼り合わ
せ、その後、これを140℃に加熱することによって接
着剤層3を硬化させた。
Next, as shown in (c), a copper foil 7 (second metal layer) having a thickness of 25 μm is attached to the adhesive layer 3 and then heated to 140 ° C. Layer 3 was cured.

【0030】(ニ)はデスミヤ処理されたビアホール5
の内壁面とその周辺に対する銅メッキ8の被覆構造を示
したもので、銅メッキ8は電気メッキによって7μmの
厚さに形成され、その後、この銅メッキ8には、(ホ)
のように、その所定の個所に厚さ15μmのフォトソル
ダレジストによる被覆層9が形成された。
(D) Desmeared via hole 5
The inner wall surface and its surroundings are covered with a copper plating 8 which is formed to a thickness of 7 μm by electroplating.
As described above, a coating layer 9 made of a 15 μm-thick photo solder resist was formed at a predetermined location.

【0031】さらに、銅箔7に対しフォトエッチング加
工を施し、これによってインナリード10と引き回し配
線と入力リードとを含む配線間ピッチ80μmの配線層
7′を形成した。
Further, the copper foil 7 was subjected to a photo-etching process, thereby forming a wiring layer 7 'having a wiring pitch of 80 μm including the inner lead 10, the lead wiring, and the input lead.

【0032】次いで、(ヘ)のように、ビアホール5の
内壁面と、被覆層9から露出している銅メッキ8の表面
に対して、下地に1μm厚さのニッケルメッキを備えた
0.5μm厚さの金メッキ11を形成し、これによりボ
ールパッド部12を設けた。
Next, as shown in (f), the inner wall surface of the via hole 5 and the surface of the copper plating 8 exposed from the coating layer 9 are covered with a 0.5 μm nickel plating having a thickness of 1 μm as a base. A gold plating 11 having a thickness was formed, and thereby a ball pad portion 12 was provided.

【0033】次に、配線層7′の所定の個所にフォトソ
ルダレジストによる厚さ15μmの被覆13を形成した
のち、(ト)のように、ボールパッド部12に対して、
245℃×60秒の条件のもとで半田ボール14を半田
付け形成し、これによって所定構造のBGA用TABテ
ープを製造した。
Next, after a coating 13 having a thickness of 15 μm made of a photo solder resist is formed on a predetermined portion of the wiring layer 7 ′, the ball pad portion 12 is
The solder balls 14 were formed by soldering under the conditions of 245 ° C. × 60 seconds, thereby producing a BGA TAB tape having a predetermined structure.

【0034】(チ)は、以上のようにして製造されたB
GA用TABテープに対する半導体素子15の搭載構造
を示したもので、配線層7′のインナリード10に対
し、半導体素子15の電極バンプ16を接合し、さら
に、これらの周囲を樹脂封止材17でもって覆い、これ
により所定構造のBGA用半導体パッケージを構成し
た。
(H) is the B manufactured as described above.
This figure shows the mounting structure of the semiconductor element 15 on the TAB tape for GA. The electrode bump 16 of the semiconductor element 15 is bonded to the inner lead 10 of the wiring layer 7 ′. Thus, a BGA semiconductor package having a predetermined structure was formed.

【0035】図2は、図1と同じように、デバイスホー
ルとビアホールとを打ち抜き加工によって形成する場合
の他の実施の形態を示したもので、この実施の形態にお
ける図1との違いは、デバイスホールとビアホールの形
成時期をずらせた点にある。
FIG. 2 shows another embodiment in which device holes and via holes are formed by punching as in FIG. 1. The difference from FIG. 1 in this embodiment is that The point is that the formation times of device holes and via holes are shifted.

【0036】すなわち、(イ)のように、キャスティン
グにより形成されたポリイミドフィルム2と、このフィ
ルム2の第1の面に設けられた銅箔1(第1の金属層)
と、ポリイミドフィルム2の第2の面に形成された接着
剤層3とから構成される積層体4に対して、まず、
(ロ)のように、金型を使用して10mm角のデバイス
ホール6を打ち抜き形成した。
That is, as shown in (a), the polyimide film 2 formed by casting and the copper foil 1 (first metal layer) provided on the first surface of this film 2
And the adhesive layer 3 formed on the second surface of the polyimide film 2,
As shown in (b), a 10 mm square device hole 6 was punched out using a mold.

【0037】次に、(ハ)のように、接着剤層3に対し
て第2の金属層である銅箔7を貼り合わせたのち、
(ニ)のように、金型を使用した打ち抜きによって直径
80μmの所定のパターンのビアホール5を形成し、さ
らに、銅箔7を対象にしてフォトエッチングを施すこと
により、インナリード10と引き回し配線と入力リード
とを含む配線層7′を形成した。
Next, as shown in (c), after bonding the copper foil 7 as the second metal layer to the adhesive layer 3,
As shown in (d), a via hole 5 having a predetermined pattern with a diameter of 80 μm is formed by punching using a mold, and further, photoetching is performed on the copper foil 7 so that the inner lead 10 and the leading wiring can be formed. A wiring layer 7 'including input leads was formed.

【0038】図1の場合とは異なって、本実施形態にお
けるビアホール5は、銅箔1から配線層7′までの積層
体全体を貫通したかたちで形成されている。
Unlike the case of FIG. 1, the via hole 5 in the present embodiment is formed so as to penetrate the entire laminate from the copper foil 1 to the wiring layer 7 '.

【0039】次いで、このビアホール5は、内面をデス
ミヤ処理されたのち、(ホ)のように、その内壁面から
銅箔1および配線層7′の所定の個所にかけて、厚さ
8.5μmの銅メッキ8が被覆形成され、その後、この
銅メッキ8には、その所定の個所に厚さ15μmのフォ
トソルダレジストによる被覆層9が形成され、これによ
りボールパッド部12も形成され、その後、(ヘ)のよ
うに、銅箔1のボールパッド部12上に半田ボール14
が245℃×60秒の条件下で半田付け形成されること
により、所定のBGA用TABテープとされた。
Then, after the inner surface of the via hole 5 is desmeared, a 8.5 μm thick copper film is formed from the inner wall surface to a predetermined portion of the copper foil 1 and the wiring layer 7 ′ as shown in FIG. A plating layer 8 is formed on the copper plating 8. Thereafter, a coating layer 9 made of a 15 μm-thick photo solder resist is formed on the copper plating 8 at a predetermined position, thereby forming a ball pad portion 12. ), The solder balls 14 are placed on the ball pad portions 12 of the copper foil 1.
Was formed by soldering under the conditions of 245 ° C. × 60 seconds to obtain a predetermined TAB tape for BGA.

【0040】図3は、ビアホールとデバイスホールの形
成を打ち抜き加工とレーザ加工の併用によって行う形式
の本発明TABテープ製造方法における実施の形態を示
したものである。
FIG. 3 shows an embodiment of a TAB tape manufacturing method of the present invention in which via holes and device holes are formed by a combination of punching and laser processing.

【0041】まず、(イ)のように、厚さ18μmの銅
箔1(第1の金属箔)に対してポリイミドフィルム2を
50μmの厚さになるようにキャスティング形成した材
料を準備し、次に、このポリイミドフィルム2の第2の
面に13μm厚さの硬化型エポキシ系接着剤層3を形成
することによって積層体4を製作した。
First, as shown in (a), a material is prepared by casting a polyimide film 2 so as to have a thickness of 50 μm with respect to a copper foil 1 (first metal foil) having a thickness of 18 μm. Then, a laminate 4 was manufactured by forming a curable epoxy-based adhesive layer 3 having a thickness of 13 μm on the second surface of the polyimide film 2.

【0042】次いで、(ロ)のように、この積層体4を
対象とした打ち抜き加工を行い、これにより80μmの
直径を有する所定のパターンのビアホール5を形成し
た。
Next, as shown in (b), a punching process was performed on the laminated body 4 to form a via hole 5 having a predetermined pattern having a diameter of 80 μm.

【0043】次に、(ハ)のように、接着剤層3に対し
て25μm厚さの銅箔7(第2の金属層)を貼り合わ
せ、これを140℃に加熱することによって接着剤層3
を硬化させ、その後、(ニ)のように、銅箔1を対象と
したフォトエッチング加工を行うことにより銅箔1に対
して10mm角の孔部6′を形成し、さらに、ビアホー
ル5をデスミヤ処理したのち、ビアホール5の内壁面お
よびその周辺にかけて電気メッキによる厚さ10μmの
銅メッキ8を被覆した。
Next, as shown in (c), a copper foil 7 (second metal layer) having a thickness of 25 μm is attached to the adhesive layer 3 and heated to 140 ° C. 3
After that, as shown in (d), a 10 mm square hole 6 ′ is formed in the copper foil 1 by subjecting the copper foil 1 to photoetching, and the via hole 5 is desmeared. After the treatment, the inner wall surface of the via hole 5 and its periphery were covered with copper plating 8 having a thickness of 10 μm by electroplating.

【0044】次に、(ホ)のように、ポリイミドフィル
ム2に対して上部よりCO2 レーザ18を照射すること
により、孔部6′と同じ形状のデバイスホール6を形成
し、さらに、銅箔7を対象としたフォトエッチング加工
を行うことによって、(ヘ)のように、インナリード1
0と引き回し配線と入力リードを含む所定パターンの配
線層7′を形成した。9は銅メッキ8の必要個所に設け
られた厚さ15μmのフォトソルダレジスト被覆層であ
る。
Next, a device hole 6 having the same shape as the hole 6 'is formed by irradiating the polyimide film 2 with a CO 2 laser 18 from above as shown in FIG. 7 by subjecting the inner lead 1 to a photo-etching process as shown in FIG.
A wiring pattern 7 ′ having a predetermined pattern including 0, routing wiring, and input leads was formed. Reference numeral 9 denotes a 15 μm-thick photo solder resist coating layer provided at a necessary portion of the copper plating 8.

【0045】(ト)において11は、銅メッキ9上に1
μm厚さのニッケルメッキを介して形成された0.5μ
m厚さの金メッキであり、12はこれによって形成され
たボールパッド部、13は配線層7′の所定の個所に形
成された15μm厚さのフォトソルダレジストによる被
覆層を示す。
In (g), 11 is 1 on the copper plating 9.
0.5μ formed through nickel plating of μm thickness
Reference numeral 12 denotes a ball pad portion formed by this, and reference numeral 13 denotes a 15 μm-thick photo-solder resist coating layer formed at a predetermined portion of the wiring layer 7 ′.

【0046】(チ)の14は、ボールパッド部12上に
設けられた半田ボールを示し、この半田ボール14は2
45℃×60秒の条件のもとで形成されたもので、これ
により所定の構造のBGA用TABテープが完成した。
Reference numeral 14 denotes a solder ball provided on the ball pad portion 12, and the solder ball 14
The tape was formed under the conditions of 45 ° C. × 60 seconds, and thus a TAB tape for BGA having a predetermined structure was completed.

【0047】本実施形態の場合には、ポリイミドフィル
ム2へのデバイスホール6の形成をレーザ加工によって
行ったが、レーザ照射時におけるビアホール5は、その
内面が銅メッキ8によって保護された状態にあることか
ら、デバイスホール形成のための高出力のレーザ18を
受けても、ビアホール5の内面に変形をきたす恐れがな
く、従って、この方法は、レーザによってデバイスホー
ルの穿設を行う加工形式にとっては、有効な方法であ
る。
In the case of this embodiment, the device holes 6 are formed in the polyimide film 2 by laser processing. However, the via holes 5 during laser irradiation are in a state where the inner surfaces thereof are protected by the copper plating 8. Therefore, even if a high-power laser 18 for forming a device hole is received, the inner surface of the via hole 5 is not likely to be deformed. Therefore, this method is not suitable for a processing type in which a device hole is formed by a laser. Is an effective method.

【0048】次に、以上の図1〜3の実施の形態によっ
て製造され、それぞれに1個のデバイスホール6と12
8個のビアホール5とを形成された各BGA用TABテ
ープを対象に、特性試験を実施した結果について説明す
る。
Next, the device is manufactured according to the embodiment shown in FIGS.
A result of performing a characteristic test on each of the BGA TAB tapes formed with eight via holes 5 will be described.

【0049】試験は、マイナス55℃と、プラス150
℃とに各30分づゝ保持するのを1サイクルとしたヒー
トサイクル試験によって行われ、200サイクル、50
0サイクル、1,000サイクルの各サイクル時におけ
る導通抵抗を測定し、その変化の状況を観察することに
よって行われたが、図1〜3により製造されたいずれの
TABテープにも導通抵抗の増加は認められず、半田ボ
ール15の脱落も1個もなく、高い熱ストレス安定性が
確認された。
The test was conducted at minus 55 ° C. and plus 150 ° C.
And a heat cycle test in which the temperature was maintained at 30 ° C. for 30 minutes for each cycle.
Conduction resistance was measured at each cycle of 0 cycle and 1,000 cycles, and the change was observed by observing the change. However, the increase of the conduction resistance was observed in any of the TAB tapes manufactured according to FIGS. No solder balls 15 were dropped off, and high thermal stress stability was confirmed.

【0050】また、温度85℃および湿度85%の環境
下において、DCバイアス24Vによるマイグレーショ
ン試験を連続1,000時間実施したが、銅メッキをし
たビアホールにおける導通破壊はなく、上下2層の銅箔
間での絶縁破壊も認められなかった。
A migration test with a DC bias of 24 V was performed continuously for 1,000 hours in an environment of a temperature of 85 ° C. and a humidity of 85%, but there was no conduction breakdown in the copper-plated via hole. No dielectric breakdown was observed between them.

【0051】[0051]

【発明の効果】以上説明したように、本発明によるBG
A用TABテープによれば、ビアホールとデバイスホー
ルとを打ち抜きによって加工するか、あるいは、ビアホ
ールを打ち抜きによって形成し、その内面に金属メッキ
を形成したのちに、レーザ加工によるデバイスホールの
形成を行うものであることから、従来のようにビアホー
ルが過剰レーザのために変形する要因が介在せず、従っ
て、均質なビアホールを備えたBGA用TABテープを
提供することができる。
As described above, the BG according to the present invention is
According to the TAB tape for A, a via hole and a device hole are processed by punching, or a via hole is formed by punching and metal plating is formed on an inner surface thereof, and then a device hole is formed by laser processing. Therefore, there is no intervening factor that causes the via hole to be deformed due to the excessive laser unlike the related art, and therefore, it is possible to provide a TAB tape for BGA having a uniform via hole.

【0052】また、ビアホールの少なくとも内壁面およ
びその周辺に対して、半田ボールの半田付け温度と半田
付け時間とに応じた厚さを有する導電性めっきを被覆す
るものであることから、この導電性めっきの存在が、半
田ボール形成部分に対して、熱伸縮に基づくストレスが
集中したときの抵抗力を与えることになり、従って、熱
伸縮ストレスのために半田ボールの部分で断線するよう
な事態を未然に防止することができる。
Further, since at least the inner wall surface of the via hole and the periphery thereof are covered with conductive plating having a thickness corresponding to the soldering temperature and the soldering time of the solder ball, the conductive plating is applied. The presence of plating gives a resistance to the solder ball forming portion when stress based on thermal expansion and contraction is concentrated, and therefore, a situation such as disconnection at the solder ball portion due to thermal expansion and contraction stress. It can be prevented beforehand.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明によるBGA用TABテープ製造方法の
実施の形態説明図であり、(イ)〜(ト)はその製造手
順を示し、(チ)は半導体素子の搭載構造を示す。
FIGS. 1A to 1G are explanatory views of a manufacturing method of a TAB tape for BGA according to the present invention, wherein FIGS. 1A to 1G show the manufacturing procedure, and FIG.

【図2】本発明によるBGA用TABテープ製造方法の
他の実施形態説明図であり、(イ)〜(ヘ)はその製造
手順である。
FIG. 2 is an explanatory view of another embodiment of the method of manufacturing a TAB tape for BGA according to the present invention, and (a) to (f) show the manufacturing procedure.

【図3】本発明によるBGA用TABテープのさらに他
の実施形態説明図であり、(イ)〜(チ)はその製造手
順説明図である。
FIG. 3 is an explanatory view of still another embodiment of the TAB tape for BGA according to the present invention, and FIGS.

【図4】従来の製造方法における問題点説明図。FIG. 4 is an explanatory view of a problem in a conventional manufacturing method.

【符号の説明】[Explanation of symbols]

1 銅箔 2 ポリイミドフィルム 3 接着剤層 5 ビアホール 6 デバイスホール 6′孔部 7 銅箔 7′配線層 8 銅メッキ 14 半田ボール 18 レーザ DESCRIPTION OF SYMBOLS 1 Copper foil 2 Polyimide film 3 Adhesive layer 5 Via hole 6 Device hole 6 'hole 7 Copper foil 7' wiring layer 8 Copper plating 14 Solder ball 18 Laser

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/60 H01L 23/12 ──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 21/60 H01L 23/12

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 所定のパターンでアレイ状に配置された
半田ボールを外部回路への接続用端子として有し、さら
に、前記所定のパターンに応じたパターンのビアホール
と半導体素子を搭載するためのデバイスホールとを備え
たBGA用TABテープの製造方法において、 第1の金属層を第1の面に有し、接着剤層を第2の面に
有する絶縁フィルムの前記第2の面に前記接着剤層によ
って第2の金属層を接着し、この接着の前に前記ビアホ
ールとデバイスホールを打ち抜きによって形成し、前記
ビアホールの少なくとも内壁面およびその周辺に前記半
田ボールの半田付けの温度と時間に応じた厚さの導電性
めっきを被覆し、前記第2の金属層を加工して所定のパ
ターンの配線層とし、前記絶縁フィルムの前記第1の面
において前記ビアホールに前記導電性めっきを介して前
記半田付けの温度と時間によって前記半田ボールを半田
付けすることを特徴とするBGA用TABテープの製造
方法。
1. A device for mounting solder balls arranged in an array in a predetermined pattern as terminals for connection to an external circuit, and for mounting via holes and semiconductor elements in a pattern corresponding to the predetermined pattern. A method of manufacturing a TAB tape for BGA having a hole, wherein the adhesive is attached to the second surface of an insulating film having a first metal layer on a first surface and an adhesive layer on a second surface. A second metal layer is adhered by a layer, and before the adhesion, the via hole and the device hole are formed by punching, and at least the inner wall surface of the via hole and its periphery are soldered according to the temperature and time of soldering of the solder ball. Covering the conductive plating with a thickness, processing the second metal layer to form a wiring layer of a predetermined pattern, and forming the wiring layer in the via hole on the first surface of the insulating film. Method for producing a TAB tape BGA, characterized by soldering the solder balls by the temperature and time of the soldering through Kishirube conductive plating.
【請求項2】前記導電性めっきの被覆は、前記半田付け
の温度と時間を(245±5)℃×(60±10)秒と
したとき、7〜10μmの厚さの銅めっきの被覆である
ことを特徴とする請求項第1項記載のBGA用TABテ
ープ。
2. The method according to claim 1, wherein the coating of the conductive plating is a copper plating coating having a thickness of 7 to 10 μm, where the temperature and time of the soldering are (245 ± 5) ° C. × (60 ± 10) seconds. 2. The TAB tape for BGA according to claim 1, wherein:
【請求項3】前記絶縁フィルムは、厚さが20〜75μ
mのポリイミドフィルムであり、前記配線層を構成する
前記第2の金属層は、厚さが35μm以下の銅箔である
ことを特徴とする請求項第1項記載のBGA用TABテ
ープ。
3. The insulating film has a thickness of 20 to 75 μm.
2. The TAB tape for BGA according to claim 1, wherein the second metal layer constituting the wiring layer is a copper foil having a thickness of 35 μm or less. 3.
【請求項4】所定のパターンでアレイ状に配置された半
田ボールを外部回路への接続用端子として有するBGA
用TABテープの製造方法において、 第1の金属層を第1の面に有し、接着剤層を第2の面に
有する絶縁フィルムを打ち抜いて前記所定のパターンに
応じた打ち抜きパターンのビアホールを形成し、前記絶
縁フィルムの前記第2の面に前記接着剤層によって第2
の金属層を接着し、前記第1の金属層を加工して所定の
形状の孔部を設け、前記孔部からレーザを照射すること
によって前記絶縁フィルムに前記孔部の形状に応じたデ
バイスホールを形成し、前記ビアホールの少なくとも内
壁面およびその周辺に前記半田ボールの半田付けの温度
と時間に応じた厚さの導電性めっきを被覆し、前記第2
の金属層を加工して所定のパターンの配線層とし、前記
絶縁フィルムの前記第1の面において前記ビアホールに
前記導電性めっきを介して前記半田付けの温度と時間に
よって前記半田ボールを半田付けすることを特徴とする
BGA用TABテープの製造方法。
4. A BGA having solder balls arranged in an array in a predetermined pattern as terminals for connection to an external circuit.
A method of manufacturing a TAB tape for use, comprising: a first metal layer on a first surface; and an insulating film having an adhesive layer on a second surface. The insulating film is punched to form a via hole having a punched pattern corresponding to the predetermined pattern. The second surface of the insulating film is formed on the second surface by the adhesive layer.
The first metal layer is adhered, a hole having a predetermined shape is formed by processing the first metal layer, and a laser hole is irradiated from the hole to form a device hole in the insulating film according to the shape of the hole. Forming at least an inner wall surface of the via hole and its periphery with conductive plating having a thickness corresponding to the temperature and time of soldering the solder ball;
Is processed into a wiring layer of a predetermined pattern, and the solder balls are soldered to the via holes on the first surface of the insulating film via the conductive plating by the temperature and time of the soldering. A method for producing a TAB tape for BGA.
【請求項5】前記導電性めっき被覆は、前記半田付けの
温度と時間を(245±5)℃×(60±10)秒とし
たとき、7〜10μmの厚さの銅メッキの被覆であるこ
とを特徴とする請求項第4項記載のBGA用TABテー
プの製造方法。
5. The conductive plating coating is a copper plating coating having a thickness of 7 to 10 μm when the soldering temperature and time are (245 ± 5) ° C. × (60 ± 10) seconds. The method for producing a TAB tape for BGA according to claim 4, characterized in that:
【請求項6】前記絶縁フィルムは、厚さが20〜75μ
mのポリイミドフィルムであり、前記配線層を構成する
前記第2の金属層は、厚さが35μm以下の銅箔である
ことを特徴とする請求項第4項記載のBGA用TABテ
ープの製造方法。
6. The insulating film has a thickness of 20 to 75 μm.
5. The method for manufacturing a TAB tape for BGA according to claim 4, wherein the second metal layer constituting the wiring layer is a copper foil having a thickness of 35 μm or less. .
JP28832897A 1997-10-21 1997-10-21 Method for manufacturing TAB tape for BGA Expired - Fee Related JP3324472B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28832897A JP3324472B2 (en) 1997-10-21 1997-10-21 Method for manufacturing TAB tape for BGA

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28832897A JP3324472B2 (en) 1997-10-21 1997-10-21 Method for manufacturing TAB tape for BGA

Publications (2)

Publication Number Publication Date
JPH11121541A JPH11121541A (en) 1999-04-30
JP3324472B2 true JP3324472B2 (en) 2002-09-17

Family

ID=17728770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28832897A Expired - Fee Related JP3324472B2 (en) 1997-10-21 1997-10-21 Method for manufacturing TAB tape for BGA

Country Status (1)

Country Link
JP (1) JP3324472B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7918018B2 (en) * 2007-06-12 2011-04-05 Texas Instruments Incorporated Method of fabricating a semiconductor device
CN104505350B (en) * 2014-12-24 2019-04-26 山东新恒汇电子科技有限公司 The processing method of two-sided conduction IC card carrier band

Also Published As

Publication number Publication date
JPH11121541A (en) 1999-04-30

Similar Documents

Publication Publication Date Title
JP4541753B2 (en) Manufacturing method of electronic component mounting structure
US6544428B1 (en) Method for producing a multi-layer circuit board using anisotropic electro-conductive adhesive layer
EP0863548A2 (en) Mounting assembly of integrated circuit device and method for production thereof
JPH0888245A (en) Semiconductor device
JP2001177045A (en) Semiconductor device and method for manufacturing the same
JP2004342988A (en) Method for manufacturing semiconductor package and semiconductor device
JPH09199635A (en) Multilayer film for forming circuit substrate, multilayer circuit substrate using it, and package for semiconductor device
JP2001250876A (en) Semiconductor device and its manufacturing method
JP2000286304A (en) Manufacture of semiconductor element, semiconductor element, and manufacture of semiconductor device, and mounting module
JP3116926B2 (en) Package structure and semiconductor device, package manufacturing method, and semiconductor device manufacturing method
JP3324472B2 (en) Method for manufacturing TAB tape for BGA
JP3513983B2 (en) Manufacturing method of chip carrier
JP4593444B2 (en) Manufacturing method of electronic component mounting structure
JPH07297320A (en) Bga type semiconductor device
JP2001053194A (en) Double layer wiring tab tape and manufacturing method thereof
JPH1117309A (en) Electronic parts connecting mechanism, electronic circuit board using it, and its manufacture
JP3351312B2 (en) Method of manufacturing TAB tape for T-BGA
JP2003163240A (en) Semiconductor device and manufacturing method therefor
JP2002176267A (en) Electronic parts, circuit device, manufacturing method therefor and semiconductor device
JP3258564B2 (en) Semiconductor device and manufacturing method thereof
JPH11260961A (en) Board for mounting semiconductor and its manufacture, and method of mounting semiconductor chip
JP3541741B2 (en) Method of manufacturing multilayer TAB tape
JP3033541B2 (en) TAB tape, semiconductor device, and method of manufacturing semiconductor device
JPH10326849A (en) Production of bga-type semiconductor device
JP2001053116A (en) Two-layer tab tape and manufacture thereof

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090705

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees