JPH08153689A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08153689A JPH08153689A JP29298594A JP29298594A JPH08153689A JP H08153689 A JPH08153689 A JP H08153689A JP 29298594 A JP29298594 A JP 29298594A JP 29298594 A JP29298594 A JP 29298594A JP H08153689 A JPH08153689 A JP H08153689A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- semiconductor device
- film
- barrier metal
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 層間絶縁膜４内のコンタクトホール１０形成
や導体層６の成膜の条件に関係なく、導体層６をコンタ
クトホール１０内に精度よく埋め込み、導体層６および
バリアメタル膜５のリセス量の増加による金属配線層７
の断線を防ぐ半導体装置の製造方法を得る。 【構成】 層間絶縁膜４に形成したコンタクトホール１
０をバリアメタル膜５と導体層６で埋め込んだ後、半導
体装置側部から活性化されたエッチングガス１３を供給
してバリアメタル膜５と導体層６をエッチングすること
により、コンタクトホール１０内部にまでエッチングが
進行することを防ぐ。
や導体層６の成膜の条件に関係なく、導体層６をコンタ
クトホール１０内に精度よく埋め込み、導体層６および
バリアメタル膜５のリセス量の増加による金属配線層７
の断線を防ぐ半導体装置の製造方法を得る。 【構成】 層間絶縁膜４に形成したコンタクトホール１
０をバリアメタル膜５と導体層６で埋め込んだ後、半導
体装置側部から活性化されたエッチングガス１３を供給
してバリアメタル膜５と導体層６をエッチングすること
により、コンタクトホール１０内部にまでエッチングが
進行することを防ぐ。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置の製造方法
に関し、特に層間絶縁膜内に形成された開口部への金属
の埋め込み技術に関するものである。
に関し、特に層間絶縁膜内に形成された開口部への金属
の埋め込み技術に関するものである。
【０００２】
【従来の技術】図３、図４にｐ型のシリコン半導体基板
（以下基板と記す。）の一主面上に形成したｎ型の不純
物領域とその上部に形成した金属配線層間の接続に関す
る従来の製造方法を示す。
（以下基板と記す。）の一主面上に形成したｎ型の不純
物領域とその上部に形成した金属配線層間の接続に関す
る従来の製造方法を示す。
【０００３】図４（ｃ）は従来の半導体装置の製造方法
により得られる半導体装置の断面図を示す。図におい
て、１はｐ型基板、２はイオン注入により形成したｎ型
不純物領域、３は熱酸化により形成したシリコン酸化膜
からなる絶縁膜、４は化学的気相法（以下ＣＶＤ法と記
す。）により形成したシリコン酸化膜からなる層間絶縁
膜、５はスパッタ法により形成した窒化チタン（以下Ｔ
ｉＮと記す。）からなるバリアメタル膜、６はＣＶＤ法
により形成したタングステン（以下Ｗと記す。）からな
る導体層、７はアルミニウム合金（以下Ａｌ合金と記
す。）からなる金属配線層である。
により得られる半導体装置の断面図を示す。図におい
て、１はｐ型基板、２はイオン注入により形成したｎ型
不純物領域、３は熱酸化により形成したシリコン酸化膜
からなる絶縁膜、４は化学的気相法（以下ＣＶＤ法と記
す。）により形成したシリコン酸化膜からなる層間絶縁
膜、５はスパッタ法により形成した窒化チタン（以下Ｔ
ｉＮと記す。）からなるバリアメタル膜、６はＣＶＤ法
により形成したタングステン（以下Ｗと記す。）からな
る導体層、７はアルミニウム合金（以下Ａｌ合金と記
す。）からなる金属配線層である。
【０００４】図３（ａ）（ｂ）（ｃ）（ｄ），図４
（ａ）（ｂ）（ｃ）は、従来の半導体装置の製造方法を
工程を追って順次示した断面図である。図を参照して説
明する。
（ａ）（ｂ）（ｃ）は、従来の半導体装置の製造方法を
工程を追って順次示した断面図である。図を参照して説
明する。
【０００５】図３（ａ）に示すように、ｐ型基板１上に
熱酸化によりシリコン酸化膜からなる絶縁膜３、イオン
注入により下部導電層であるｎ型不純物領域２を形成
し、次に全面にＣＶＤ法によりシリコン酸化膜からなる
層間絶縁膜４，フォトレジスト（図示せず）を形成後、
写真製版処理（露光→現像）を行うことによりフォトレ
ジストパターン（以下レジストパターンと記す。）９を
形成する。
熱酸化によりシリコン酸化膜からなる絶縁膜３、イオン
注入により下部導電層であるｎ型不純物領域２を形成
し、次に全面にＣＶＤ法によりシリコン酸化膜からなる
層間絶縁膜４，フォトレジスト（図示せず）を形成後、
写真製版処理（露光→現像）を行うことによりフォトレ
ジストパターン（以下レジストパターンと記す。）９を
形成する。
【０００６】次に図３（ｂ）に示すように、レジストパ
ターン９をマスクとして異方性の反応性イオンエッチン
グ（以下ＲＩＥと記す。）を行い、層間絶縁膜４を選択
的にエッチング除去し、開口部としてのコンタクトホー
ル１０を形成する。次にアッシング処理を行いレジスト
パターン９を除去する。
ターン９をマスクとして異方性の反応性イオンエッチン
グ（以下ＲＩＥと記す。）を行い、層間絶縁膜４を選択
的にエッチング除去し、開口部としてのコンタクトホー
ル１０を形成する。次にアッシング処理を行いレジスト
パターン９を除去する。
【０００７】次に図３（ｃ）に示すように、スパッタ法
により形成したバリアメタル膜であるＴｉＮ膜５を形成
する。このＴｉＮ膜５はコンタクト部へのＳｉの析出を
防止し、安全な微細オーミックコンタクトを形成するた
めに必要である。また、Ｗ膜６を形成するための密着層
としても必要である。
により形成したバリアメタル膜であるＴｉＮ膜５を形成
する。このＴｉＮ膜５はコンタクト部へのＳｉの析出を
防止し、安全な微細オーミックコンタクトを形成するた
めに必要である。また、Ｗ膜６を形成するための密着層
としても必要である。
【０００８】次に図３（ｄ）に示すように、ＣＶＤ法に
よりコンタクトホール１０を導体層であるＷ膜６で埋め
込む。この時、コンタクトホール１０の上部直径１０ａ
が底部直径１０ｂよりも小さく形成された場合や、コン
タクトホール１０内部でのＷ膜６の被覆膜厚１１ａとコ
ンタクトホール１０以外の部分でのＷ膜６の被覆膜厚１
１ｂとの比で示されるカバレッジ率（１１ｂの厚さ／１
１ａの厚さ）が１以下の場合、コンタクトホール１０中
央部にＷ膜６が存在しない空間（以下ボイドと記す。）
１２が発生する。
よりコンタクトホール１０を導体層であるＷ膜６で埋め
込む。この時、コンタクトホール１０の上部直径１０ａ
が底部直径１０ｂよりも小さく形成された場合や、コン
タクトホール１０内部でのＷ膜６の被覆膜厚１１ａとコ
ンタクトホール１０以外の部分でのＷ膜６の被覆膜厚１
１ｂとの比で示されるカバレッジ率（１１ｂの厚さ／１
１ａの厚さ）が１以下の場合、コンタクトホール１０中
央部にＷ膜６が存在しない空間（以下ボイドと記す。）
１２が発生する。
【０００９】次に図４（ａ）に示すように、上部からの
プラズマドライエッチングによりＷ膜６の全面エッチン
グを行い、コンタクトホール１０内のみＷ膜６を残す。
次に図４（ｂ）に示すように、Ｗ膜６と同様に上部から
のプラズマドライエッチングにより表面に露出している
ＴｉＮ膜５をエッチング除去する。ＴｉＮ膜５をエッチ
ング除去することにより、半導体装置の表面がＴｉＮ膜
５の膜厚分だけ低くなるため、Ｗ膜６のリセス量（コン
タクトホール１０の最表面からのエッチング深さ。）が
小さくなる。
プラズマドライエッチングによりＷ膜６の全面エッチン
グを行い、コンタクトホール１０内のみＷ膜６を残す。
次に図４（ｂ）に示すように、Ｗ膜６と同様に上部から
のプラズマドライエッチングにより表面に露出している
ＴｉＮ膜５をエッチング除去する。ＴｉＮ膜５をエッチ
ング除去することにより、半導体装置の表面がＴｉＮ膜
５の膜厚分だけ低くなるため、Ｗ膜６のリセス量（コン
タクトホール１０の最表面からのエッチング深さ。）が
小さくなる。
【００１０】次に図４（ｃ）に示すように、スパッタ法
で金属配線層であるＡｌ合金膜７を形成する。
で金属配線層であるＡｌ合金膜７を形成する。
【００１１】
【発明が解決しようとする課題】従来の半導体装置の製
造方法は、以上のような方法であったので、導体層６の
エッチングにおいて、上面からのプラズマエッチングで
は基板１の垂直方向にエッチングが進行するため、導体
層６のリセス量が増加すると共に、導体層６の膜厚が小
さくなりボイド１２が発生しているとコンタクトホール
１０底部のバリアメタル膜５までエッチングが進行す
る。極端な場合には、図４（ａ）に示すように不純物領
域２にまでエッチングが進行してエッチングダメージ８
を与えてしまい、電気的接続に不良を生じ所望の電気的
特性が得られない。このため製造工程において、コンタ
クトホール１０内にボイド１２を形成しないために、コ
ンタクトホール１０の上部直径１０ａと底部直径１０ｂ
との大きさや、導体層６のコンタクトホール１０内外で
の膜厚１１ａ，１１ｂの厳密な管理規制が必要であっ
た。
造方法は、以上のような方法であったので、導体層６の
エッチングにおいて、上面からのプラズマエッチングで
は基板１の垂直方向にエッチングが進行するため、導体
層６のリセス量が増加すると共に、導体層６の膜厚が小
さくなりボイド１２が発生しているとコンタクトホール
１０底部のバリアメタル膜５までエッチングが進行す
る。極端な場合には、図４（ａ）に示すように不純物領
域２にまでエッチングが進行してエッチングダメージ８
を与えてしまい、電気的接続に不良を生じ所望の電気的
特性が得られない。このため製造工程において、コンタ
クトホール１０内にボイド１２を形成しないために、コ
ンタクトホール１０の上部直径１０ａと底部直径１０ｂ
との大きさや、導体層６のコンタクトホール１０内外で
の膜厚１１ａ，１１ｂの厳密な管理規制が必要であっ
た。
【００１２】また、バリアメタル層５のエッチング除去
工程において、上部からのプラズマエッチングでは基板
１の垂直方向にエッチングが進行するので、表面のバリ
アメタル膜５のエッチング終了後も図４（ｂ）に示すよ
うにコンタクトホール１０内でのバリアメタル膜５の垂
直方向へのエッチングは進行し、バリアメタル膜５のリ
セス量が増加する。リセス量の増加は、次工程における
金属配線層７の成膜時のカバレッジに問題を生じ、極端
な場合には図４（ｃ）のように断線を生じる。
工程において、上部からのプラズマエッチングでは基板
１の垂直方向にエッチングが進行するので、表面のバリ
アメタル膜５のエッチング終了後も図４（ｂ）に示すよ
うにコンタクトホール１０内でのバリアメタル膜５の垂
直方向へのエッチングは進行し、バリアメタル膜５のリ
セス量が増加する。リセス量の増加は、次工程における
金属配線層７の成膜時のカバレッジに問題を生じ、極端
な場合には図４（ｃ）のように断線を生じる。
【００１３】この発明は上記のような問題点を解消する
ためになされたもので、層間絶縁膜４内のコンタクトホ
ール１０形成や導体層６の成膜の条件に関係なく、導体
層６をコンタクトホール１０内に精度よく埋め込み、導
体層６およびバリアメタル膜５のリセス量の増加による
金属配線層７の断線を防ぐ、半導体装置の製造方法を得
ることを目的とする。
ためになされたもので、層間絶縁膜４内のコンタクトホ
ール１０形成や導体層６の成膜の条件に関係なく、導体
層６をコンタクトホール１０内に精度よく埋め込み、導
体層６およびバリアメタル膜５のリセス量の増加による
金属配線層７の断線を防ぐ、半導体装置の製造方法を得
ることを目的とする。
【００１４】
【課題を解決するための手段】この発明の請求項１に係
る半導体装置の製造方法は、上部導電層と下部導電層と
の間に形成される層間絶縁膜に形成した開口部を含む基
板全面にバリアメタル膜を形成し、次に前記バリアメタ
ル膜上面に導体層を形成し、次に半導体装置を回転させ
ながら前記半導体装置の側部から活性化したエッチング
ガスを供給して、前記開口部にのみ前記導体層を残すた
めのエッチングと表面の前記バリアメタル膜のエッチン
グ除去とを行い、次に全面に前記上部導電層となる金属
配線層を形成するようにしたものである。
る半導体装置の製造方法は、上部導電層と下部導電層と
の間に形成される層間絶縁膜に形成した開口部を含む基
板全面にバリアメタル膜を形成し、次に前記バリアメタ
ル膜上面に導体層を形成し、次に半導体装置を回転させ
ながら前記半導体装置の側部から活性化したエッチング
ガスを供給して、前記開口部にのみ前記導体層を残すた
めのエッチングと表面の前記バリアメタル膜のエッチン
グ除去とを行い、次に全面に前記上部導電層となる金属
配線層を形成するようにしたものである。
【００１５】また、この発明の請求項２に係る半導体装
置に製造方法は、上部導電層と下部導電層との間に形成
される層間絶縁膜に形成した開口部を含む基板全面にバ
リアメタル膜を形成し、次に前記バリアメタル膜上面に
導体層を形成し、次に半導体装置を回転させながらエッ
チングガスと前記半導体装置側部からの光とを供給し
て、前記開口部にのみ前記導体層を残すためのエッチン
グと表面の前記バリアメタル膜のエッチング除去とを行
い、次に全面に前記上部導電層となる金属配線層を形成
するようにしたものである。
置に製造方法は、上部導電層と下部導電層との間に形成
される層間絶縁膜に形成した開口部を含む基板全面にバ
リアメタル膜を形成し、次に前記バリアメタル膜上面に
導体層を形成し、次に半導体装置を回転させながらエッ
チングガスと前記半導体装置側部からの光とを供給し
て、前記開口部にのみ前記導体層を残すためのエッチン
グと表面の前記バリアメタル膜のエッチング除去とを行
い、次に全面に前記上部導電層となる金属配線層を形成
するようにしたものである。
【００１６】
【作用】この発明に係る半導体装置の製造方法において
は、半導体装置を回転させながら半導体装置側部から活
性化されたエッチングガスを供給してエッチングを行う
ので、開口部内部までエッチングが進行するのが防止で
き、開口部内部の導体層やバリアメタル膜がエッチング
されないので、電気的接続の不良や金属配線層の断線を
防止することができる。
は、半導体装置を回転させながら半導体装置側部から活
性化されたエッチングガスを供給してエッチングを行う
ので、開口部内部までエッチングが進行するのが防止で
き、開口部内部の導体層やバリアメタル膜がエッチング
されないので、電気的接続の不良や金属配線層の断線を
防止することができる。
【００１７】また、半導体装置を回転させながらエッチ
ングガスと前記半導体装置側部からのエッチングガスを
励起させるための光とを供給してエッチングを行うの
で、開口部内部までエッチングが進行するのが防止で
き、開口部内部の導体層やバリアメタル膜がエッチング
されないので、電気的接続の不良や金属配線層の断線を
防止することができる。
ングガスと前記半導体装置側部からのエッチングガスを
励起させるための光とを供給してエッチングを行うの
で、開口部内部までエッチングが進行するのが防止で
き、開口部内部の導体層やバリアメタル膜がエッチング
されないので、電気的接続の不良や金属配線層の断線を
防止することができる。
【００１８】
実施例１．以下本発明の実施例１について、図面を参照
して説明する。図１（ｄ）は、実施例１に係る半導体装
置の製造方法により得られた半導体装置の断面図を示
し、図１（ａ）（ｂ）（ｃ）（ｄ）は、実施例１に係る
半導体装置の製造方法を工程を追って順次示した半導体
装置の断面図である。図において、従来例と同一符号は
同一部分を示し、１３は導体層６をエッチングするため
の活性化されたエッチングガスを、１４はバリアメタル
膜５をエッチングするための活性化されたエッチングガ
スを示す。
して説明する。図１（ｄ）は、実施例１に係る半導体装
置の製造方法により得られた半導体装置の断面図を示
し、図１（ａ）（ｂ）（ｃ）（ｄ）は、実施例１に係る
半導体装置の製造方法を工程を追って順次示した半導体
装置の断面図である。図において、従来例と同一符号は
同一部分を示し、１３は導体層６をエッチングするため
の活性化されたエッチングガスを、１４はバリアメタル
膜５をエッチングするための活性化されたエッチングガ
スを示す。
【００１９】従来例と同様にして、コンタクトホール１
０内にＷ膜６を埋め込む（図３（ａ）（ｂ）（ｃ）
（ｄ）参照）。次に、図１（ａ）に示した状態のＷ膜６
を、コンタクトホール１０内部にのみ残すために、活性
化されたガスを半導体装置側部から供給してエッチング
を行う。図１（ｂ）に示すように、半導体装置を回転さ
せながら活性化されたガス１３を半導体装置側部から供
給してエッチングを行う。エッチングガスは六フッ化硫
黄（ＳＦ6）、三フッ化窒素（ＮＦ3）、六フッ化炭素
（Ｃ2Ｆ6）等の、導体層とエッチング反応を生じるガス
を用い、活性化には、マイクロ波励起によるプラズマを
用いた。
０内にＷ膜６を埋め込む（図３（ａ）（ｂ）（ｃ）
（ｄ）参照）。次に、図１（ａ）に示した状態のＷ膜６
を、コンタクトホール１０内部にのみ残すために、活性
化されたガスを半導体装置側部から供給してエッチング
を行う。図１（ｂ）に示すように、半導体装置を回転さ
せながら活性化されたガス１３を半導体装置側部から供
給してエッチングを行う。エッチングガスは六フッ化硫
黄（ＳＦ6）、三フッ化窒素（ＮＦ3）、六フッ化炭素
（Ｃ2Ｆ6）等の、導体層とエッチング反応を生じるガス
を用い、活性化には、マイクロ波励起によるプラズマを
用いた。
【００２０】このエッチングにおいて、活性化されたエ
ッチングガス１３は半導体装置側部から供給されている
ので、コンタクトホール１０内部へはエッチングが進行
しにくいため、コンタクトホール１０内にＷ膜６の形成
されていないボイド１２が発生していても、コンタクト
ホール１０底部のＴｉＮ膜５や基板１内の不純物領域２
までエッチングが進むことはない。
ッチングガス１３は半導体装置側部から供給されている
ので、コンタクトホール１０内部へはエッチングが進行
しにくいため、コンタクトホール１０内にＷ膜６の形成
されていないボイド１２が発生していても、コンタクト
ホール１０底部のＴｉＮ膜５や基板１内の不純物領域２
までエッチングが進むことはない。
【００２１】次に図１（ｃ）に示すように、活性化され
たエッチングガスを変えて更にエッチングを進め、表面
に露出したＴｉＮ膜５を除去する。エッチングガス１４
には、塩素（Ｃｌ2）等ＴｉＮ膜５とエッチング反応を
生じるガスを用いる。このエッチングにおいて、活性化
されたエッチングガス１４は半導体装置側部から供給さ
れているので、コンタクトホール１０内部へはエッチン
グが進行しにくいため、コンタクトホール１０側壁のＴ
ｉＮ膜５のエッチングが進まずＴｉＮ膜５のリセス量の
増加を防ぐことができる。
たエッチングガスを変えて更にエッチングを進め、表面
に露出したＴｉＮ膜５を除去する。エッチングガス１４
には、塩素（Ｃｌ2）等ＴｉＮ膜５とエッチング反応を
生じるガスを用いる。このエッチングにおいて、活性化
されたエッチングガス１４は半導体装置側部から供給さ
れているので、コンタクトホール１０内部へはエッチン
グが進行しにくいため、コンタクトホール１０側壁のＴ
ｉＮ膜５のエッチングが進まずＴｉＮ膜５のリセス量の
増加を防ぐことができる。
【００２２】次に図１（ｄ）に示すように、従来例と同
様にして全面にＡｌ合金膜７を形成する。このとき、コ
ンタクトホール１０内部のボイド１２でのエッチングが
ＴｉＮ膜５や不純物領域２まで進行していないため、断
線等電気的特性に対する悪影響はない。
様にして全面にＡｌ合金膜７を形成する。このとき、コ
ンタクトホール１０内部のボイド１２でのエッチングが
ＴｉＮ膜５や不純物領域２まで進行していないため、断
線等電気的特性に対する悪影響はない。
【００２３】実施例２．以下本発明の実施例２につい
て、図面を参照して説明する。図２（ａ）（ｂ）（ｃ）
（ｄ）は、実施例２に係る半導体装置の製造方法を、工
程を追って順次示した断面図である。図において、従来
例と同一符号は同一部分を示し、１５は導体層６をエッ
チングするためのガス、１６はバリアメタル膜５をエッ
チングするためのガス、１７はエッチングするためのガ
ス１５，１６を励起するための光を示す。
て、図面を参照して説明する。図２（ａ）（ｂ）（ｃ）
（ｄ）は、実施例２に係る半導体装置の製造方法を、工
程を追って順次示した断面図である。図において、従来
例と同一符号は同一部分を示し、１５は導体層６をエッ
チングするためのガス、１６はバリアメタル膜５をエッ
チングするためのガス、１７はエッチングするためのガ
ス１５，１６を励起するための光を示す。
【００２４】従来例と同様にして、コンタクトホール１
０内にＷ膜６を埋め込む（図３（ａ）（ｂ）（ｃ）
（ｄ）参照）。次に、図２（ａ）に示した状態のＷ膜６
をコンタクトホール１０内のみに残すために、半導体装
置側部からガスと光とを供給してエッチングを行う。図
２（ｂ）に示すように、半導体装置を回転させながらエ
ッチングガス１５の存在している半導体装置表面に半導
体装置側部からエッチングガス１５を励起するための光
１７を供給しエッチングを行う。エッチングガス１５は
六フッ化硫黄（ＳＦ6）、三フッ化窒素（ＮＦ3）、六フ
ッ化炭素（Ｃ2Ｆ6）等の導体層とエッチング反応を生じ
るガスを用い、光１７は二酸化炭素レーザ（ＣＯ2レー
ザ）、アルゴンレーザ、エキシマレーザ等のエッチング
ガス１５を励起する光源からの光を用いた。
０内にＷ膜６を埋め込む（図３（ａ）（ｂ）（ｃ）
（ｄ）参照）。次に、図２（ａ）に示した状態のＷ膜６
をコンタクトホール１０内のみに残すために、半導体装
置側部からガスと光とを供給してエッチングを行う。図
２（ｂ）に示すように、半導体装置を回転させながらエ
ッチングガス１５の存在している半導体装置表面に半導
体装置側部からエッチングガス１５を励起するための光
１７を供給しエッチングを行う。エッチングガス１５は
六フッ化硫黄（ＳＦ6）、三フッ化窒素（ＮＦ3）、六フ
ッ化炭素（Ｃ2Ｆ6）等の導体層とエッチング反応を生じ
るガスを用い、光１７は二酸化炭素レーザ（ＣＯ2レー
ザ）、アルゴンレーザ、エキシマレーザ等のエッチング
ガス１５を励起する光源からの光を用いた。
【００２５】このエッチングにおいて、エッチングガス
１５を励起する光１７は半導体装置側部から半導体装置
表面に照射されているため、半導体装置表面に存在する
エッチングガス１５しか励起しないのでコンタクトホー
ル１０内部へはエッチングが進行しにくい。従って、コ
ンタクトホール１０内にＷ膜６の形成されていないボイ
ド１２が発生しても、コンタクトホール１０底部のＴｉ
Ｎ膜５や基板１内の不純物領域２までエッチングが進む
ことはない。
１５を励起する光１７は半導体装置側部から半導体装置
表面に照射されているため、半導体装置表面に存在する
エッチングガス１５しか励起しないのでコンタクトホー
ル１０内部へはエッチングが進行しにくい。従って、コ
ンタクトホール１０内にＷ膜６の形成されていないボイ
ド１２が発生しても、コンタクトホール１０底部のＴｉ
Ｎ膜５や基板１内の不純物領域２までエッチングが進む
ことはない。
【００２６】次に図２（ｃ）に示すように、エッチング
ガスを変えて更にエッチングを進め、表面に露出したＴ
ｉＮ膜５を除去する。エッチングガス１６は塩素（Ｃｌ
2）等ＴｉＮ膜５とエッチング反応を生じるガスを用い
る。このエッチングにおいて、エッチングガス１６を励
起する光１７は半導体装置側部から半導体装置表面に照
射されているため、半導体装置表面に存在するエッチン
グガス１６しか励起しないのでコンタクトホール１０内
部へはエッチングが進行しにくい。従って、コンタクト
ホール１０側壁のＴｉＮ膜５のエッチングが進まずＴｉ
Ｎ膜５のリセス量の増加を防ぐことができる。
ガスを変えて更にエッチングを進め、表面に露出したＴ
ｉＮ膜５を除去する。エッチングガス１６は塩素（Ｃｌ
2）等ＴｉＮ膜５とエッチング反応を生じるガスを用い
る。このエッチングにおいて、エッチングガス１６を励
起する光１７は半導体装置側部から半導体装置表面に照
射されているため、半導体装置表面に存在するエッチン
グガス１６しか励起しないのでコンタクトホール１０内
部へはエッチングが進行しにくい。従って、コンタクト
ホール１０側壁のＴｉＮ膜５のエッチングが進まずＴｉ
Ｎ膜５のリセス量の増加を防ぐことができる。
【００２７】実施例３．また上記実施例１，２では、Ｗ
膜６の形成工程は、ブランケットＣＶＤ法により全面に
Ｗ膜６を形成する場合を示したが（図３（ａ）、図４
（ａ）参照）、選択ＣＶＤ法であってもよい。また、上
記各実施例では、導体層としてＷを用いたが、アルミニ
ウム（Ａｌ）、モリブデン（Ｍｏ）等を用いてもよい。
エッチングガスとしては、Ａｌに対しては、塩素（Ｃｌ
2）、三塩化ホウ素（ＢＣｌ3）等、Ｍｏに対しては、四
フッ化炭素（ＣＦ4）、六フッ化硫黄（ＳＦ6）等、各導
体層とエッチング反応を生じるガスを用いる。また、バ
リアメタル膜としてＴｉＮを用いたが、チタン（Ｔｉ）
とＴｉＮの積層膜等、バリアメタル層として効果のある
膜であればよい。
膜６の形成工程は、ブランケットＣＶＤ法により全面に
Ｗ膜６を形成する場合を示したが（図３（ａ）、図４
（ａ）参照）、選択ＣＶＤ法であってもよい。また、上
記各実施例では、導体層としてＷを用いたが、アルミニ
ウム（Ａｌ）、モリブデン（Ｍｏ）等を用いてもよい。
エッチングガスとしては、Ａｌに対しては、塩素（Ｃｌ
2）、三塩化ホウ素（ＢＣｌ3）等、Ｍｏに対しては、四
フッ化炭素（ＣＦ4）、六フッ化硫黄（ＳＦ6）等、各導
体層とエッチング反応を生じるガスを用いる。また、バ
リアメタル膜としてＴｉＮを用いたが、チタン（Ｔｉ）
とＴｉＮの積層膜等、バリアメタル層として効果のある
膜であればよい。
【００２８】このように上記実施例では、コンタクトホ
ール１０内に導体層６を埋め込んだ後、半導体装置の側
部から活性化されたエッチングガス１３またはエッチン
グガス１５と励起のための光１７とを供給して、コンタ
クトホール１０内部以外の導体層６をエッチング除去す
るので、コンタクトホール１０内部でのエッチングが進
行しにくく、コンタクトホール１０内の導体層６にボイ
ド１２が生じていてもコンタクトホール１０底部のバリ
アメタル膜５や不純物領域２までエッチングされること
がない。また、導体層６のエッチング除去の後に同様の
エッチング方法で表面に露出しているバリアメタル膜５
を除去するので、コンタクトホール１０内部のバリアメ
タル膜５のリセス量が増加しないため電極配線層のカバ
レッジに問題を生じることがない。
ール１０内に導体層６を埋め込んだ後、半導体装置の側
部から活性化されたエッチングガス１３またはエッチン
グガス１５と励起のための光１７とを供給して、コンタ
クトホール１０内部以外の導体層６をエッチング除去す
るので、コンタクトホール１０内部でのエッチングが進
行しにくく、コンタクトホール１０内の導体層６にボイ
ド１２が生じていてもコンタクトホール１０底部のバリ
アメタル膜５や不純物領域２までエッチングされること
がない。また、導体層６のエッチング除去の後に同様の
エッチング方法で表面に露出しているバリアメタル膜５
を除去するので、コンタクトホール１０内部のバリアメ
タル膜５のリセス量が増加しないため電極配線層のカバ
レッジに問題を生じることがない。
【００２９】
【発明の効果】以上のように、この発明の請求項１によ
れば、上部導電層と下部導電層との間に形成される層間
絶縁膜に形成した開口部にバリアメタル膜と導体層を埋
め込み、開口部内部にのみ導体層を残すエッチングと、
導体層を除去した後に層間絶縁膜表面に露出したバリア
メタル膜を除去するエッチングにおいて、半導体装置を
回転させながら、活性化されたエッチングガスを半導体
装置側部から供給してエッチングを行うようにしたの
で、コンタクトホール内部までエッチングが進行しにく
く、コンタクトホール内部の導体層やバリアメタル膜が
エッチング除去されないため、電気的接続の不良や金属
配線層の断線等の電気的な悪影響を防止することができ
る。
れば、上部導電層と下部導電層との間に形成される層間
絶縁膜に形成した開口部にバリアメタル膜と導体層を埋
め込み、開口部内部にのみ導体層を残すエッチングと、
導体層を除去した後に層間絶縁膜表面に露出したバリア
メタル膜を除去するエッチングにおいて、半導体装置を
回転させながら、活性化されたエッチングガスを半導体
装置側部から供給してエッチングを行うようにしたの
で、コンタクトホール内部までエッチングが進行しにく
く、コンタクトホール内部の導体層やバリアメタル膜が
エッチング除去されないため、電気的接続の不良や金属
配線層の断線等の電気的な悪影響を防止することができ
る。
【００３０】また、この発明の請求項２によれば、上部
導電層と下部導電層との間に形成される層間絶縁膜に形
成した開口部にバリアメタル膜と導体層を埋め込み、開
口部内部にのみ導体層を残すエッチングと、導体層を除
去した後に層間絶縁膜表面に露出したバリアメタル膜を
除去するエッチングにおいて、半導体装置を回転させな
がら、エッチングガスと半導体装置側部からのエッチン
グガスを励起するための光とを供給してエッチングを行
うようにしたので、コンタクトホール内部までエッチン
グが進行しにくく、コンタクトホール内部の導体層やバ
リアメタル膜がエッチング除去されないため、電気的接
続の不良や金属配線層の断線等の電気的な悪影響を防止
することができる。
導電層と下部導電層との間に形成される層間絶縁膜に形
成した開口部にバリアメタル膜と導体層を埋め込み、開
口部内部にのみ導体層を残すエッチングと、導体層を除
去した後に層間絶縁膜表面に露出したバリアメタル膜を
除去するエッチングにおいて、半導体装置を回転させな
がら、エッチングガスと半導体装置側部からのエッチン
グガスを励起するための光とを供給してエッチングを行
うようにしたので、コンタクトホール内部までエッチン
グが進行しにくく、コンタクトホール内部の導体層やバ
リアメタル膜がエッチング除去されないため、電気的接
続の不良や金属配線層の断線等の電気的な悪影響を防止
することができる。
【図１】 この発明の実施例１に係る半導体装置の製造
方法を説明するための工程図である。
方法を説明するための工程図である。
【図２】 この発明の実施例２に係る半導体装置の製造
方法を説明するための工程図である。
方法を説明するための工程図である。
【図３】 従来例に係る半導体装置の製造方法を説明す
るための工程図である。
るための工程図である。
【図４】 従来例に係る半導体装置の製造方法を説明す
るための工程図である。
るための工程図である。
２ ｎ型不純物領域（下部導電層）、４ 層間絶縁膜、
５ バリアメタル膜、６，６ａ 導体層、７ 金属配線
層（上部導電層）、１０ コンタクトホール（開口
部）、１３ 導体層のエッチングガス（活性化されたも
の）、１４ バリアメタル膜のエッチングガス（活性化
されたもの）、１５ 導体層のエッチングガス（活性化
されていないもの）、１６ バリアメタル膜のエッチン
グガス（活性化されていないもの）、１７ エッチング
ガス１５，１６を励起するための光。
５ バリアメタル膜、６，６ａ 導体層、７ 金属配線
層（上部導電層）、１０ コンタクトホール（開口
部）、１３ 導体層のエッチングガス（活性化されたも
の）、１４ バリアメタル膜のエッチングガス（活性化
されたもの）、１５ 導体層のエッチングガス（活性化
されていないもの）、１６ バリアメタル膜のエッチン
グガス（活性化されていないもの）、１７ エッチング
ガス１５，１６を励起するための光。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/3205 21/768 Ｈ０１Ｌ 21/90 Ｃ
Claims (2)
- 【請求項１】 上部導電層と下部導電層との間に形成さ
れる層間絶縁膜に開口部を形成し、前記開口部を介して
前記上部導電層と前記下部導電層とを電気的に接続する
半導体装置の製造方法において、前記開口部を形成する
工程と、前記開口部を含む全面にバリアメタル膜を形成
する工程と、前記バリアメタル膜上面に導体層を形成す
る工程と、半導体装置を回転させながら前記半導体装置
の側部から活性化したエッチングガスを供給して、前記
開口部内部にのみ前記導体層を残すためのエッチングと
表面の前記バリアメタル膜のエッチング除去とを行う工
程と、全面に前記上部導電層となる金属配線層を形成す
る工程とを含むことを特徴とする半導体装置の製造方
法。 - 【請求項２】 上部導電層と下部導電層との間に形成さ
れる層間絶縁膜に開口部を形成し、前記開口部を介して
前記上部導電層と前記下部導電層とを電気的に接続する
半導体装置の製造方法において、前記開口部を形成する
工程と、前記開口部を含む全面にバリアメタル膜を形成
する工程と、前記バリアメタル膜上面に導体層を形成す
る工程と、半導体装置を回転させながらエッチングガス
と前記半導体装置側部からの、前記エッチングガスを励
起するための光とを供給して、前記開口部のみに前記導
体層を残すためのエッチングと表面のバリアメタル膜の
エッチング除去とを行う工程と、全面に前記上部導電層
となる金属配線層を形成する工程とを含むことを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29298594A JPH08153689A (ja) | 1994-11-28 | 1994-11-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29298594A JPH08153689A (ja) | 1994-11-28 | 1994-11-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08153689A true JPH08153689A (ja) | 1996-06-11 |
Family
ID=17788984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29298594A Pending JPH08153689A (ja) | 1994-11-28 | 1994-11-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08153689A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006060235A (ja) * | 2004-08-20 | 2006-03-02 | Samsung Electronics Co Ltd | ビア構造体の形成方法及びこのようなビア構造体を合併させた相変化記憶素子の製造方法 |
| US10763335B2 (en) | 2018-06-25 | 2020-09-01 | Samsung Electronics Co., Ltd. | Semiconductor device |
-
1994
- 1994-11-28 JP JP29298594A patent/JPH08153689A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006060235A (ja) * | 2004-08-20 | 2006-03-02 | Samsung Electronics Co Ltd | ビア構造体の形成方法及びこのようなビア構造体を合併させた相変化記憶素子の製造方法 |
| US10763335B2 (en) | 2018-06-25 | 2020-09-01 | Samsung Electronics Co., Ltd. | Semiconductor device |
| US11195927B2 (en) | 2018-06-25 | 2021-12-07 | Samsung Electronics Co., Ltd. | Semiconductor device |
| US11626499B2 (en) | 2018-06-25 | 2023-04-11 | Samsung Electronics Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6777346B2 (en) | Planarization using plasma oxidized amorphous silicon | |
| JP3829162B2 (ja) | 半導体素子の導電配線形成方法 | |
| US7056823B2 (en) | Backend metallization method and device obtained therefrom | |
| JP3050161B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10189482A (ja) | コンタクトホール内の導電性プラグ形成方法 | |
| JP2008503073A (ja) | 層構造の製造方法 | |
| JPH05267209A (ja) | 集積回路におけるコンタクトビア製造方法 | |
| US7384823B2 (en) | Method for manufacturing a semiconductor device having a stabilized contact resistance | |
| KR100505450B1 (ko) | 다마신 공정을 이용한 반도체소자 제조 방법 | |
| JPH04307934A (ja) | タングステンプラグの形成方法 | |
| JPH08153689A (ja) | 半導体装置の製造方法 | |
| US6060371A (en) | Process for forming a trench device isolation region on a semiconductor substrate | |
| TW200525692A (en) | Method of fabricating a semiconductor device with metal wiring | |
| JP3897071B2 (ja) | 半導体装置の製造方法 | |
| JP2005005697A (ja) | 半導体装置の製造方法 | |
| US5930670A (en) | Method of forming a tungsten plug of a semiconductor device | |
| JPH11284068A (ja) | 半導体装置及びその製造方法 | |
| EP1429383A2 (en) | Method of forming a semiconductor device with silicon-carbon-oxygen dielectric having improved metal barrier adhesion | |
| JPH05299397A (ja) | 金属プラグの形成方法 | |
| JPH09306989A (ja) | 配線形成方法 | |
| JP3552526B2 (ja) | 半導体装置の導電体の製造方法 | |
| KR20010004803A (ko) | 반도체소자의 금속배선 형성방법 | |
| JPH08330251A (ja) | 半導体装置の製造方法 | |
| KR100682167B1 (ko) | 금속 배선 형성 방법 | |
| JPH025412A (ja) | 集積回路基板上の装置をメタリゼーション層へ接続させる方法 |