JPH0815335B2 - 動き適応型走査線内挿装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＩＤＴＶやＥＤＴＶな
どの順次走査変換や、テレビジョン方式変換における走
査線変換に用いられる、動き適応型走査線内挿装置に関
するものである。

【０００２】

【従来の技術】近年、ディジタル信号処理の発達に伴っ
て、ＩＤＴＶ，ＥＤＴＶ等の分野で、動き適応処理の技
術が注目されている。

【０００３】従来の動き適応型走査線内挿装置として
は、例えばITEJ Technical Report Vol.12,No51,PP.1〜
6,TEBS'88-37(Nov.1988)に示されている。

【０００４】以下、従来の動き適応型走査線内挿装置の
一例について説明する。図５は順次走査変換のための従
来の動き適応型走査線内挿装置のブロック図を示すもの
である。図５において、１は入力端子であり、ディジタ
ル変換された映像信号が入力される。２は入力映像信号
を１フレーム遅延させるためのフレームメモリである。
３はフレームメモリ２の書き込み・読み出しアドレスを
制御するメモリ制御回路、減算器４は入力映像信号と１
フレーム遅延された映像信号とから、１フレーム差分信
号を出力する。比較回路５は１フレーム差分信号の振幅
と設定された閾値とを比較して動き信号を出力する。１
６は動き信号の１フィールド遅延信号を得るためのフィ
ールドメモリ、１７はフィールドメモリ１６の書き込み
・読み出しアドレスを制御するメモリ制御回路、内挿切
換制御回路１１は動きの検出漏れを防ぐための動き信号
の時間フィルタとして作用し、比較回路５とフィールド
メモリ１６から得られる動き信号によって、走査線内挿
を切り換えるための制御信号を走査線内挿回路１２に出
力する。１９はフィールドメモリ１８の書き込み・読み
出しアドレスを制御するメモリ制御回路、フィールドメ
モリ１８およびラインメモリ１０は入力映像信号に対し
てそれぞれ１フィールド遅延および１ライン遅延した信
号を、走査線内挿回路１２に出力する。走査線内挿回路
１２において順次走査変換された映像信号は出力端子１
３から出力される。

【０００５】以上のように構成された動き適応型走査線
内挿装置について、以下その動作を説明する。

【０００６】入力端子１にディジタル変換された映像信
号が入力されると、入力映像信号と、メモリ制御回路３
の制御信号によってフレームメモリ２から読み出される
１フレーム遅延信号との差分が、減算器４よりフレーム
差分信号として出力される。そのフレーム差分信号は、
比較回路５において設定された閾値と比較され、その比
較結果に基づいて、動きもしくは静止といった動き情報
を定義した動き信号が出力される。この動き信号は、メ
モリ制御回路１７の制御信号により、フィールドメモリ
１６に書き込まれると同時に、フィールドメモリ１６か
ら読み出される１フィールド遅延した動き信号と共に内
挿切換制御回路１１に入力される。内挿切換制御回路１
１は、２つの動き信号に基づき、走査線内挿処理を選択
するための制御信号を走査線内挿回路１２に出力する。
一方、入力端子１の入力映像信号は、フィールドメモリ
１８およびラインメモリ１０に書き込まれると同時に、
メモリ制御回路１９の制御信号に応じてフィールドメモ
リ１８から読み出される１フィールド遅延した映像信号
およびラインメモリ１０より読み出される１ライン遅延
した映像信号と共に、走査線内挿回路１２に入力され
る。走査線内挿回路１２は、内挿切換制御回路１１から
の制御信号により、動きの場合には入力映像信号と１ラ
イン遅延した映像信号との平均値による内挿を、静止の
場合には１フィールド遅延した映像信号による内挿を、
それぞれ選択して走査線内挿処理を行い、順次走査変換
された信号を出力端子１３に出力する。

【０００７】

【発明が解決しようとする課題】しかしながら上記従来
の構成では、映像信号の処理回路と動き信号の処理回路
が独立しており、例えばディジタルメモリによって両信
号の１フィールド遅延信号を得ようとすると、フィール
ドメモリ，メモリ制御回路などが、映像信号用と、動き
信号用にそれぞれ別々に必要となって、回路規模が大き
くなる上、映像信号と動き信号の同期を取るためのメモ
リの制御も複雑になるという問題点を有していた。

【０００８】本発明は上記従来の問題点を解決するもの
で、比較的回路規模が小さく、複雑なメモリ制御を要さ
ずに映像信号と動き信号の同期がとれる、動き適応型走
査線内挿装置を提供することを目的とする。

【０００９】

【課題を解決するための手段】この目的を達成するため
に本発明の動き適応型走査線内挿装置は、ディジタル変
換された映像信号の動きを検出し、動き信号を出力する
動き検出手段と、前記動き検出手段から出力される動き
信号を映像信号に多重化し、動き多重映像信号として出
力する多重化回路と、前記動き多重映像信号を記憶する
ディジタルメモリと、前記ディジタルメモリを制御する
メモリ制御回路と、前記ディジタルメモリから読み出さ
れる動き多重映像信号から、動き信号と映像信号を分離
する分離回路と、前記分離回路から出力される動き信号
を用いて走査線内挿処理の選択を行い、前記分離回路か
ら出力される映像信号を用いて走査線内挿処理を行う走
査線内挿手段と、を有する。

【００１０】

【作用】本発明は上記した構成により、入力された映像
信号に対して動き検出手段より得られる動き信号を、多
重化回路により映像信号に多重化して、ディジタルメモ
リに書き込んだ後、再び読み出して映像信号と動き信号
を分離し、動き信号に応じて選択された走査線内挿処理
を、映像信号に対して施すものである。

【００１１】

【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。

【００１２】図１は本発明の第１の実施例の順次走査変
換のための動き適応型走査線内挿装置のブロック図を示
すものである。図１において、１は入力端子であり、デ
ィジタル変換された映像信号が入力される。２は入力映
像信号を１フレーム遅延させるためのフレームメモリで
ある。３はフレームメモリ２の書き込み・読み出しアド
レスの制御をするメモリ制御回路、減算器４は入力映像
信号と１フレーム遅延された映像信号とから、１フレー
ム差分信号を出力する。比較回路５は映像信号の１フレ
ーム差分信号の振幅と設定された閾値とを比較して動き
情報の信号を出力する。多重化回路６は映像信号と動き
信号を多重化し、動き多重映像信号として出力する。フ
ィールドメモリ７はメモリ制御回路８からの書き込み・
読み出しアドレス制御信号に応じて、動き多重映像信号
を書き込み・読み出すことにより、１フィールド遅延し
た動き多重映像信号を得る。分離回路９は動き多重映像
信号から映像信号と動き信号を分離する。内挿切換制御
回路１１は動きの検出漏れを防ぐための動き信号の時間
フィルタとして作用し、比較回路５と分離回路９から得
られる動き信号によって、走査線内挿を切り換えるため
の制御信号を走査線内挿回路１２に出力する。１０は入
力映像信号を１ライン遅延させるためのラインメモリ、
走査線内挿回路１２は内挿切換制御回路１１からの制御
信号により走査線内挿処理の選択を行い、映像信号に順
次走査変換のための走査線内挿を施して、出力端子１３
に出力する。

【００１３】以上のように構成された本実施例の動き適
応型走査線内挿装置について、以下その動作を説明す
る。入力端子１にディジタル変換された映像信号が入力
されると、入力映像信号とフレームメモリ２から得られ
る１フレーム遅延映像信号とにより、減算器４において
１フレーム差分信号が求められ、比較回路５において設
定閾値と１フレーム差分信号の振幅とが比較され、その
比較結果に基づいて動き信号が発生される。この動き信
号は、多重化回路６において入力映像信号に多重化さ
れ、動き多重映像信号として出力された後、フィールド
メモリ７に書き込まれる。フィールドメモリ７からは、
入力映像信号に対して１フィールド遅延した動き多重映
像信号が読み出され、分離回路９において映像信号と動
き信号が分離される。こうして分離された動き信号と比
較回路５から得られる動き信号とが、内挿切換制御回路
１１に入力され、走査線内挿処理の選択がなされ、走査
線内挿処理のための制御信号が、走査線内挿回路１２に
出力される。さらに、入力端子１より得られる入力映像
信号と、入力映像信号に対して１ライン遅延したライン
メモリ１０の出力映像信号と、入力映像信号に対して１
フィールド遅延した分離回路９の出力映像信号とが、走
査線内挿回路１２に入力される。走査線内挿回路１２は
内挿切換制御回路１１からの制御信号により、動きの場
合には入力映像信号と１ライン遅延した映像信号との平
均値による内挿を、静止の場合には１フィールド遅延し
た映像信号による内挿を、それぞれ選択して走査線内挿
処理を行い、順次走査変換された信号を出力端子１３に
出力する。

【００１４】以上のように本実施例によれば、映像信号
に動き信号を多重化することにより、映像信号の１フィ
ールド遅延信号と動き信号の１フィールド遅延信号を得
るのに、共通のメモリおよびメモリ制御回路での処理が
可能となるため、比較的小規模の回路で順次走査変換が
可能となり、また映像信号と動き信号を同期するための
特別な制御が不要になる。

【００１５】図２は本発明の第２の実施例の順次走査変
換のための動き適応型走査線内挿装置のブロック図を示
すものである。本実施例は第１の実施例の動き適応型走
査線内挿装置において、動き検出のためのフレームメモ
リと走査線内挿処理のためのフィールドメモリを兼用し
たものであり、各構成要素およびその作用は図１の実施
例とほぼ同様である。図１との相違点は、図１のフレー
ムメモリ２の代わりに、走査線内挿のための動き多重映
像信号用のフィールドメモリ７ａから読み出される信号
を、同じく動き多重映像信号用のフィールドメモリ７ｂ
によって、さらに１フィールド遅延させることにより、
入力映像信号に対して、１フレーム遅延された動き多重
映像信号を得て、分離回路９ｂによって映像信号を分離
し、動き検出のための１フレーム遅延映像信号を得られ
るようにしたところである。

【００１６】本実施例によれば、映像信号と動き信号の
多重化による回路の合理化と、動き検出のためのフレー
ムメモリと走査線内挿処理のためのフィールドメモリと
の兼用によるメモリ容量の削減が図れ、回路規模がより
縮小される。

【００１７】図３は本発明の第３の実施例のテレビジョ
ン方式変換装置の動き適応型走査線内挿装置のブロック
図である。図３において、１は入力端子であり、ディジ
タル変換された映像信号が入力される。２は入力映像信
号を１フレーム遅延させるためのフレームメモリであ
る。３はフレームメモリ２の書き込み・読み出しアドレ
スの制御をするメモリ制御回路、減算器４は入力映像信
号と１フレーム遅延された映像信号とから、１フレーム
差分信号を得る。比較回路５は映像信号の１フレーム差
分信号の振幅と設定された閾値とを比較して動き信号を
出力する。多重化回路６は映像信号と動き信号を多重化
し、動き多重映像信号を出力する。フィールドメモリ１
４は独立した２出力系統を有し、メモリ制御回路１５か
らの書き込みアドレス制御信号に応じて動き多重映像信
号を書き込み、メモリ制御回路１５からの読み出しアド
レス制御信号に応じて第１の出力からは入力映像信号に
対して１フィールド遅延した信号を、第２の出力からは
テレビジョン方式変換のためのフィールド周波数変換お
よび走査線数変換された信号を出力する。フィールドメ
モリ７はメモリ制御回路１５の書き込みアドレス制御信
号に応じて、フィールドメモリ１４の第１の出力からの
信号を書き込み、メモリ制御回路１５の読み出しアドレ
ス制御信号に応じて読み出すことにより、テレビジョン
方式変換のためのフィールド周波数変換および走査線数
変換された信号を出力する。分離回路９ａはフィールド
メモリ１４の第２の出力から、分離回路９ｂはフィール
ドメモリ７から出力される動き多重映像信号から、映像
信号と動き信号を分離する。走査線内挿回路１２は内挿
切換制御回路１１からの制御信号により走査線内挿処理
の選択を行い、映像信号に走査線位置の変換のための走
査線内挿を施して、出力端子１３に出力する。

【００１８】以上のように構成された本実施例の動き適
応型走査線内挿装置について、以下その動作を、５２５
／６０方式の映像信号を６２５／５０テレビジョン方式
の映像信号に変換する場合を例にとって説明する。入力
端子１にディジタル変換された５２５／６０方式の映像
信号が入力されると、入力映像信号と、フレームメモリ
２より得られる１フレーム遅延映像信号とから、減算器
４において１フレーム差分信号が得られ、この１フレー
ム差分信号により比較回路５から動き信号が出力され
る。動き信号は、多重化回路６において入力映像信号に
多重化され、動き多重映像信号として出力された後、メ
モリ制御回路１５の書き込みアドレス制御信号に応じて
フィールドメモリ１４に書き込まれる。フィールドメモ
リ１４の第１の出力からは、メモリ制御回路１５からの
読み出しアドレス制御信号により、入力映像信号に対し
て１フィールド遅延した動き多重映像信号が読み出さ
れ、フィールドメモリ７に書き込まれる。フィールドメ
モリ１４の第２の出力からは、メモリ制御回路１５から
の読み出しアドレス制御信号により、走査線がおよそ５
本に１本の割合で繰り返し読み出しされると共に、６フ
ィールドに１フィールドの割合でフィールド単位の間引
きが行われて、走査線数が５２５本から６２５本に、フ
ィールド周波数が６０Ｈｚから５０Ｈｚにそれぞれ変換
された動き多重映像信号が読み出され、分離回路９ａに
おいて映像信号と動き信号が分離される。フィールドメ
モリ７に書き込まれた信号は、メモリ制御回路１５の読
み出しアドレス制御信号により、走査線がおよそ５本に
１本の割合で繰り返し読み出しされると共に、６フィー
ルドに１フィールドの割合でフィールド単位の間引きが
行われて、走査線数が５２５本から６２５本に、フィー
ルド周波数が６０Ｈｚから５０Ｈｚにそれぞれ変換され
た動き多重映像信号として読み出され、分離回路９ｂに
おいて映像信号と動き信号が分離される。分離回路９ａ
から得られる動き信号と分離回路９ｂから得られる動き
信号とが、内挿切換制御回路１１に入力され、走査線内
挿処理の選択がなされ、走査線内挿処理のための制御信
号が走査線内挿回路１２に出力される。さらに分離回路
９ａから得られる映像信号と、分離回路９ａから得られ
る映像信号に対して１ライン遅延したラインメモリ１０
の出力映像信号と、分離回路９ａから得られる映像信号
に対して１フィールド遅延した分離回路９ｂから得られ
る映像信号とが、走査線内挿回路１２に入力される。走
査線内挿回路１２では、内挿切換制御回路１１からの制
御信号によって、分離回路９ａからの映像信号と１ライ
ン遅延した映像信号とによるフィールド内の走査線内挿
と、分離回路９ａからの映像信号と１フィールド遅延映
像信号によるフィールド間の走査線内挿とが切り替えら
れ、５２５／６０方式の走査線と６２５／５０方式の走
査線の空間的位置の相違を補正するための走査線内挿処
理が施され、出力端子１３に６２５／５０方式に変換さ
れた映像信号が出力される。

【００１９】以上のように本実施例によれば、映像信号
に動き信号を多重化することにより、映像信号と動き信
号に共通のメモリおよびメモリ制御回路での処理が可能
となり、メモリの読み出しにおいて映像信号のフィール
ド周波数，走査線数を変換すると、同時に動き信号も変
換されるため、映像信号と動き信号とを同期するための
特別な制御や回路が不要となり、比較的小規模の回路で
テレビジョン方式変換における走査線数，フィールド周
波数変換が可能となる。

【００２０】図４は本発明の第４の実施例のテレビジョ
ン方式変換装置の動き適応型走査線内挿装置のブロック
図である。本実施例は第３の実施例の動き適応型走査線
内挿装置において、動き検出のためのフレームメモリと
走査線内挿処理のためのフィールドメモリを兼用したも
のであり、各構成要素およびその作用は図３の実施例と
ほぼ同様である。図３との相違点は、図３のフレームメ
モリ２の代わりに、走査線内挿のための動き多重映像信
号用のフィールドメモリ１４ａの第１の出力より読み出
される、入力映像信号に対して１フィールド遅延された
信号を、メモリ制御回路１５の書き込みアドレス制御信
号に応じて、２出力系統を有する動き多重映像信号用の
フィールドメモリ１４ｂに書き込み、メモリ制御回路１
５の読み出しアドレス制御信号により、フィールドメモ
リ１４ｂの第１の出力からさらに１フィールド遅延し
て、すなわち入力端子１の入力映像信号に対しては１フ
レーム遅延された動き多重映像信号として読み出し、分
離回路９ｃによって映像信号を分離し、動き検出に用い
る１フレーム遅延映像信号を得られるようにしたところ
である。なお、フィールドメモリ１４ｂの第２の出力か
らは、図３の実施例のフィールドメモリ７の出力と同様
に、走査線がおよそ５本に１本の割合で繰り返し読み出
しされると共に、６フィールドに１フィールドの割合で
フィールド単位の間引きが行われて、走査線数が５２５
本から６２５本に、フィールド周波数が６０Ｈｚから５
０Ｈｚにそれぞれ変換された動き多重信号として読み出
され、以下、第３の実施例と同様の動作によって、方式
変換のための走査線内挿処理が行われる。

【００２１】本実施例によれば、映像信号に動き信号を
多重化することによって、映像信号と動き信号のメモリ
を共通にすることで、映像信号と動き信号とを同期する
ための特別な制御や回路が不要となり、また動き検出の
ためのフレームメモリと走査線内挿処理のためのフィー
ルドメモリを共用することにより、回路の合理化が図
れ、比較的小規模の回路でテレビジョン方式変換におけ
る走査線数，フィールド周波数変換が可能となる。

【００２２】

【発明の効果】以上のように本発明によると、動き信号
を映像信号に多重化し、その動き多重映像信号用のディ
ジタルメモリとメモリ制御回路とを設けることにより、
メモリ制御が簡単になり、回路規模も縮小することがで
きる。

【図面の簡単な説明】

【図１】本発明の第１の実施例における動き適応型走査
線内挿装置の構成を示すブロック図

【図２】本発明の第２の実施例における動き適応型走査
線内挿装置の構成を示すブロック図

【図３】本発明の第３の実施例における動き適応型走査
線内挿装置の構成を示すブロック図

【図４】本発明の第４の実施例における動き適応型走査
線内挿装置の構成を示すブロック図

【図５】従来の動き適応型走査線内挿装置の構成を示す
ブロック図

【符号の説明】

１ 入力端子 ２ フレームメモリ ３，８，１５ メモリ制御回路 ４ 減算器 ５ 比較回路 ６ 多重化回路（マルチプレクサ） ７，７ａ，７ｂ，１４，１４ａ，１４ｂ フィールドメ
モリ ９，９ａ，９ｂ 分離回路（デマルチプレクサ） １０ ラインメモリ １１ 内挿切換制御回路 １２ 走査線内挿回路 １３ 出力端子

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ディジタル変換された映像信号の動きを
   検出し、動き信号を出力する動き検出手段と、前記動き
   検出手段から出力される動き信号を映像信号に多重化
   し、動き多重映像信号として出力する多重化回路と、前
   記動き多重映像信号を記憶するディジタルメモリと、前
   記ディジタルメモリを制御するメモリ制御回路と、前記
   ディジタルメモリから読み出される動き多重映像信号か
   ら、動き信号と映像信号を分離する分離回路と、前記分
   離回路から出力される動き信号を用いて走査線内挿処理
   の選択を行い、前記分離回路から出力される映像信号を
   用いて走査線内挿処理を行う走査線内挿手段と、を備え
   た動き適応型走査線内挿装置。
2. 【請求項２】 動き多重映像信号のためのディジタルメ
   モリから、メモリ制御回路の制御信号によって読み出さ
   れる動き多重映像信号を用いて、動き検出を行う動き検
   出手段を備えた請求項１記載の動き適応型走査線内挿装
   置。
3. 【請求項３】 動き多重映像信号のためのディジタルメ
   モリに対して、相互に独立した書き込みアドレス制御手
   段と読み出しアドレス制御手段とを有するメモリ制御回
   路を備えた請求項１もしくは２記載の動き適応型走査線
   内挿装置。