JPH08153015A - 障害回復方式 - Google Patents

障害回復方式

Info

Publication number
JPH08153015A
JPH08153015A JP6292592A JP29259294A JPH08153015A JP H08153015 A JPH08153015 A JP H08153015A JP 6292592 A JP6292592 A JP 6292592A JP 29259294 A JP29259294 A JP 29259294A JP H08153015 A JPH08153015 A JP H08153015A
Authority
JP
Japan
Prior art keywords
input
information
change
output
configuration information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6292592A
Other languages
English (en)
Inventor
Shingo Shibauchi
信吾 柴内
Akira Takeshita
晃 竹下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Computer Engineering Co Ltd
Original Assignee
Hitachi Ltd
Hitachi Computer Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Computer Engineering Co Ltd filed Critical Hitachi Ltd
Priority to JP6292592A priority Critical patent/JPH08153015A/ja
Publication of JPH08153015A publication Critical patent/JPH08153015A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)

Abstract

(57)【要約】 【目的】システム稼働中における入出力構成情報の変更
処理実行中の障害発生時に、入出力構成情報を変更前の
状態に回復させる、又は変更処理を続行可能とし、情報
処理システムの信頼性を向上させる。 【構成】ハードウェアが入出力構成情報の変更内容を表
す情報を記憶するための予備記憶領域を主記憶上に備
え、入出力構成情報の変更を行う前に入出力構成情報の
変更処理の妥当性をチェックする手段と、その過程にお
いて変更内容を表す情報を前記予備記憶領域に格納する
手段と、入出力構成情報の変更処理実行中に障害が発生
した場合、前記予備記憶領域に格納されている変更内容
を表す情報に基づき入出力構成情報を変更前の状態に回
復させる、又は変更処理を続行させる手段を備える。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、情報処理システムに関
して、システム稼働中における入出力構成情報の変更処
理実行中の障害発生時に、入出力構成情報を変更前の状
態に回復させる、又は変更処理を続行させることを可能
とする障害回復方式に関するものである。
【0002】
【従来の技術】情報処理システムの無停止運転に対する
要求は、近年特に高まっている。一方、取り扱う業務の
拡大に伴い入出力装置の構成変更の機会も増加してい
る。
【0003】この様な要求への対応策として、従来の情
報処理システム、特に入出力経路の選択や入出力要求の
待ち行列制御をハードウェアが行う情報処理システムで
は、システム稼働中の入出力構成変更を、オペレーティ
ングシステム(以下、OSと略す。)が主記憶上にロー
ドされている入出力構成情報を変更するためのオペレー
タコマンドをハードウェアに発行し、ハードウェアがそ
の入出力構成情報の変更を行うことにより実現してい
る。しかし入出力構成情報の変更処理実行中にハードウ
ェア障害が発生した場合には、再度システムの初期設定
処理を行うことにより入出力構成情報の回復を行ってい
た。
【0004】この様な入出力構成変更方式の例として
は、例えば特開平1−255912『入出力構成変更方
式』が挙げられる。
【0005】
【発明が解決しようとする課題】従来の技術において
は、ハードウェアが入出力構成情報の変更処理実行中に
障害を検出した場合の回復方法としては、再度システム
の初期設定処理を行い主記憶上に入出力構成情報をロー
ドするしかなく、システムの運転停止を避けることはで
きなかった。又、入出力構成情報の変更処理を続行させ
ることも不可能であった。
【0006】近年、情報処理システムの無停止運転に対
する要求が高まっており、システム稼働中の入出力構成
変更作業における信頼性を向上させることが重要であ
る。
【0007】本発明の目的は、このような従来の課題を
解決し、ハードウェアが入出力構成情報の変更処理実行
中に障害を検出した場合でも、ハードウェア自身がそれ
迄変更をおこなった入出力構成情報の回復を行う、又は
変更処理を続行させることが可能である障害回復方式を
提供することにある。
【0008】
【課題を解決するための手段】ハードウェアが入出力構
成情報の変更内容を表す情報を記憶する予備記憶領域を
システム内に具備し、前記入出力構成情報の変更を行う
前に入出力構成情報の変更処理の妥当性をチェックする
手段と、その過程において変更内容を表す情報を前記予
備記憶領域に格納する手段と、入出力構成情報の変更処
理実行中に障害が発生した場合、前記予備記憶領域に格
納されている変更内容を表す情報に基づき入出力構成情
報を変更前の状態に回復させる、又は変更処理を続行さ
せる手段を備えたことを特徴とする。
【0009】
【作用】本発明においては、ハードウェアが入出力構成
情報の変更を行う前に入出力構成情報の変更処理の妥当
性をチェックし、その過程において変更内容を表す情報
をシステム内の予備記憶領域に格納する。そして、入出
力構成情報の変更処理実行中に障害が発生した場合に、
前記予備記憶領域に格納されている変更内容を表す情報
に基づき入出力構成情報を変更前の状態に回復させる、
又は変更処理を続行させることが可能である。従って、
入出力構成情報を回復させるために、再度システムの初
期設定処理を行い主記憶上に入出力構成情報をロードす
る必要がなく、またそのためのシステムの運転停止も不
要となる。又、入出力構成変更作業を続行させることも
可能となる。
【0010】
【実施例】以下、本発明の実施例を、図面により詳細に
説明する。
【0011】図1は、本発明の一実施例を示す情報処理
システムの構成図である。本発明の情報処理システム
は、入出力命令等の命令を発行する命令プロセッサ(以
下、IPと略す。)1、プログラム及び処理データを格
納する主記憶装置(以下、MSと略す。)2、システム
の入出力構成情報等を設定するサービスプロセッサ(以
下、SVPと略す。)4、入出力命令を実行するための
入出力プロセッサ(以下、IOPと略す。)5、これら
のプロセッサ1,4,5とMS2とを結合するためのシ
ステムコントローラ(以下、SCと略す。)3、IOP5
内のチャネルCH0〜3に接続され、入出力装置(以
下、IOと略す。)を制御するための入出力制御装置
(以下、CUと略す。)60、及びCU60に接続され
たIO100〜10n、ならびにファイル装置10から
構成される。この情報処理システムにおいてハードウェ
アがIOの入出力動作を制御するために必要な情報(以
下、入出力構成情報と略す。)は、システム稼働に先立
ってSVP4に備えられたファイル装置10上に作成す
る。そして、情報処理システムの電源投入時やシステム
の初期設定時に、MS2の特定領域に格納される。
【0012】図2は、図1のMS2に格納される入出力
構成情報のテーブルを示す図である。入出力構成情報は
3つのテーブルにわけられており、それぞれチャネル制
御ワード(以下、CHCWと略す。)、論理入出力制御
装置制御ワード(以下、LCUWと略す。)、入出力装
置制御ワード(以下、UCWと略す。)等から構成され
る。他にもテーブルが存在するが、本発明に関係のある
部分のみが示されている。
【0013】CHCWは、個々のチャネルに対応して設
けられており、個々のチャネルの動作タイプ(CHTY
P)及びそのチャネル情報が有効か否かを示すフラグ情
報Vを持っている。V=1のときには、そのエントリの
情報は有効であることを示し、V=0のときは、無効で
あることを示す。
【0014】LCUWは、入出力経路の選択や入出力要
求の待ち行列制御に都合がよいように、ある物理的なI
Oを制御する1台ないし複数台のCUを1つの集合体で
定義したものである。LCUWには、当該論理入出力制
御装置(以下、LCUと略す。)の情報が有効か否かを
示すフラグ情報V、LCU情報をMS2に格納する際に
ハードウェアにより割り当てられたシステム内でユニー
クな番号(LCUNO)、LCUを接続するチャネル番
号(CHNO)、各チャネルの番号が有効か否かをビッ
ト対応に示すチャネル登録マスク(CIM)、及び当該
LCUを形成するCUとチャネルとの間での動作モード
(TYPE及びPROTCL)等が格納されている。V
=1のときには、そのエントリの情報は有効であること
を示し、V=0のときは、無効であることを示す。
【0015】UCWは、個々のIO毎に設けられ、当該
IO情報が有効か否かを示すフラグ情報V、当該IOに
割当てられたシステム内でユニークなIO番号(DEV
NO)、ハードウェアがIO情報をMS2に格納する際
に割り当てるシステム内でユニークなIO番号(UCW
NO)、当該IOが接続されるLCUの番号(LCUN
O)、当該IOを制御するLCUを接続するチャネルの
うち、当該IOをアクセスできるチャネルをビット対応
に指定するチャネル登録マスク(CIM)、CIMで指
定されたチャネルが使用可能か否かをビット対応に指定
するチャネル使用可能マスク(CAM)、実際にチャネ
ルを使用して入出力装置をアクセスした際に、そのチャ
ネルを介して入出力装置をアクセス出来たか否かを示す
動作可能マスク(COM)、及び当該IOをチャネル及
びCUを介してアクセスする際の物理的なIOのアドレ
ス(DEVADR)等がそれぞれ格納される。
【0016】図3は、図2で説明した入出力構成情報の
変更処理を行う際に使用する、MS2上の予備記憶領域
の制御テーブルを示す図である。制御テーブルは3つの
テーブルに分けられており、ワークチャネル制御ワード
(以下、WKCHCWと略す。)、ワーク論理入出力制
御装置制御ワード(以下、WKLCUWと略す。)、ワ
ーク入出力装置制御ワード(以下、WKUCWと略
す。)から構成される。WKCHCW,WKLCUW,
WKUCWには、ハードウェアが入出力構成情報の変更
処理の妥当性をチェックする際に、WKCHCW/WK
LCUW/WKUCWの各制御テーブルの有効性を示す
フラグ情報(F)と、ハードウェアが変更処理にて実行
すべき処理を示すコマンド(以下、CMDと略す。)
と、障害発生時の入出力構成情報回復処理にてハードウ
ェアが実行すべき処理を示すコマンド(以下、BKUP
CMDと略す。)と、CHCW/LCUW/UCWの変更
部分の個数を示す情報(以下、BLKCNTと略す。)
と、CHCW/LCUW/UCWの変更部分を示す情報
(以下、WKCHCW0〜o/WKLCUW0〜p/WK
UCW0〜qと略す。)が格納される。WKCHCW0
〜o/WKLCUW0〜p/WKUCW0〜qは図2のC
HCW/LCUW/UCWと同様の形式で格納される。本
予備記憶領域の制御テーブルは情報処理システムの電源
投入時やシステムの初期設定時に、オールゼロにクリア
される。
【0017】図4は、本発明の一実施例を示す入出力構
成情報の変更処理を示すフローチャートである。図5は
IO100〜101に関する入出力構成情報のみを図2
から抜き出した図であって、図1の構成に対応してい
る。以下、図1の入出力構成中のCH2とCU60との
接続を切り離す場合の構成変更例に基づき本発明の実施
例を説明する。図6はこの構成変更処理の妥当性のチェ
ック時にMS2上の予備記憶領域に格納される変更内容
を示す情報を示す。
【0018】図4に示すように、IOP5はOSから入
出力構成情報の変更要求があったかを常時監視してお
り、IP1が入出力構成情報変更処理の起動を行うと、
IOP5はOSから入出力構成情報の変更要求があった
ことを認識し(ステップ4−1)、入出力構成情報の変
更処理の妥当性のチェックを開始する。ここでIOP5
は、図1のMS2に格納されている入出力構成情報の中
から図5のLCUW(ここでは、LCUNO=0)とU
CW(ここでは、UCWNO=0〜1)を探しだす。そ
して、LCUWとUCWからCH2の情報を削除しなけ
ればならないことを認識し、図6に示すように図3の予
備記憶領域のWKLCUWの先頭エントリーのFを'
1'、CMDを'80'(削除コマンド)、BKUPCM
Dを'00'(追加コマンド)、BLKCNTを'1'、更
にWKLCUW0内のLCUNOに'0'、CIMに'4
0'、CHNO1に'2'を設定する。また、WKUCW
の先頭エントリーのFを'1'、CMDを'80'(削除コ
マンド)、BKUPCMDを'00'(追加コマンド)、
BLKCNTを'2'、更にWKUCW0〜1内のUCW
NOにそれぞれ'0'と'1'、CIM/CAM/COMにそ
れぞれ'40'と'40'を設定する(ステップ4−2)。
IOP5は、この様な妥当性チェック処理の過程で入出
力構成変更に矛盾がないかをチェックし(ステップ4−
3)、矛盾を検出した場合、OSに対し入出力構成変更
が不可能であることを報告(ステップ4−9)した後、
前記予備記憶領域を無効化(ステップ4−7)(この場
合、WKLCUW/WKUCWのFを'0’にする。)し
て処理を終了する。ステップ4−3のチェックで入出力
構成変更が妥当であった場合、実際にMS2に格納され
ている入出力構成情報の変更処理を実行する(ステップ
4−4)。この変更処理が正常終了した場合、OSに対
し入出力構成変更が正常終了したことを報告(ステップ
4−6)した後、前記予備記憶領域を無効化(ステップ
4−7)(この場合、WKLCUW/WKUCWのFを'
0’にする。)して処理を終了する。この変更処理の中
のUCWNO=0の情報の変更後に障害が発生した場
合、ステップ4−2で生成したMS2上の予備記憶領域
内WKLCUW/WKUCWに基づき入出力構成情報の
回復処理を行う。以下、この回復処理の詳細を示す。ま
ずIOP5は予備記憶領域のWKCHCWを参照し、F
が'0'であるためMS2上の入出力構成情報内CHCW
の回復処理が不要であることを認識して次にWKLCU
Wを参照する。このWKLCUWのFが'1'であるため
MS2上の入出力構成情報内LCUWに対する構成変更
を行った可能性があることを認識し、障害発生前に実行
していた処理はCMDを参照することにより削除処理で
あることがわかり、回復処理にて実行すべき処理はBK
UPCMDを参照することにより追加処理であることが
わかる。更に構成変更を行った可能性があるLCUWの
個数はBLKCNTを参照することにより1個であるこ
とがわかる。そしてWKLCUW内WKLCUW0を参
照し、回復処理が必要なLCUNOが0であるため、M
S2上の入出力構成情報内LCUNO=0のLCUWを
アクセスし、該当LCUW情報の回復が必要であるかを
チェックする。この場合、障害発生前に実行していた処
理が削除処理(CMD=’80’)であるため、実際に
削除処理が実行されたかをチェックし、WKLCUW0
のCIM(’40’)に対応するCHNO1=2が該当
LCUWに無いため、実際に削除処理が実行されたこと
を認識し、該当LCUWのCIM(’80’)にWKL
CUW0のCIM(’40’)を追加し、該当LCUW
のCIM='40’に対応するCHNO1にWKLCU
W0のCIM='40’に対応するCHNO1=2を追
加しMS2上の入出力構成情報内LCUNO=0のLC
UWにストアする。そして1個のLCUWの回復処理が
完了したことからWKLCUWのBLKCNTをマイナ
ス1する。その結果、BLKCNTがオールゼロとなる
ためLCUWの全ての回復処理が完了したことがわか
る。次にWKUCWを参照し、Fが'1'であるためMS
2上の入出力構成情報内UCWに対する構成変更を行っ
た可能性があることを認識し、障害発生前に実行してい
た処理はCMDを参照することにより削除処理であるこ
とがわかり、回復処理にて実行すべき処理はBKUPC
MDを参照することにより追加処理であることがわか
る。更に構成変更を行った可能性があるUCWの個数は
BLKCNTを参照することにより2個であることがわ
かる。そしてWKUCW内WKUCW0を参照し、回復
処理が必要なUCWNOが0であるため、MS2上の入
出力構成情報内UCWNO=0のUCWをアクセスし、
該当UCW情報の回復が必要であるかをチェックする。
この場合、障害発生前に実行していた処理が削除処理
(CMD='80’)であるため、実際に削除処理が実行
されたかをチェックし、WKUCW0のCIM/CAM/
COM(共に'40')が該当UCWに無いため、実際に削
除処理が実行されたことを認識し、該当UCW情報のC
IM/CAM(共に’80’)、COM(’BF’)に
WKUCW0のCIM/CAM/COM(共に’4
0’)を追加しMS2上の入出力構成情報内UCWNO
=0のUCWにストアする。そして1個のUCWの回復
処理が完了したことからWKUCWのBLKCNTをマ
イナス1する。その結果、BLKCNTはオールゼロと
ならないため残りのUCWの回復処理をおこなうために
WKUCW内WKUCW1を参照する。そして回復処理
が必要なUCWNOが1であるため、MS2上の入出力
構成情報内UCWNO=1のUCWをアクセスし、該当
UCW情報の回復が必要であるかをチェックする。この
場合も障害発生前に実行していた処理が削除処理(CM
D=’80’)であるため、実際に削除処理が実行され
たかをチェックし、WKUCW1のCIM/CAM/CO
M(共に’40’)が該当UCWにあるため、実際に削
除処理は実行されていないことを認識し、該当UCWの
回復処理を行わず再度WKUCWのBLKCNTをマイ
ナス1するとBLKCNTがオールゼロとなるためUC
Wの全ての回復処理が完了したことがわかる。この様に
MS2上の入出力構成情報内LCUW/UCWと予備記
憶領域内WKLCUW/WKUCWを参照することによ
り入出力構成情報の回復処理を行う(ステップ4−
8)。そしてOSに対し入出力構成変更が不可能である
ことを報告(ステップ4−9)した後、前記予備記憶領
域を無効化(ステップ4−7)(この場合、WKLCU
W/WKUCWのFを’0’にする。)して処理を終了
する。
【0019】以上、本発明を実施例に基づき具体的に説
明したが、言うまでもなく本発明は前記実施例に限られ
るものではなく、その要旨を逸脱しない範囲において変
更可能である。
【0020】
【発明の効果】以上説明したように、本発明によれば、
ハードウェアが入出力構成情報の変更を行う前に入出力
構成情報の変更処理の妥当性をチェックし、その過程に
おいて入出力構成情報の変更内容を表す情報をシステム
内の予備記憶領域に格納する。そして、実際の入出力構
成情報の変更処理実行中に障害が発生した場合に、前記
予備記憶領域に格納されている変更内容を表す情報に基
づき入出力構成情報を変更前の状態に回復させる、又は
変更処理を続行させることが可能である。従って、入出
力構成情報を回復させるために、再度システムの初期設
定処理を行い主記憶上に入出力構成情報をロードする必
要がなく、システムの運転停止も不要となる。又、入出
力構成変更作業を続行することも可能となるため、シス
テムの信頼性を向上させることが出来る。
【図面の簡単な説明】
【図1】本発明を実施した情報処理システムの一例を示
す構成図
【図2】図1の主記憶装置に展開された入出力構成情報
のテーブルを示す図
【図3】図1の主記憶装置に格納される予備記憶領域の
制御テーブルを示す図
【図4】本発明の一実施例を示す入出力構成変更処理の
フローチャートを示す図
【図5】図2の入出力構成情報の中の、特定の入出力装
置に関する情報テーブルを示す図
【図6】本実施例における入出力構成変更処理で、図1
の主記憶装置に格納される予備記憶領域の制御テーブル
を示す図
【符号の説明】
1…命令プロセッサ、2…主記憶装置、3…システムコ
ントローラ、4…サービスプロセッサ、5…入出力プロ
セッサ、60…入出力制御装置、100〜10n…入出
力装置、10…ファイル装置。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】システム稼働中に入出力構成情報の変更を
    行う情報処理システムにおいて、前記入出力構成情報の
    変更内容を表す情報を記憶する予備記憶領域をシステム
    内に具備し、前記入出力構成情報の変更を行う前に入出
    力構成情報の変更処理の妥当性をチェックする手段と、
    その過程において変更内容を表す情報を前記予備記憶領
    域に格納する手段と、入出力構成情報の実際の変更処理
    実行中に障害が発生した場合、前記予備記憶領域に格納
    されている変更内容を表す情報に基づき入出力構成情報
    を変更前の状態に回復させる、又は変更処理を続行させ
    る手段を備えたことを特徴とする障害回復方式。
JP6292592A 1994-11-28 1994-11-28 障害回復方式 Pending JPH08153015A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6292592A JPH08153015A (ja) 1994-11-28 1994-11-28 障害回復方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6292592A JPH08153015A (ja) 1994-11-28 1994-11-28 障害回復方式

Publications (1)

Publication Number Publication Date
JPH08153015A true JPH08153015A (ja) 1996-06-11

Family

ID=17783782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6292592A Pending JPH08153015A (ja) 1994-11-28 1994-11-28 障害回復方式

Country Status (1)

Country Link
JP (1) JPH08153015A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008225911A (ja) * 2007-03-13 2008-09-25 Hitachi Ltd Itリソース構成の変更検知方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008225911A (ja) * 2007-03-13 2008-09-25 Hitachi Ltd Itリソース構成の変更検知方法
JP4714173B2 (ja) * 2007-03-13 2011-06-29 株式会社日立製作所 Itリソース構成の変更検知方法、及び構成管理装置

Similar Documents

Publication Publication Date Title
US20070011414A1 (en) Storage system and storage device system
JP2002287999A (ja) サーバの二重化方法、二重化サーバシステム、および二重化データベースサーバ
JP2003223287A (ja) 記憶装置、この記憶装置のバックアップ方法及びプログラム
US5363502A (en) Hot stand-by method and computer system for implementing hot stand-by method
US20110295803A1 (en) Database system, method, and recording medium of program
US7117249B1 (en) Computer system and data sharing method between computers
GB2189061A (en) Management of system configuration data
JPH11242566A (ja) 多重化データ記憶システム
US7107485B2 (en) Method, apparatus, and computer readable medium for managing multiple system
JPH08153015A (ja) 障害回復方式
JP2000293391A (ja) 大規模メモリシステム管理方法および装置
JPH06230992A (ja) 計算機システムおよび計算機システムの障害回復方法
JPH1185594A (ja) リモートコピー用情報処理システム
JPH10133926A (ja) ミラー化ディスク復旧方法と復旧システム
JP4131583B2 (ja) 二重化計算機システム
JPH0277943A (ja) システムリカバリ方法
JPH0552538B2 (ja)
JPS59180897A (ja) バツテリバツクアツプメモリの二重化方式
JP3340284B2 (ja) 冗長システム
JPH06214848A (ja) データベース管理システム
JP2712819B2 (ja) 二重化ファイルの動的コピー制御方式
JP2526726B2 (ja) 多重化ファイル復旧方式
KR100310477B1 (ko) 교환기에서 운용 패키지 백업 방법
JPH08212094A (ja) 電力系統情報広域ネットワークシステム
JPH0713943A (ja) 並列計算機