JPH08152957A - ペン入力型情報処理機器 - Google Patents

Abstract

(57)【要約】 【目的】 無駄な電力の消費をなくし、消費電力の低減
を可能としたペン入力型情報処理機器を提供する。 【構成】 ペン入力にて情報を入力する入力装置部１０
と、この入力装置部１０でのペン入力の有無を検知する
ペン入力検知モードとペン入力時の入力座標を検知する
座標検知モードとを設定する中央処理装置部１と、座標
検知モード時に入力装置部１０からの入力情報を取り込
んで解析する制御・解析回路部２と、ペン入力検知モー
ド時に制御・解析回路部２とは独立に動作して入力情報
に基づいてペン入力の有無の判別を行う検知回路部３と
を備えた構成とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ペンによる入力装置を
備えたパーソナルコンピュータ等の情報処理機器に関
し、特に機器の非活性化状態から活性化状態へ移行する
ためのトリガとしてペン入力を用いるペン入力型情報処
理機器に関するものである。

【０００２】

【従来の技術】従来、この種のペン入力型情報処理機器
においては、機器の活性化状態時にペン入力による入力
情報の制御・解析を行うための制御・解析回路を、機器
の非活性化状態のときにペン入力されたか否かを監視し
て非活性化状態から活性化状態への移行のトリガを与え
る回路として兼用した構成となっていた。すなわち、こ
の制御・解析回路を機器の非活性化状態のときにも動作
させたままにしておくことで、機器の非活性化状態のと
きにペン入力されたか否かを監視し、ペン入力されたこ
とを検知したときに、非活性化状態から活性化状態への
移行のトリガを機器の中央処理装置へ与えるようにして
いた。

【０００３】

【発明が解決しようとする課題】しかしながら、上記構
成の従来のペン入力型情報処理機器では、機器の非活性
化状態のときは、ペン入力されたか否かを判別できれば
十分であるにも拘らず、機器の活性化状態のときと同じ
ように、ペン入力の制御・解析回路が動作する構成とな
っていたため、ペン入力による入力座標値等の詳細な情
報を取り扱うという不要な処理がなされ、それに伴い無
駄に電力を消費してしまうという問題があった。

【０００４】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、無駄な電力の消費を
なくし、消費電力の低減を可能としたペン入力型情報処
理機器を提供することにある。

【０００５】

【課題を解決するための手段】本発明によるペン入力型
情報処理機器は、ペン入力にて情報を入力する入力手段
と、この入力手段でのペン入力の有無を検知するペン入
力検知モードとペン入力時の入力座標を検知する座標検
知モードとを設定する設定手段と、座標検知モード時に
入力手段からの入力情報を取り込んで解析する解析手段
と、ペン入力検知モード時に解析手段とは独立に動作し
て入力手段からの入力情報に基づいてペン入力の有無の
検知を行う検知手段とを備えた構成となっている。

【０００６】

【作用】上記構成のペン入力型情報処理機器において、
ペン入力検知モード時には、入力手段からの入力情報は
検知手段にのみ供給される。検知手段は、この入力情報
に基づいてペン入力の有無の検知を行う。このとき、解
析手段には、入力情報は供給されない。したがって、入
力座標の解析は行われず、電力の消費もない。検知手段
によってペン入力が検知されると、その検知出力に応答
して座標検知モードが設定される。この座標検知モード
では、解析手段によって入力情報に基づいて入力座標の
解析が行われる。

【０００７】

【実施例】以下、本発明の実施例について図面を参照し
つつ詳細に説明する。

【０００８】図１は、本発明の一実施例を示す回路図で
ある。図１において、中央処理装置（ＣＰＵ）部１は、
機器全体の制御を行うとともに、ペン入力の有無を検知
するペン入力検知モードとペン入力時の入力座標を検知
する座標検知モードとを設定する手段としての機能をも
持つ。制御・解析回路部２は、この中央処理装置部１か
らの信号を受けて検知回路部３の制御及び検知データの
解析を行う。検知回路部３は、検知制御ゲートアレイ
４、ｐｎｐトランジスタＱ１〜Ｑ３、ｎｐｎトランジス
タＱ４，Ｑ５、セレクタ５〜７、オペアンプ８、コンパ
レータ９及び抵抗Ｒ１〜Ｒ３によって構成され、入力装
置部１０でのペン入力による押下点のｘ，ｙ座標値の検
知及びペン入力の有無の検知を行う。

【０００９】入力装置部１０は、抵抗膜方式と呼ばれる
ペン入力検知装置であり、図２に示すように、一方向に
のみ均一な抵抗値の変化を持つ平板状の２枚の抵抗体１
１，１２を所定の間隔をもって重ね合わせた構造となっ
ている。図２において、矢印は抵抗値の変化方向を示し
ており、２枚の抵抗体１１，１２はこの抵抗値の変化方
向が直交するように重ね合わされる。この入力装置部１
０において、ペンで抵抗体部分が押されたとき、その押
下点で２枚の抵抗体１１，１２が接触することにより、
その押下点位置を電圧の変化として知ることができる。

【００１０】検知回路部３において、ｐｎｐトランジス
タＱ１〜Ｑ３の各エミッタは＋５Ｖ電源に接続され、ｐ
ｎｐトランジスタＱ１のコレクタは抵抗Ｒ１を介して抵
抗体１１の一端に、ｐｎｐトランジスタＱ２のコレクタ
は直接抵抗体１１の一端にそれぞれ接続され、ｐｎｐト
ランジスタＱ３のコレクタは直接抵抗体１２の一端に接
続されている。ｐｎｐトランジスタＱ１〜Ｑ３の各ベー
スには検知制御ゲートアレイ４から出力される制御信号
ＴＲＣ，ＴＲＹＤ，ＴＲＸＤが印加される。また、ｎｐ
ｎトランジスタＱ４，Ｑ５の各エミッタは０Ｖ電源（Ｇ
ＮＤ）に接続され、ｎｐｎトランジスタＱ４のコレクタ
は抵抗体１１の他端に、ｎｐｎトランジスタＱ５のコレ
クタは抵抗体１２の他端にそれぞれ接続されている。ｎ
ｐｎトランジスタＱ４，Ｑ５の各ベースには検知制御ゲ
ートアレイ４から出力される制御信号ＴＲＹＵ，ＴＲＸ
Ｌが印加される。

【００１１】また、抵抗体１１の他端には、セレクタ５
の一方の入力端子ｃ0 及びセレクタ７の一方の入力端子
ａ0 がそれぞれ接続され、抵抗体１２の他端には、セレ
クタ５の他方の入力端子ｃ1 が接続されている。セレク
タ５の制御端子ｃには、検知制御ゲートアレイ４から出
力される制御信号ＳＷＣＸＹが印加される。セレクタ６
の一方の入力端子ｂ0 は０Ｖ電源に接続され、他方の入
力端子ｂ1 はオープン状態にあり、その制御端子ｂには
検知制御ゲートアレイ４から出力される制御信号ＳＷＯ
ＦＦが印加される。セレクタ７の他方の入力端子ａ1 は
＋５Ｖ電源に接続され、その制御端子ａには検知制御ゲ
ートアレイ４から出力される制御信号ＳＷＣが印加され
る。

【００１２】セレクタ５，６の各セレクト出力は、オペ
アンプ８の非反転入力端子（＋）に印加される。このオ
ペアンプ８は、反転入力端子（−）と出力端子とが接続
されたバッファアンプ構成となっている。オペアンプ８
の出力は、Ａ／Ｄコンバータ１３でディジタル化されて
制御・解析回路部２に供給される。一方、セレクタ７の
セレクト出力は、コンパレータ９の非反転入力端子
（＋）に印加される。コンパレータ９の反転入力端子
（−）には、＋５Ｖ電源と０Ｖ電源との間に直列に接続
された抵抗Ｒ２，Ｒ３による分圧電圧が比較基準電圧と
して印加されており、その比較出力は中央処理装置部１
に供給される。

【００１３】ここで、抵抗Ｒ１〜Ｒ３の各抵抗値をｒ1
〜ｒ3 とし、抵抗体１１，１２の各抵抗値をｒ11，ｒ12
とするとき、これらの抵抗値の関係はそれぞれ、ｒ1 ≫
（ｒ11＋ｒ12），ｒ2 ＝ｒ3 となるように設定される。
これにより、抵抗Ｒ２，Ｒ３では、等しい抵抗値によっ
て電位差５Ｖを分圧することになるので、コンパレータ
９の反転入力端子（−）には、比較基準電圧として２．
５Ｖの分圧電圧が印加されることになる。

【００１４】次に、上記構成の回路動作について説明す
る。先ず、中央処理装置部１は、プログラムにより、ペ
ン入力の有無を検知するペン入力検知モードを設定する
制御信号を制御・解析回路部２へ送信する。これを受け
て、制御・解析回路部２は、トランジスタＱ１，Ｑ５を
オン、トランジスタＱ２〜Ｑ４をオフ、セレクタ５を入
力端子ｃ1 側、セレクタ６を入力端子ｂ0 側、セレクタ
７を入力端子ａ0 側とするように、検知制御ゲートアレ
イ４の出力をラッチする。ペン入力検知モードとした
後、中央処理装置部１は、プログラムにより、制御・解
析回路部２を待機状態とする。

【００１５】図３は、ペン入力検知モードのときの検知
回路部３の経路図である。同図から明らかなように、検
知回路部３は、制御・解析回路部２及びＡ／Ｄコンバー
タ１３とは独立して動作するようになる。図３におい
て、ペン入力されない状態（非ペン入力状態）では、ト
ランジスタＱ１がオン状態であることにより、電源電圧
＋５Ｖがそのまま抵抗Ｒ１及び抵抗体１１を介してコン
パレータ９の（＋）側入力ｄとなる。コンパレータ９
は、２．５Ｖの比較基準電圧ｅを（−）側入力としてい
るため、その比較出力ｆは“Ｈ”レベル（ほぼ＋５Ｖ）
となる。

【００１６】次に、この状態からペン入力された状態
（ペン入力状態）となると、そのペン入力による押下点
で２枚の抵抗体１１，１２が接触する。このとき、抵抗
体１２の他端がトランジスタＱ５を通して０Ｖ電源に接
続された状態にあり、また先述したように抵抗Ｒ１及び
抵抗体１１，１２の各抵抗値の関係が、ｒ1 ≫（ｒ11＋
ｒ12）に設定されているため、ペン入力による押下点が
抵抗体１１，１２のどの位置であっても、コンパレータ
９の（＋）側入力電位ｄは０Ｖ付近となり、コンパレー
タ９の比較出力ｆは“Ｌ”レベル（ほぼ０Ｖ）となる。
この“Ｌ”レベルの比較出力ｆは、ペン入力されたこと
を示す判別信号として中央処理装置部１に供給される。
これを受けて、中央処理装置部１は、機器の非活性化状
態から活性化状態への移行処理を行う。すなわち、ペン
入力検知モードから座標検知モードへ移行する。

【００１７】上述したように、機器の非活性化状態から
活性化状態への移行のトリガとしてペン入力を用いる情
報処理機器において、非活性化状態のときにペン入力さ
れたか否かを監視する検知回路部３を、制御・解析回路
部２及びＡ／Ｄコンバータ１３と独立に動作するように
構成したことにより、ペン入力を検知する際に不要な回
路部分（制御・解析回路部２及びＡ／Ｄコンバータ１
３）での無駄な電力の消費をなくすことができるので、
消費電力を低減できる。

【００１８】次に、機器の活性化状態におけるペン入力
時の座標検知の処理動作について、図４のフローチャー
トにしたがって説明する。ペン入力があると、中央処理
装置部１は先ず、検知制御ゲートアレイ４をｘ座標検知
状態に設定する（ステップＳ１）。このｘ座標検知状態
においては、検知制御ゲートアレイ４から出力される各
制御信号に基づいて、トランジスタＱ１，Ｑ２，Ｑ４が
オフ状態、トランジスタＱ３，Ｑ５がオン状態となり、
セレクタ５が入力端子ｃ0 側、セレクタ６が入力端子ｂ
1 側、セレクタ７が入力端子ａ1 側にそれぞれ切り替わ
る。

【００１９】その結果、抵抗体１２の一端が＋５Ｖ電源
に、その他端が０Ｖ電源にそれぞれ接続される一方、抵
抗体１１の一端がオープン状態となり、その他端の出力
電圧がセレクタ５を介してオペアンプ８の（＋）入力と
なる。ｘ座標検知時の等価回路を図５に示す。この等価
回路において、オペアンプ８の入力インピーダンスが大
きいため、電流ｉはほとんど流れず、ペン入力よる押下
点で分圧された電位がオペアンプ８の出力に現れる。こ
のオペアンプ８の出力波形を図６に示す。オペアンプ８
から出力される電圧レベルは、Ａ／Ｄコンバータ１３で
ディジタルの座標値に変換される。中央処理装置部１
は、Ａ／Ｄコンバータ１３から制御・解析回路部２を介
してｘ座標値を取得する（ステップＳ２）。

【００２０】ｘ座標値の取得が終わると、中央処理装置
部１は、検知制御ゲートアレイ４をｙ座標検知状態に設
定する（ステップＳ３）。このｙ座標検知状態において
は、検知制御ゲートアレイ４から出力される各制御信号
に基づいて、トランジスタＱ１，Ｑ３，Ｑ５がオフ状
態、トランジスタＱ２，Ｑ４がオン状態となり、セレク
タ５が入力端子ｃ1 側、セレクタ６が入力端子ｂ1 側、
セレクタ７が入力端子ａ1 側にそれぞれ切り替わる。そ
の結果、ｘ座標検知の場合とは逆に、抵抗体１１の一端
が＋５Ｖ電源に、その他端が０Ｖ電源にそれぞれ接続さ
れる一方、抵抗体１２の一端がオープン状態となり、そ
の他端の出力電圧がセレクタ５を介してオペアンプ８の
（＋）入力となる。

【００２１】そして、ｘ座標検知の場合と同様に、ペン
入力よる押下点で分圧された電位がオペアンプ８の出力
に現れる。その出力波形は、図６に示す通りである。こ
の電圧レベルがＡ／Ｄコンバータ１３でディジタルの座
標値に変換されると、中央処理装置部１は、Ａ／Ｄコン
バータ１３から制御・解析回路部２を介してｙ座標値を
取得する（ステップＳ４）。以上により、ペン入力時の
座標検知のための一連の処理が終了する。

【００２２】

【発明の効果】以上詳細に説明したように、本発明によ
れば、機器の非活性化状態から活性化状態への移行のト
リガとしてペン入力を用いる情報処理機器において、ペ
ン入力の有無を検知する検知回路部を、入力座標の解析
を行う解析回路部と独立に動作するように構成したこと
により、ペン入力の有無を検知する際に解析回路部での
無駄な電力の消費をなくすことができるので、消費電力
の低減が可能となる。その結果、特に携帯型パーソナル
コンピュータ等のバッテリ駆動の情報処理機器の省電力
化に極めて有効なものとなる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す回路図である。

【図２】入力装置部の概略構成図である。

【図３】非活性化状態時の検知回路部の経路図である。

【図４】座標検知の処理手順を示すフローチャートであ
る。

【図５】ｘ座標検知時の等価回路図である。

【図６】オペアンプの出力波形図である。

【符号の説明】

１ 中央処理装置部 ２ 制御・解析回路部 ３ 検知回路部 ４ 検知制御ゲートアレイ ５，６，７ セレクタ ８ オペアンプ ９ コンパレータ １０ 入力装置部 １１，１２ 抵抗体

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ペン入力にて情報を入力する入力手段
   と、 前記入力手段でのペン入力の有無を検知するペン入力検
   知モードとペン入力時の入力座標を検知する座標検知モ
   ードとを設定する設定手段と、 前記座標検知モード時に前記入力手段からの入力情報を
   取り込んで解析する解析手段と、 前記ペン入力検知モード時に前記解析手段とは独立に動
   作して前記入力情報に基づいてペン入力の有無の検知を
   行う検知手段とを備えたことを特徴とするペン入力型情
   報処理機器。