JPH0814616B2 - Hall element device - Google Patents
Hall element deviceInfo
- Publication number
- JPH0814616B2 JPH0814616B2 JP1126566A JP12656689A JPH0814616B2 JP H0814616 B2 JPH0814616 B2 JP H0814616B2 JP 1126566 A JP1126566 A JP 1126566A JP 12656689 A JP12656689 A JP 12656689A JP H0814616 B2 JPH0814616 B2 JP H0814616B2
- Authority
- JP
- Japan
- Prior art keywords
- hall element
- terminal
- temperature drift
- operational amplifier
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003321 amplification Effects 0.000 claims description 5
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 20
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Measuring Magnetic Variables (AREA)
- Hall/Mr Elements (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、ガウスメータ、電流検出器等の磁界セン
サーであるホール素子装置に関するものである。TECHNICAL FIELD The present invention relates to a Hall element device which is a magnetic field sensor such as a Gauss meter and a current detector.
特に、ホール素子や演算増幅器の温度ドリフトを補正
できるホール素子装置に関するものである。In particular, the present invention relates to a Hall element device capable of correcting temperature drift of a Hall element or operational amplifier.
［従来の技術］ 従来例の構成を第８図、第９図及び第10図を参照しな
がら説明する。[Prior Art] The configuration of a conventional example will be described with reference to FIG. 8, FIG. 9 and FIG.
第８図は、例えば特公昭63−24268号公報に示された
従来のホール素子装置を示す回路図である。FIG. 8 is a circuit diagram showing a conventional Hall element device disclosed in, for example, Japanese Patent Publication No. 63-24268.
第８図において、従来のホール素子装置は、制御電流
端子（1a）、（1b）及び出力端子（1c）、（1d）を有す
るホール素子（１）と、このホール素子（１）の制御電
流端子（1a）に一端が接続された定電流電源（２）と、
ホール素子（１）の制御電流端子（1b）に出力端が接続
され、出力端子（1c）に反転入力端が接続されかつ定電
流電源（２）の他端に非反転入力端が接続された演算増
幅器（３）と、ホール素子（１）の出力端子（1d）に非
反転入力端が接続された演算増幅器（４）と、この演算
増幅器（４）の反転入力端に一端が接続されかつ定電流
電源（２）の他端に他端が接続された抵抗（５）と、演
算増幅器（４）の反転入力端に一端が接続されかつ出力
端に他端が接続された抵抗（６）と、演算増幅器（４）
の出力端と定電流電源（２）の他端との間に接続された
メータ（７）とから構成されている。In FIG. 8, the conventional Hall element device has a Hall element (1) having control current terminals (1a), (1b) and output terminals (1c), (1d), and a control current of the Hall element (1). A constant current power supply (2) whose one end is connected to the terminal (1a),
The output terminal was connected to the control current terminal (1b) of the Hall element (1), the inverting input terminal was connected to the output terminal (1c), and the non-inverting input terminal was connected to the other end of the constant current power supply (2). An operational amplifier (3), an operational amplifier (4) having a non-inverting input terminal connected to the output terminal (1d) of the Hall element (1), and one terminal connected to the inverting input terminal of the operational amplifier (4) and A resistor (5) having the other end connected to the other end of the constant current power supply (2), and a resistor (6) having one end connected to the inverting input end of the operational amplifier (4) and the other end connected to the output end. And an operational amplifier (4)
Of the constant current power supply (2) and the other end of the constant current power supply (2).
なお、演算増幅器（３）は動作電源Vcc、Veeに接続さ
れ、定電流電源（２）の他端は接地されている。また、
演算増幅器（４）と抵抗（５）、（６）とで非反転増幅
回路を構成している。The operational amplifier (3) is connected to the operating power supplies Vcc and Vee, and the other end of the constant current power supply (2) is grounded. Also,
The operational amplifier (4) and the resistors (5) and (6) form a non-inverting amplifier circuit.
第９図は、例えば特開昭57−171211号公報に示された
他の従来のホール素子装置を示す回路図である。FIG. 9 is a circuit diagram showing another conventional Hall element device disclosed in, for example, Japanese Patent Laid-Open No. 57-171211.
第９図において、他の従来のホール素子装置は、上述
した従来のホール素子装置の定電流電源（２）の代わり
に定電圧電源（2A）を用い、かつこの定電圧電源（2A）
の正端子及び負端子がそれぞれホール素子（１）の制御
電流端子（1a）及び（1b）に接続している。In FIG. 9, another conventional Hall element device uses a constant voltage power source (2A) instead of the constant current power source (2) of the conventional Hall element device described above, and this constant voltage power source (2A)
The positive terminal and the negative terminal of are connected to the control current terminals (1a) and (1b) of the Hall element (1), respectively.
第10図は、他の従来のホール素子装置の変形例を示す
回路図である。FIG. 10 is a circuit diagram showing a modification of another conventional Hall element device.
第10図において、他の従来のホール素子装置は、電源
Vccに接続された抵抗（2b）を通してツェナーダイオー
ド（2a）及びホール素子（１）に制御電流が供給され、
ホール素子（１）の制御電流端子（1a）及び（1b）の間
がツェナーダイオード（2a）によって定電圧化されてい
る。In FIG. 10, another conventional Hall element device is a power source.
A control current is supplied to the Zener diode (2a) and the Hall element (1) through a resistor (2b) connected to Vcc.
The Zener diode (2a) regulates the voltage between the control current terminals (1a) and (1b) of the Hall element (1).
つぎに、上述した従来例の動作を説明する。 Next, the operation of the above-mentioned conventional example will be described.
第８図で示した定電流方式においては、定電流電源
（２）から流れ出した電流は、ホール素子（１）に制御
電流として流れた後、演算増幅器（３）に吸い込まれて
いく。そして、演算増幅器（３）は、非反転入力端が接
地電位にあるので、反転入力端も仮想的接地となり、し
たがってホール素子（１）の出力端子（1c）も接地電位
となる。こうして、ホール素子（１）の出力端子（1d）
からは自動的に同相成分が除去されたホール出力電圧の
みが得られ、これを通常の非反転増幅回路により取り出
すことができる。In the constant current system shown in FIG. 8, the current flowing out from the constant current power source (2) flows into the Hall element (1) as a control current and is then sucked into the operational amplifier (3). Since the non-inverting input terminal of the operational amplifier (3) is at the ground potential, the inverting input terminal also becomes virtual ground, and therefore the output terminal (1c) of the Hall element (1) also becomes ground potential. Thus, the output terminal (1d) of the Hall element (1)
Only the Hall output voltage from which the in-phase component is automatically removed can be obtained from, and this can be taken out by a normal non-inverting amplifier circuit.
また、第９図及び第10図で示した定電圧方式において
は、定電圧電源（2A）又はツェナーダイオード（2a）か
ら流れ出した電流がホール素子（１）に流れると、第８
図の定電流方式の場合と同様に、ホール素子（１）の出
力端子（1d）からは自動的に同相成分が除去されたホー
ル出力電圧のみが得られ、これを通常の非反転増幅回路
により取り出すことができる。In the constant voltage system shown in FIGS. 9 and 10, when the current flowing out from the constant voltage power source (2A) or the Zener diode (2a) flows into the Hall element (1),
As in the case of the constant current method shown in the figure, only the Hall output voltage from which the common-mode component has been automatically removed is obtained from the output terminal (1d) of the Hall element (1). You can take it out.
しかしながら、第８図ないし第10図で示した従来例に
おいて、ホール素子（１）の出力端子（1d）には、ホー
ル素子（１）の同相成分は除去されるものの、ホール素
子（１）の不平衡電圧VH0と、演算増幅器（３）の入力
オフセット電圧VOS1が加算されたオフセット電圧VHS1＝
VH0＋VOS1が出力される。However, in the conventional example shown in FIGS. 8 to 10, although the in-phase component of the Hall element (1) is removed at the output terminal (1d) of the Hall element (1), Offset voltage V HS1 obtained by adding the unbalanced voltage V H0 and the input offset voltage V OS1 of the operational amplifier (3) =
V H0 + V OS1 is output.
さらに、演算増幅器（４）の出力端には、上述したオ
フセット電圧VHS1に、演算増幅器（４）の入力オフセッ
ト電圧VOS2が加算されたオフセット電圧VHS2＝VHS1＋V
OS2が、非反転増幅回路により増幅度Ｇで増幅されて（V
outer＝VHS2×Ｇ）出力される。Further, the output terminal of the operational amplifier (4) is the offset voltage V HS1 described above, the offset voltage V HS2 = V HS1 + V to the input offset voltage V OS2 is addition of the operational amplifier (4)
OS2 is amplified with the amplification degree G by the non-inverting amplifier circuit (V
outer = V HS2 × G) is output.
上述した不平衡電圧VH0、入力オフセット電圧VOS1、V
OS2は、それぞれ温度によって変化する温度ドリフトΔV
H0、ΔVOS1、ΔVOS2がある。温度ドリフトΔVH0、ΔV
OS1、ΔVOS2は、それぞれmax±40μV/℃、max±30μV/
℃、max±30μV/℃あり、これらの和であるオフセット
電圧温度ドリフトΔVHS2（＝max±100μV/℃）は、演算
増幅器（４）の出力端では同様にして増幅されたΔV
outerとなって出力される。Unbalanced voltage V H0 and input offset voltage V OS1 , V mentioned above
OS2 is the temperature drift ΔV that changes with temperature
There are H0 , ΔV OS1 , and ΔV OS2 . Temperature drift ΔV H0 , ΔV
OS1 and ΔV OS2 are max ± 40μV / ° C and max ± 30μV /
℃, max ± 30μV / ° C, and the offset voltage temperature drift ΔV HS2 (= max ± 100μV / ° C) which is the sum of these is ΔV amplified in the same way at the output end of the operational amplifier (4).
It is output as outer .
［発明が解決しようとする課題］ 上述したような従来のホール素子装置では、オフセッ
ト電圧温度ドリフトΔVHS2が発生するので、精度が低い
という問題点があった。[Problems to be Solved by the Invention] In the conventional Hall element device as described above, since the offset voltage temperature drift ΔV HS2 occurs, there is a problem that the accuracy is low.
この発明は、上述した問題点を解決するためになされ
たもので、オフセット電圧温度ドリフトを補正すること
ができ、精度が高いホール素子装置を得ることを目的と
する。The present invention has been made to solve the above-described problems, and an object thereof is to obtain a Hall element device capable of correcting offset voltage temperature drift and having high accuracy.
［課題を解決するための手段］ この発明に係るホール素子装置は、第１の制御電流端
子、第２の制御電流端子、第１の出力端子及び第２の出
力端子を有するホール素子と、このホール素子の第１の
制御電流端子に接続された制御電源と、上記ホール素子
の第２の制御電流端子に出力端が接続されかつ上記ホー
ル素子の第１の出力端子に反転入力端が接続された第１
の演算増幅器と、上記ホール素子の第２の出力端子に非
反転入力端が持続され上記ホール素子の出力を非反転増
幅する第２の演算増幅器と、上記第１の演算増幅器の非
反転入力端に接続され上記ホール素子の不平衡電圧温度
ドリフト並びに上記第１及び第２の演算増幅器の入力オ
フセット電圧温度ドリフトを補正する温度ドリフト補正
回路とを備えたものである。[Means for Solving the Problems] A Hall element device according to the present invention includes a Hall element having a first control current terminal, a second control current terminal, a first output terminal and a second output terminal, and A control power source connected to the first control current terminal of the Hall element, an output terminal connected to the second control current terminal of the Hall element, and an inverting input terminal connected to the first output terminal of the Hall element. First
Operational amplifier, a second operational amplifier for maintaining a non-inverting input terminal at the second output terminal of the Hall element for non-inverting amplification of the output of the Hall element, and a non-inverting input terminal of the first operational amplifier. And a temperature drift correction circuit for correcting the unbalanced voltage temperature drift of the Hall element and the input offset voltage temperature drift of the first and second operational amplifiers.
［作用］ この発明においては、温度ドリフト補正回路によっ
て、ホール素子の不平衡電圧温度ドリフト並びに第１及
び第２の演算増幅器の入力オフセット電圧温度ドリフト
が補正される。[Operation] In the present invention, the temperature drift correction circuit corrects the unbalanced voltage temperature drift of the Hall element and the input offset voltage temperature drift of the first and second operational amplifiers.
［実施例］ この発明の第１実施例の構成を第１図を参照しながら
説明する。[Embodiment] The configuration of a first embodiment of the present invention will be described with reference to FIG.
第１図は、この発明の第１実施例を示す回路図であ
り、ホール素子（１）〜メータ（７）は上記従来装置の
ものと全く同一である。FIG. 1 is a circuit diagram showing a first embodiment of the present invention, in which the Hall element (1) to meter (7) are exactly the same as those of the conventional device.
第１図において、この発明の第１実施例は、上述した
従来装置のものと全く同一のものと、演算増幅器（３）
の非反転入力端と定電流電源（２）の他端との間に接続
された温度ドリフト補正回路（８）とから構成されてい
る。In FIG. 1, the first embodiment of the present invention is the same as that of the conventional device described above, and an operational amplifier (3).
The temperature drift correction circuit (8) is connected between the non-inverting input terminal of the above and the other end of the constant current power source (2).
温度ドリフト補正回路（８）は、定電流電源（81）
と、この定電流電源（81）に接続された感温抵抗（82）
とから構成され、感温抵抗（82）の電圧が演算増幅器
（３）の非反転入力端に導かれるように接続されてい
る。Temperature drift correction circuit (8) is a constant current power supply (81)
And a temperature-sensitive resistor (82) connected to this constant current power supply (81)
And is connected so that the voltage of the temperature sensitive resistor (82) is guided to the non-inverting input terminal of the operational amplifier (3).
ところで、この発明の第１の制御電流端子、第２の制
御電流端子、第１の出力端子、第２の出力端子、制御電
源並びに第１及び第２の演算増幅器は、上述したこの発
明の第１実施例では、制御電流端子（1a）、（1b）、出
力端子（1c）、（1d）、定電流電源（２）並びに第１及
び第２の演算増幅器（３）、（４）に相当する。By the way, the first control current terminal, the second control current terminal, the first output terminal, the second output terminal, the control power supply, and the first and second operational amplifiers of the present invention are the same as the above-mentioned first invention of the present invention. In one embodiment, it corresponds to the control current terminals (1a), (1b), the output terminals (1c), (1d), the constant current power supply (2), and the first and second operational amplifiers (3), (4). To do.
つぎに、上述した第１実施例の動作を説明する。例え
ば、ホール素子（１）の不平衡電圧温度ドリフトΔVH0
が−20μV/℃、演算増幅器（３）の入力オフセット電圧
温度ドリフトΔVOS1が−10μV/℃、演算増幅器（４）の
入力オフセット電圧温度ドリフトΔVOS2が−10μV/℃の
場合、これらの和であるオフセット電圧温度ドリフトΔ
VHS2は、 ΔVHS2＝ΔVH0＋ΔVOS1＋ΔVOS2 ＝（−20）＋（−10）＋（−10） ＝−40μV/℃ となる。Next, the operation of the above-described first embodiment will be described. For example, the unbalanced voltage temperature drift of the Hall element (1) ΔV H0
Is −20 μV / ° C, the input offset voltage temperature drift ΔV OS1 of the operational amplifier (3) is −10 μV / ° C, and the input offset voltage temperature drift ΔV OS2 of the operational amplifier (4) is −10 μV / ° C. Certain offset voltage temperature drift Δ
V HS2 is ΔV HS2 = ΔV H0 + ΔV OS1 + ΔV OS2 = (− 20) + (− 10) + (− 10) = − 40 μV / ° C.
このまま、補正されずに非反転増幅回路によって増幅
されて出力されるとすると、非反転増幅回路の増幅度Ｇ
が50倍のとき、演算増幅器（４）の出力端（点Ｂ）の温
度ドリフトは、 ΔVouter＝ΔVHS2×Ｇ ＝−40×50 ＝−2000μV/℃ にもなり、非常に精度が悪い。If it is not corrected and is amplified and output by the non-inverting amplifier circuit, the amplification degree G of the non-inverting amplifier circuit is G.
Is 50 times, the temperature drift at the output terminal (point B) of the operational amplifier (4) is ΔV outer = ΔV HS2 × G = -40 × 50 = -2000 µV / ° C, which is very inaccurate.
一方、温度ドリフト補正回路（８）の定電流電源（8
1）の電流＋IHS2が1mA一定、感温抵抗（82）の抵抗値が
40Ωで温度特性が＋1000PPm/℃の場合、演算増幅器
（３）の非反転入力端（点Ｃ）に導かれる電圧ΔＶ
＊は、 ΔＶ＊＝1mA×40Ω×1000PPm/℃ ＝＋40μV/℃ となり、オフセット電圧温度ドリフトΔVHS2＝−40μV/
℃が補正されることになり、精度の高いホール素子装置
を得ることができる。On the other hand, the constant current power supply (8
1) current + I HS2 is 1mA constant, the resistance value of temperature sensitive resistor (82) is
When the temperature characteristic is + 1000PPm / ° C at 40Ω, the voltage ΔV introduced to the non-inverting input terminal (point C) of the operational amplifier (3)
* Is ΔV * = 1mA × 40Ω × 1000PPm / ° C = + 40μV / ° C, and offset voltage temperature drift ΔV HS2 = −40μV /
Since the temperature is corrected, a highly accurate Hall element device can be obtained.
この発明の第２実施例を第２図を参照しながら説明す
る。A second embodiment of the present invention will be described with reference to FIG.
第２図は、この発明の第２実施例を示す回路図であ
る。FIG. 2 is a circuit diagram showing a second embodiment of the present invention.
第２図において、この発明の第２実施例は、温度ドリ
フト補正回路（8A）を定電流電源（81）と抵抗（83）と
で構成した場合である。例えば、定電流電源（81）の電
流＋IHS2が1mAでその温度特性が1000PPm/℃、抵抗（8
3）の抵抗値が40Ωのときには、演算増幅器（３）の非
反転入力端（点Ｃ）に導かれる電圧ΔＶ＊は、 ΔＶ＊＝＋40μV/℃ となり、第１実施例と同様に、オフセット電圧温度ドリ
フトΔVHS2が補正される この発明の第３実施例を第３図を参照しながら説明す
る。In FIG. 2, the second embodiment of the present invention is a case where the temperature drift correction circuit (8A) is composed of a constant current power source (81) and a resistor (83). For example, the current of the constant current power supply (81) + I HS2 is 1mA, its temperature characteristic is 1000PPm / ℃, resistance (8
When the resistance value of 3) is 40Ω, the voltage ΔV * introduced to the non-inverting input terminal (point C) of the operational amplifier (3) becomes ΔV * = + 40 μV / ° C., which is the same as in the first embodiment. A third embodiment of the present invention in which the temperature drift ΔV HS2 is corrected will be described with reference to FIG.
第３図は、この発明の第３の実施例を示す回路図であ
る。FIG. 3 is a circuit diagram showing a third embodiment of the present invention.
第３図において、この発明の第３実施例は、温度ドリ
フト補正回路（8B）を定電圧電源（84）と、抵抗（83）
と、感温抵抗（82）とで構成した場合である。定電圧電
源（84）の電圧、抵抗（83）及び感温抵抗（82）の抵抗
値、温度特性を適当に選んで組み合わせることにより、
オフセット電圧温度ドリフトΔVHS2を補正することがで
きる。Referring to FIG. 3, in the third embodiment of the present invention, a temperature drift correction circuit (8B) is provided with a constant voltage power source (84) and a resistor (83).
And a temperature-sensitive resistance (82). By properly selecting and combining the voltage of the constant voltage power supply (84), the resistance value of the resistance (83) and the temperature sensitive resistance (82), and the temperature characteristics,
The offset voltage temperature drift ΔV HS2 can be corrected.
この発明の第４実施例を第４図を参照しながら説明す
る。A fourth embodiment of the present invention will be described with reference to FIG.
第４図は、この発明の第４実施例を示す回路図であ
る。FIG. 4 is a circuit diagram showing a fourth embodiment of the present invention.
第４図において、この発明の第４実施例は、温度ドリ
フト補正回路（8C）を抵抗（83a）と、抵抗（83b）とで
構成し、抵抗（83a）及び（83b）に印加する電圧をホー
ル素子（１）の制御電流端子（1a）の端子電圧ΔVa（点
Ｄ）とした場合である。制御電流端子（1a）及び（1b）
の抵抗値には約3000PPm/℃の温度特性があり、定電流電
源（２）から流れる電流の温度特性を加質したものが端
子電圧ΔVaの温度特性である。この端子電圧ΔVaの温度
特性、抵抗（83a）及び（83b）の抵抗値を適当に選んで
組み合わせることにより、オフセット電圧温度ドリフト
ΔVHS2を補正することができる。Referring to FIG. 4, in the fourth embodiment of the present invention, the temperature drift correction circuit (8C) is composed of a resistor (83a) and a resistor (83b), and the voltage applied to the resistors (83a) and (83b) is This is the case where the terminal voltage ΔVa (point D) of the control current terminal (1a) of the hall element (1) is used. Control current terminals (1a) and (1b)
Has a temperature characteristic of about 3000 PPm / ° C, and the temperature characteristic of the terminal voltage ΔVa is obtained by adding the temperature characteristic of the current flowing from the constant current power source (2). The offset voltage temperature drift ΔV HS2 can be corrected by appropriately selecting and combining the temperature characteristics of the terminal voltage ΔVa and the resistance values of the resistors (83a) and (83b).
この発明の第５実施例を第５図を参照しながら説明す
る。A fifth embodiment of the present invention will be described with reference to FIG.
第５図は、この発明の第５実施例を示す回路図であ
る。FIG. 5 is a circuit diagram showing a fifth embodiment of the present invention.
第５図において、この発明の第５実施例は、温度ドリ
フト補正回路（8D）を、第１実施例の定電流電源（81）
の電流方向を逆にした構成で、オフセット電圧温度ドリ
フトΔVHS2が正のときでも補正することができる。In FIG. 5, the fifth embodiment of the present invention includes a temperature drift correction circuit (8D) as a constant current power supply (81) of the first embodiment.
With the configuration in which the current direction of is reversed, the offset voltage temperature drift ΔV HS2 can be corrected even when it is positive.
この発明の第６実施例を第６図を参照しながら説明す
る。A sixth embodiment of the present invention will be described with reference to FIG.
第６図は、この発明の第６実施例を示す回路図であ
る。FIG. 6 is a circuit diagram showing a sixth embodiment of the present invention.
第６図において、この発明の第６実施例は、温度ドリ
フト補正回路（8E）を、定電流電源（81）と、抵抗（83
c）及び（83d）と、ダイオード（85）とから構成し、ダ
イオード（85）の順方向電圧温度特性約−2.1〜−2.3mV
/℃を利用したもので、抵抗（83c）及び（83d）の抵抗
値を適当に選んで組み合わせることにより、正のオフセ
ット電圧温度ドリフトΔVHS2を補正することができる。Referring to FIG. 6, the sixth embodiment of the present invention includes a temperature drift correction circuit (8E), a constant current power source (81), and a resistor (83).
c) and (83d) and the diode (85), the forward voltage temperature characteristic of the diode (85) is about -2.1 to -2.3mV.
/ ° C. The positive offset voltage temperature drift ΔV HS2 can be corrected by appropriately selecting and combining the resistance values of the resistors (83c) and (83d).
この発明の第７実施例を第７図を参照しながら説明す
る。A seventh embodiment of the present invention will be described with reference to FIG.
第７図は、この発明の第７実施例を示す回路図であ
る。FIG. 7 is a circuit diagram showing a seventh embodiment of the present invention.
第７図において、この発明の第７実施例は、演算増幅
器（３）の非反転入力端に接続された温度ドリフト補正
回路（8F）以外は、第10図で示す他の従来のホール素子
装置と全く同一である。この第７実施例は定電圧方式で
あるが、上述した第１実施例から第６実施例までの定電
流方式と同様に、温度ドリフト補正回路（8F）によって
オフセット電圧温度ドリフトΔVHS2を補正することがで
きる。In FIG. 7, a seventh embodiment of the present invention is another conventional Hall element device shown in FIG. 10 except for a temperature drift correction circuit (8F) connected to the non-inverting input terminal of an operational amplifier (3). Is exactly the same as. The seventh embodiment uses the constant voltage method, but the offset voltage temperature drift ΔV HS2 is corrected by the temperature drift correction circuit (8F) as in the constant current method of the first to sixth embodiments described above. be able to.
なお、上記各実施例ではオフセット電圧温度ドリフト
ΔVHS2が正負のいずれかについて説明したが、各実施例
を適当に組み合わせることにより、オフセット電圧温度
ドリフトΔVHS2が正負のいずれでも補正できる。Although the offset voltage temperature drift ΔV HS2 is positive or negative in each of the above embodiments, the offset voltage temperature drift ΔV HS2 can be corrected to be positive or negative by properly combining the embodiments.
［発明の効果］ この発明は、以上説明したとおり、第１の制御電流端
子、第２の制御電流端子、第１の出力端子及び第２の出
力端子を有するホール素子と、このホール素子の第１の
制御電流端子に接続された制御電源と、上記ホール素子
の第２の制御電流端子に出力端が接続されかつ上記ホー
ル素子の第１の出力端子に反転入力端が接続された第１
の演算増幅器と、上記ホール素子の第２の出力端子に非
反転入力端が接続され上記ホール素子の出力を非反転増
幅する第２の演算増幅器と、上記第１の演算増幅器の非
反転入力端に接続され上記ホール素子の不平衡電圧温度
ドリフト並びに上記第１及び第２の演算増幅器の入力オ
フセット電圧温度ドリフトを補正する温度ドリフト補正
回路とを備えたので、ホール素子の不平衡電圧温度ドリ
フトと第１及び第２の演算増幅器の入力オフセット電圧
温度ドリフトとを補正することができ、精度を高くする
ことができるという効果を奏する。[Effect of the Invention] As described above, the present invention provides a Hall element having the first control current terminal, the second control current terminal, the first output terminal and the second output terminal, and the Hall element A control power source connected to the first control current terminal, and a first control current terminal of the Hall element having an output terminal connected to the second control current terminal and a first output terminal of the Hall element connected to an inverting input terminal.
Operational amplifier, a second operational amplifier having a non-inverting input terminal connected to the second output terminal of the Hall element for non-inverting amplification of the output of the Hall element, and a non-inverting input terminal of the first operational amplifier. And a temperature drift correction circuit for correcting the unbalanced voltage temperature drift of the Hall element and the input offset voltage temperature drift of the first and second operational amplifiers. There is an effect that the input offset voltage temperature drift of the first and second operational amplifiers can be corrected and the accuracy can be improved.
第１図はこの発明の第１実施例を示す回路図、第２図は
この発明の第２実施例の動作を示す回路図、第３図はこ
の発明の第３実施例を示す回路図、第４図はこの発明の
第４実施例を示す回路図、第５図はこの発明の第５実施
例を示す回路図、第６図はこの発明の第６実施例を示す
回路図、第７図はこの発明の第７実施例を示す回路図、
第８図は従来のホール素子装置を示す回路図、第９図は
他の従来のホール素子装置を示す回路図、第10図は他の
従来のホール素子装置を示す回路図である。 図において、 （１）……ホール素子、 （２）……定電流電源、 （３）……演算増幅器、 （４）……演算増幅器、 （５）……抵抗、 （６）……抵抗、 （７）……メータ、 （８）……温度ドリフト補正回路である。 なお、各図中、同一符号は同一、又は相当部分を示す。1 is a circuit diagram showing the first embodiment of the present invention, FIG. 2 is a circuit diagram showing the operation of the second embodiment of the present invention, and FIG. 3 is a circuit diagram showing the third embodiment of the present invention. FIG. 4 is a circuit diagram showing a fourth embodiment of the present invention, FIG. 5 is a circuit diagram showing a fifth embodiment of the present invention, and FIG. 6 is a circuit diagram showing a sixth embodiment of the present invention. The figure is a circuit diagram showing a seventh embodiment of the present invention.
FIG. 8 is a circuit diagram showing a conventional Hall element device, FIG. 9 is a circuit diagram showing another conventional Hall element device, and FIG. 10 is a circuit diagram showing another conventional Hall element device. In the figure, (1) ... Hall element, (2) ... Constant current power supply, (3) ... Operational amplifier, (4) ... Operational amplifier, (5) ... Resistance, (6) ... Resistance, (7) ... Meter, (8) ... Temperature drift correction circuit. In the drawings, the same reference numerals indicate the same or corresponding parts.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−42667（ＪＰ，Ａ) 特開 昭51−43972（ＪＰ，Ａ) 特開 昭62−203390（ＪＰ，Ａ) 特開 昭57−90176（ＪＰ，Ａ) 特開 昭57−171211（ＪＰ，Ａ) 実開 昭58−39577（ＪＰ，Ｕ) ─────────────────────────────────────────────────── --- Continuation of the front page (56) Reference JP-A-60-42667 (JP, A) JP-A-51-43972 (JP, A) JP-A-62-203390 (JP, A) JP-A-57- 90176 (JP, A) JP 57-171211 (JP, A) Actual development 58-39577 (JP, U)
Claims (1)
子、第１の出力端子及び第２の出力端子を有するホール
素子、 このホール素子の第１の制御電流端子に接続された制御
電源、 上記ホール素子の第２の制御電流端子に出力端が接続さ
れかつ上記ホール素子の第１の出力端子に反転入力端が
接続された第１の演算増幅器、 上記ホール素子の第２の出力端子に非反転入力端が持続
され上記ホール素子の出力を非反転増幅する第２の演算
増幅器、 並びに 上記第１の演算増幅器の非反転入力端に接続され上記ホ
ール素子の不平衡電圧温度ドリフト並びに上記第１及び
第２の演算増幅器の入力オフセット電圧温度ドリフトを
補正する温度ドリフト補正回路 を備えたことを特徴とするホール素子装置。1. A Hall element having a first control current terminal, a second control current terminal, a first output terminal and a second output terminal, and a control connected to the first control current terminal of the Hall element. A power supply, a first operational amplifier having an output terminal connected to the second control current terminal of the Hall element and an inverting input terminal connected to the first output terminal of the Hall element, and a second output of the Hall element A second operational amplifier having a non-inverting input terminal maintained at its terminal for non-inverting amplification of the output of the Hall element; and an unbalanced voltage temperature drift of the Hall element connected to the non-inverting input terminal of the first operational amplifier. A Hall element device, comprising: a temperature drift correction circuit for correcting the input offset voltage temperature drift of the first and second operational amplifiers.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1126566A JPH0814616B2 (en) | 1989-05-22 | 1989-05-22 | Hall element device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1126566A JPH0814616B2 (en) | 1989-05-22 | 1989-05-22 | Hall element device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02306183A JPH02306183A (en) | 1990-12-19 |
| JPH0814616B2 true JPH0814616B2 (en) | 1996-02-14 |
Family
ID=14938334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1126566A Expired - Lifetime JPH0814616B2 (en) | 1989-05-22 | 1989-05-22 | Hall element device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0814616B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004042077A1 (en) * | 2004-08-31 | 2006-03-30 | Texas Instruments Deutschland Gmbh | Integrated circuit for use with an external Hall sensor, and Hall sensor module |
| DE102011017640B3 (en) | 2011-04-27 | 2012-07-19 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Sensor arrangement and method |
| CN104571246B (en) * | 2014-12-17 | 2017-01-04 | 南京邮电大学 | A kind of rotatory current circuit being applied to Hall element |
| JP6263819B2 (en) * | 2015-02-12 | 2018-01-24 | 旭化成エレクトロニクス株式会社 | Sensor device and manufacturing method thereof |
| US10698066B2 (en) * | 2018-04-13 | 2020-06-30 | Texas Instruments Incorporated | Calibration of hall device sensitivity using an auxiliary hall device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5143972A (en) * | 1974-10-12 | 1976-04-15 | Tsuda Denki Keiki Kk | |
| JPS57171211A (en) * | 1981-04-15 | 1982-10-21 | Toshiba Corp | Removing circuit for in-phase voltage of hall element |
| JPS5790176A (en) * | 1980-11-26 | 1982-06-04 | Toshiba Corp | In-phase voltage removing circuit for hall element |
| JPS5839577U (en) * | 1981-09-08 | 1983-03-15 | アメリカン・キヤン・コムパニ− | Temperature and offset voltage compensation circuit for Hall effect converter |
| DE3322942C2 (en) * | 1983-06-25 | 1986-03-20 | Kernforschungsanlage Jülich GmbH, 5170 Jülich | Circuit for measuring magnetic induction with a Hall field probe |
| JPH0824201B2 (en) * | 1986-03-03 | 1996-03-06 | 株式会社豊田自動織機製作所 | Magnetic semiconductor element temperature compensation circuit |
-
1989
- 1989-05-22 JP JP1126566A patent/JPH0814616B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02306183A (en) | 1990-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2480947B1 (en) | Compensated bandgap | |
| JPH0626290B2 (en) | Differential amplifier | |
| JPH0595255A (en) | Comparator circuit device | |
| JPH0814616B2 (en) | Hall element device | |
| JP3222367B2 (en) | Temperature measurement circuit | |
| JP5126536B2 (en) | Magnetic proportional current sensor gain adjustment method | |
| EP0915346A2 (en) | Current sensing circuit with high input impedance | |
| US5659249A (en) | Semiconductor magnetic-to-electric converter with hall device having improved temperature characteristics | |
| JP3230230B2 (en) | Detector | |
| US5488296A (en) | Temperature compensated magnetically sensitive circuit | |
| JP4586708B2 (en) | Differential amplifier | |
| JPH09105680A (en) | Temperature measuring circuit | |
| JP2610736B2 (en) | Amplification compensation circuit of semiconductor pressure sensor | |
| JP5003176B2 (en) | Differential amplifier circuit | |
| JP3058998B2 (en) | Semiconductor integrated circuit device | |
| JP3270304B2 (en) | Hall bias circuit | |
| JPS6241453Y2 (en) | ||
| JP2938657B2 (en) | Current detection circuit | |
| JP3082247B2 (en) | Constant voltage circuit | |
| KR0156673B1 (en) | Power detecting circuit | |
| JPH06109677A (en) | Humidity detection circuit | |
| KR930007596B1 (en) | Speed control circuit for dc motor | |
| JP3066092B2 (en) | Constant current circuit | |
| JP3459795B2 (en) | Multi-output current mirror circuit | |
| JPS62203390A (en) | Temperature compensating circuit for magnetic semiconductor element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080214 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090214 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100214 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100214 Year of fee payment: 14 |