JPH02306183A - Hall element device - Google Patents
Hall element deviceInfo
- Publication number
- JPH02306183A JPH02306183A JP1126566A JP12656689A JPH02306183A JP H02306183 A JPH02306183 A JP H02306183A JP 1126566 A JP1126566 A JP 1126566A JP 12656689 A JP12656689 A JP 12656689A JP H02306183 A JPH02306183 A JP H02306183A
- Authority
- JP
- Japan
- Prior art keywords
- hall element
- temperature drift
- operational amplifier
- terminal
- offset voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 abstract description 3
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 3
- QHGVXILFMXYDRS-UHFFFAOYSA-N pyraclofos Chemical compound C1=C(OP(=O)(OCC)SCCC)C=NN1C1=CC=C(Cl)C=C1 QHGVXILFMXYDRS-UHFFFAOYSA-N 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 20
- 238000000034 method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 241000272525 Anas platyrhynchos Species 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Measuring Magnetic Variables (AREA)
- Hall/Mr Elements (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、ガウスメータ、電流検出器等の磁界センサ
ーであるホール素子装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a Hall element device that is a magnetic field sensor such as a Gauss meter or a current detector.
特に、ホール素子や演算増幅器の温度ドリフトを補正で
きるホール素子装置に関するものである。In particular, the present invention relates to a Hall element device that can correct temperature drift of Hall elements and operational amplifiers.
［従来の技術］
従来例の構成を第８図、第９図及び第１０図を参照しな
がら説明する。[Prior Art] The configuration of a conventional example will be described with reference to FIGS. 8, 9, and 10.
第８図は、例えば特公昭６３−２４２６８号公報に示さ
れた従来のホール素子装置を示す回路図である。FIG. 8 is a circuit diagram showing a conventional Hall element device disclosed in, for example, Japanese Patent Publication No. 63-24268.
第８図において、従来のホール素子装置は、制御電流端
子（ｌａ）、（１ｂ）及び出力端子（１ｃ）、（ｌｄ）
を有するホール素子（１）と、このホール素子（１）の
制御電流端子（１ａ）に一端が接続された定電流電源（
２）と、ホール素子（１）の制御電流端子（１ｂ）に出
力端が接続され、出力端子（１ｃ）に反転入力端が接続
されかつ定電流電源（２）の他端に非反転入力端が接続
された演算増幅器（３）と、ホール素子（１）の出力端
子（１ｄ）に非反転入力端が接続された演算増幅器（４
）と、この演算増幅器（４）の反転入力端に一端が接続
されかつ定電流電源（２）の他端に他端が接続された抵
抗（５）と、演算増幅器（４）の反転入力端に一端が接
続されかつ出力端に他端が接続された抵抗（６）と、演
算増幅器（４）の出力端と定電流電源（２ンの他端との
間に接続されたメータ（７）とから構成されている。In FIG. 8, the conventional Hall element device has control current terminals (la), (1b) and output terminals (1c), (ld).
a Hall element (1) having a
2), the output terminal is connected to the control current terminal (1b) of the Hall element (1), the inverting input terminal is connected to the output terminal (1c), and the non-inverting input terminal is connected to the other terminal of the constant current power supply (2). and an operational amplifier (4) whose non-inverting input terminal is connected to the output terminal (1d) of the Hall element (1).
), a resistor (5) whose one end is connected to the inverting input terminal of the operational amplifier (4) and whose other end is connected to the other end of the constant current power supply (2), and the inverting input terminal of the operational amplifier (4). A resistor (6) with one end connected to the output terminal and the other end connected to the output terminal, and a meter (7) connected between the output terminal of the operational amplifier (4) and the other end of the constant current power supply (2). It is composed of.
なお、演算増幅器（３）は動作電源Ｖｃｃ、Ｖｅｅに接
続され、定電流電源（２）の他端は接地されている。ま
た、演算増幅器（４）と抵抗（５）、（６）とで非反転
増幅回路を構成している。Note that the operational amplifier (3) is connected to the operating power supplies Vcc and Vee, and the other end of the constant current power supply (2) is grounded. Further, an operational amplifier (4) and resistors (5) and (6) constitute a non-inverting amplifier circuit.
第９図は、例えば特開昭５７−１７１２１１号公報に示
された他の従来のホール素子装置を示す回路図である。FIG. 9 is a circuit diagram showing another conventional Hall element device disclosed in, for example, Japanese Unexamined Patent Publication No. 57-171211.
第９図において、他の従来のホール素子装置は、上述し
た従来のホール素子装置の定電流電源（２）の代わりに
定電圧電源（２＾）を用い、かつこの定電圧電源（２＾
）の正端子及び負端子がそれぞれホール素子（１）の！
Ｉｒｍ電流端子（１ａ）及び（ｌｂ）に接続している。In FIG. 9, another conventional Hall element device uses a constant voltage power supply (2^) instead of the constant current power supply (2) of the conventional Hall element device described above, and this constant voltage power supply (2^
) are the positive and negative terminals of Hall element (1), respectively!
Connected to Irm current terminals (1a) and (lb).
第１０図は、他の従来のホール素子装置の変形例を示す
回路図である。FIG. 10 is a circuit diagram showing a modification of another conventional Hall element device.
第１０図において、他の従来のホール素子装置は、電源
Ｖｃｃに接続された抵抗（２ｂ）を通してツェナ。In FIG. 10, another conventional Hall element device is connected to the zener through a resistor (2b) connected to the power supply Vcc.
−ダイオード（２ａ）及びホール素子（１）に制御電流
が供給され、ホール素子（１）の制御電流端子（１ａ）
及び（１ｂ）の間がツェナーダイオード（２ａ）によっ
て定電圧化されている。- A control current is supplied to the diode (2a) and the Hall element (1), and the control current terminal (1a) of the Hall element (1)
and (1b) is made constant voltage by Zener diode (2a).
つぎに、上述した従来例の動作を説明する。Next, the operation of the above-mentioned conventional example will be explained.
第８図で示した定電流方式においては、定電流電源（２
）から流れ出した電流は、ホール素子（１）に制御電流
として流れた後、演算増幅器（３）に吸い込まれていく
。そして、演算増幅器（３）は、非反転入力端が接地電
位にあるので、反転入力端も仮想的接地となり、したが
ってホール素子（１）の出力端子（１ｃ）も接地電位と
なる。In the constant current method shown in Figure 8, a constant current power supply (2
) flows into the Hall element (1) as a control current, and then is sucked into the operational amplifier (3). Since the non-inverting input terminal of the operational amplifier (3) is at ground potential, the inverting input terminal is also virtually grounded, and therefore the output terminal (1c) of the Hall element (1) is also at ground potential.
こうして、ホール素子（１）の出力端子（１ｄ）からは
自動的に同相成分が除去されたホール出力電圧のみが得
られ、これを通常の非反転増幅回路により取り出すこと
ができる。In this way, only the Hall output voltage from which the in-phase component has been automatically removed is obtained from the output terminal (1d) of the Hall element (1), and this can be extracted by a normal non-inverting amplifier circuit.
また、第９図及び第１０図で示した定電圧方式において
は、定電圧電源（２＾）又はツェナーダイオード（２ａ
）から流れ出した電流がホール素子（１）に流れると、
第８図の定電流方式の場合と同様に、ホール素子（１）
の出力端子（１ｄ）からは自動的に同相成分が除去され
たホール出力電圧のみが得られ、これを通常の非反転増
幅回路により取り出すことができる。In addition, in the constant voltage method shown in Figs. 9 and 10, a constant voltage power supply (2^) or a Zener diode (2a
) flows into the Hall element (1),
As in the case of the constant current method shown in Fig. 8, the Hall element (1)
Only the Hall output voltage from which the in-phase component has been automatically removed is obtained from the output terminal (1d) of the inverter, and this can be extracted by a normal non-inverting amplifier circuit.
しかしながら、第８図ないし第１０図で示した従来例に
おいて、ホール素子（１）の出力端子（１ｄ）には、ホ
ール素子（１）の同相成分は除去されるものの、ホール
素子（１）の不平衡電圧■１．Ｉｏと、演算増幅器（３
）の入力オフセット電圧Ｖ。ｓｌが加算されたオフセッ
ト電圧Ｖ、、、＝Ｖ工。十■。ｓｌが出力される。However, in the conventional examples shown in FIGS. 8 to 10, although the in-phase component of the Hall element (1) is removed, the output terminal (1d) of the Hall element (1) is Unbalanced voltage■1. Io and operational amplifier (3
) input offset voltage V. Offset voltage V to which sl is added, , = V engineering. Ten ■. sl is output.
さらに、演算増幅器（４）の出力端には、上述したオフ
セット電圧Ｖ□１に、演算増幅器（４）の入力オフセッ
ト電圧■。、２が加算されたオフセット電圧Ｖ□２＝
Ｖ ｗａｒ ＋ Ｖ ｏａｔが、非反転増幅回路により
増幅度Ｇで増幅されて（ｖ、□ｏｒ＝Ｖｇｓ２ＸＧ）出
力される。Further, at the output terminal of the operational amplifier (4), the above-mentioned offset voltage V□1 and the input offset voltage ■ of the operational amplifier (4) are applied. , 2 added offset voltage V□2=
V war + V oat is amplified by the amplification degree G (v, □or=Vgs2XG) by the non-inverting amplifier circuit and output.
上述した不平衡電圧■８゜、入力オフセット電圧■。Ｉ
ｌｌ、■。８□は、それぞれ温度によって変化する温度
ドリフトΔ■ｏ０、Δ■。８１、Δ■。８．がある。Unbalanced voltage ■8° and input offset voltage ■ mentioned above. I
ll, ■. 8□ are temperature drifts Δ■o0 and Δ■ that change depending on the temperature, respectively. 81, Δ■. 8. There is.
温度ドリフトΔＶＭＯ１ΔＶ ｏＢ １、ΔＶ ｏ ｓ
２は、それぞれ晴ａ×±４０μＶ／”Ｃ１鴎ａｘ±３
０μ■／℃、 −ｍａｘ±３０μＶ／’Ｃあり、こ
れらの和であるオフセット電圧温度ドリフトΔＶ ＋＋
＋＋２ （−１１１ａＸ±１００μＶ／”Ｃ）は、演算
増幅器（４）の出力端では同様にして増幅されなΔＶ
６ ｙ ｔ ａ Ｆとなって出力される。Temperature drift ΔVMO1ΔV oB 1, ΔV o s
2 is each clear a x ±40 μV/”C1 gu ax ±3
0μ■/℃, -max±30μV/'C, the sum of these is the offset voltage temperature drift ΔV ++
++2 (-111aX±100μV/”C) is the ΔV that is not amplified in the same way at the output terminal of the operational amplifier (4).
6 y t a F is output.
［発明が解決しようとする課題］
上述したような従来のホール素子装置では、オフセット
電圧温度ドリフトΔｖ８８２が発生するので、精度が低
いという問題点があった。[Problems to be Solved by the Invention] In the conventional Hall element device as described above, an offset voltage temperature drift Δv882 occurs, resulting in a problem of low accuracy.
この発明は、上述した問題点を解決するためになされた
もので、オフセット電圧温度ドリフトを補正することが
でき、精度が高いホール素子装置を得ることを目的とす
る。The present invention was made to solve the above-mentioned problems, and an object of the present invention is to obtain a Hall element device that can correct offset voltage temperature drift and has high accuracy.
［課題を解決するための手段］
この発明に係るホール素子装置は、以下に述べるような
手段を備えたものである。[Means for Solving the Problems] A Hall element device according to the present invention includes the following means.
（ｉ）、第１の制御電流端子、第２の制御電流端子、第
１の出力端子及び第２の出力端子を有するホール素子。(i) A Hall element having a first control current terminal, a second control current terminal, a first output terminal, and a second output terminal.
（ｉｉ＞、このホール素子の第１の制御電流端子に接続
された制御電源。(ii>, a control power supply connected to the first control current terminal of this Hall element;
（ｉｉｉ＞、上記ホール素子の第２の制御電流端子に出
力端が接続されかつ上記ホール素子の第１の出力端子に
反転入力端が接続された演算増幅器。(iii> An operational amplifier whose output terminal is connected to the second control current terminal of the Hall element and whose inverting input terminal is connected to the first output terminal of the Hall element.
（ｉｖ）、上記演算増幅器の非反転入力端に接続され上
記ホール素子の不平衡電圧温度ドリフト及び上記演算増
幅器の入力オフセット電圧温度ドリフトを補正する温度
ドリフト補正回路。(iv) A temperature drift correction circuit connected to the non-inverting input terminal of the operational amplifier and correcting the unbalanced voltage temperature drift of the Hall element and the input offset voltage temperature drift of the operational amplifier.
［作用］
この発明においては、温度ドリフト補正回路によって、
ホール素子の不平衡電圧温度ドリフト及び演算増幅器の
入力オフセット電圧温度ドリフトが補正される。[Function] In this invention, the temperature drift correction circuit
The unbalanced voltage temperature drift of the Hall element and the input offset voltage temperature drift of the operational amplifier are corrected.
［実施例］
この発明の第１実施例の構成を第１図を参照しながら説
明する。[Embodiment] The configuration of a first embodiment of the present invention will be described with reference to FIG.
第１図は、この発明の第１実施例を示す回路図であり、
ホール素子（１）〜メータ（７）は上記従来装置のもの
と全く同一である。FIG. 1 is a circuit diagram showing a first embodiment of the present invention,
The Hall element (1) to meter (7) are exactly the same as those of the conventional device described above.
第１図において、この発明の第１実施例は、上述した従
来装置のものと全く同一のものと、演算増幅器（３）の
非反転入力端と定電流電源（２）の他端との間に接続さ
れた温度ドリフト補正回路（８）とから構成されている
。In FIG. 1, the first embodiment of the present invention has a device that is exactly the same as the conventional device described above, and a connection between the non-inverting input terminal of the operational amplifier (3) and the other terminal of the constant current power supply (2). The temperature drift correction circuit (8) is connected to the temperature drift correction circuit (8).
温度ドリフト補正回路（８）は、定電流電源（８１）と
、この定電流電源（８１）に接続された感温抵抗（８２
）とから構成され、感温抵抗（８２）の電圧が演算増幅
器（３）の非反転入力端に導かれるように接続されてい
る。The temperature drift correction circuit (8) includes a constant current power source (81) and a temperature sensitive resistor (82) connected to the constant current power source (81).
) and are connected so that the voltage of the temperature sensitive resistor (82) is guided to the non-inverting input terminal of the operational amplifier (3).
ところで、この発明の第１の制御電流端子、第２の制御
電流端子、第１の出力端子、第２の出力端子、制御電源
及び演算増幅器は、上述したこの発明の第１実施例では
、制御電流端子（１ａ）、（１ｂ）、（Ｉｃ） 、（Ｉ
ｄ） 、定電流電源（２）及び演算増幅器（３）に相当
する。By the way, in the first embodiment of the invention described above, the first control current terminal, the second control current terminal, the first output terminal, the second output terminal, the control power supply, and the operational amplifier are different from each other in the first embodiment of the invention. Current terminals (1a), (1b), (Ic), (I
d) corresponds to a constant current power supply (2) and an operational amplifier (3).
つぎに、上述した第１実施例の動作を説明する。Next, the operation of the first embodiment described above will be explained.
例えば、ホール素子（１）の不平衡電圧温度ドリフト６
７口が一２０μＶ／”Ｃ１演算増幅器（３）の入力オフ
セット電圧温度ドリフトΔＶ ｏ ｓ ＋が一１０μＶ
／’Ｃ１演算増幅器（４）の入力オフセット電圧温度ド
リフトΔＶ ｏ ｓ ２が一１０μＶ／’Ｃの場合、こ
れらの和であるオフセット電圧温度ドリフトΔＶ□２は
、
ΔＶ 、ｌｓ ２ ＝Δ■Ｈ６＋ΔＶｏａ＋＋Δｖ０８
２＝（−２０）＋（−１０）＋（−１０）；−４０μＶ
／’Ｃ
となる。For example, unbalanced voltage temperature drift 6 of Hall element (1)
Input offset voltage temperature drift of C1 operational amplifier (3) ΔV o s + -10 μV
/'C1 When the input offset voltage temperature drift ΔV o s 2 of the operational amplifier (4) is -10 μV/'C, the offset voltage temperature drift ΔV□2, which is the sum of these, is ΔV, ls 2 = Δ■H6 + ΔVoa++ Δv08
2=(-20)+(-10)+(-10);-40μV
/'C.
このまま、補正されずに非反転増幅回路によって増幅さ
れて出力されるとすると、非反転増幅回路の増幅度Ｇが
５０倍のとき、演算増幅器（４）の出力端（点Ｂ）の温
度ドリフトは、
ΔＶ ａ ｕ ｔ ｅ Ｐ ＝ΔＶ １１１１２ Ｘ
Ｇ＝−４０Ｘ ５０
＝−２０００μＶ／’Ｃ
にもなり、非常に精度が悪い。Assuming that it is amplified by the non-inverting amplifier circuit and output without being corrected, when the amplification degree G of the non-inverting amplifier circuit is 50 times, the temperature drift at the output terminal (point B) of the operational amplifier (4) is , ΔV aut e P = ΔV 11112 X
G = -40X 50 = -2000μV/'C, and the accuracy is very poor.
一方、温度ドリフト補正回路（８）の定電流電源（８１
）の電流＋Ｉ□２が１＋ｍＡ一定、感温抵抗（８２）の
抵抗値が４０Ωで温度特性が＋１１０００ＰＰ／’Ｃの
場合、演算増幅器（３）の非反転入力端（点Ｃ）に導か
れる電圧ΔｖＩ′は、Δ■東＝１ｍＡＸ４０ΩＸ１００
ＯＰＰ鴨／℃＝＋４０μＶ／’Ｃ
となり、オフセット電圧温度ドリフトΔＶ ｘｓ２＝−
４０μＶ／’Ｃが補正されることになり、精度の高いホ
ール素子装置を得ることができるにの発明の第２実施例
を第２図を参照しながら説明する。On the other hand, the constant current power supply (81) of the temperature drift correction circuit (8)
) current +I□2 is constant 1+mA, the resistance value of the temperature sensitive resistor (82) is 40Ω, and the temperature characteristic is +11000PP/'C, the voltage led to the non-inverting input terminal (point C) of the operational amplifier (3) ΔvI′ is Δ■East=1mAX40ΩX100
OPP duck/℃=+40μV/'C, offset voltage temperature drift ΔV xs2=-
A second embodiment of the invention will be described with reference to FIG. 2, in which 40 μV/'C is corrected and a highly accurate Hall element device can be obtained.
第２図は、この発明の第２実施例を示す回路図である。FIG. 2 is a circuit diagram showing a second embodiment of the invention.
第２図において、この発明の第２実施例は、温度ドリフ
ト補正回路（８＾）を定電流電源（８１）と抵抗（８３
）とで構成した場合である０例えば、定電流電源（８１
）の電流＋Ｉ ＋１１１２が１ｍＡ一定、抵抗（８３）
の抵抗値が４０Ωで温度特性が＋１０００ＰＰｍ／”Ｃ
のときには、演算増幅器（３）の非反転入力端（点Ｃ）
に導かれる電圧ΔＶ７は、ΔＶ’＝＋４０μＶ／”Ｃ
となり、第１実施例と同様に、オフセット電圧温度ドリ
フトΔＶ ＨＭ ２が補正されるこの発明の第３実施例
を第３図を参照しながら説明する。In FIG. 2, the second embodiment of the present invention connects a temperature drift correction circuit (8^) to a constant current power supply (81) and a resistor (83).
), for example, a constant current power supply (81
) current +I +1112 is constant 1mA, resistance (83)
The resistance value is 40Ω and the temperature characteristic is +1000PPm/”C
When , the non-inverting input terminal (point C) of the operational amplifier (3)
The voltage ΔV7 led to is ΔV′=+40 μV/”C.A third embodiment of the present invention in which the offset voltage temperature drift ΔV HM 2 is corrected as in the first embodiment will be described with reference to FIG. explain.
第３図は、この発明の第３実施例を示す回路図である。FIG. 3 is a circuit diagram showing a third embodiment of the invention.
第３図において、この発明の第３実施例は、温度ドリフ
ト補正回路（８Ｂ）を定電圧電源（８４）と、抵抗（８
３）と、感温抵抗（８２）とで構成した場合である。定
電圧電源〈８４）の電圧、抵抗（８３）及び感温抵抗（
８２）の抵抗値、温度特性を適当に選んで組み合わせる
ことにより、オフセット電圧温度ドリフトΔ■１１．２
を補正することができる。In FIG. 3, the third embodiment of the present invention connects a temperature drift correction circuit (8B) to a constant voltage power supply (84) and a resistor (84).
3) and a temperature-sensitive resistor (82). Voltage of constant voltage power supply (84), resistance (83) and temperature sensitive resistor (
By appropriately selecting and combining the resistance value and temperature characteristics of 82), the offset voltage temperature drift Δ■11.2
can be corrected.
この発明の第４実施例を第４図を参照しながら説明する
。A fourth embodiment of the invention will be described with reference to FIG.
第４図は、この発明の第４実施例を示す回路図である。FIG. 4 is a circuit diagram showing a fourth embodiment of the invention.
第４図において、この発明の第４実施例は、温度ドリフ
ト補正回路（８Ｃ）を抵抗（８３ｍ）と、抵抗（８３ｂ
）とで構成し、抵抗（８３ａ ）及び（８３ｂ ）に
印加する電圧をホール素子（１）の制御電流端子（１ａ
）の端子電圧ΔＶａ（点Ｄ）とした場合でる。制御電流
端子（１ａ）及び（１ｂ）の抵抗値には約３０００ＰＰ
ｍ／ ”Ｃの温度特性があり、定電流電源（２）から流
れる電流の温度特性を加算したものが端子電圧ΔＶａの
温度特性である。この端子電圧ΔＶａの温度特性、抵抗
（８３ａ ）及び（８３ｂ ）の抵抗値を適当に選んで
組み合わせることにより、オフセット電圧温度ドリフト
ΔＶ□２を補正することができる。In FIG. 4, in the fourth embodiment of the present invention, the temperature drift correction circuit (8C) is connected to a resistor (83m) and a resistor (83b).
), and the voltage applied to the resistors (83a) and (83b) is connected to the control current terminal (1a) of the Hall element (1).
) is the terminal voltage ΔVa (point D). The resistance value of control current terminals (1a) and (1b) is approximately 3000PP.
The temperature characteristic of the terminal voltage ΔVa is the temperature characteristic of the terminal voltage ΔVa, which is the temperature characteristic of the current flowing from the constant current power supply (2). By appropriately selecting and combining the resistance values of 83b), the offset voltage temperature drift ΔV□2 can be corrected.
この発明の第５実施例を第５図を参照しながら説明する
。A fifth embodiment of the invention will be described with reference to FIG.
第５図は、この発明の第５実施例を示す回路図である。FIG. 5 is a circuit diagram showing a fifth embodiment of the invention.
第５図において、この発明の第５実施例は、温度ドリフ
ト補正回路（８Ｄ）を、第１実施例の定電流電源（８１
）の電流方向を逆にした構成で、オフセット電圧温度ド
リフトΔＶ Ｎ ＩＩ ２が正のときでも補正すること
ができる。In FIG. 5, the fifth embodiment of the present invention replaces the temperature drift correction circuit (8D) with the constant current power supply (81) of the first embodiment.
), it is possible to correct even when the offset voltage temperature drift ΔV N II 2 is positive.
この発明の第６実施例を第６図を参照しながら説明する
。A sixth embodiment of the invention will be described with reference to FIG.
第６図は、この発明の第６実施例を示す回路図である。FIG. 6 is a circuit diagram showing a sixth embodiment of the invention.
第６図において、この発明の第６実施例は、温度ドリフ
ト補正回路（８Ｅ）を、定電流電源（８１）と、抵抗（
８３ｃ ）及び（８３ｄ ）と、ダイオード（８５）と
から構成し、ダイオード（８５）の順方向電圧温度特性
的−２，１〜−２，３ｍＶ／”Ｃを利用したもので、抵
抗（８３ｃ ）及び（８３ｄ ）の抵抗値を適当に選ん
で組み合わせることにより、正のオフセット電圧温度ド
リフトΔ■□２を補正することができる。In FIG. 6, in the sixth embodiment of the present invention, a temperature drift correction circuit (8E) is connected to a constant current power supply (81) and a resistor (
83c) and (83d) and a diode (85), and utilizes the forward voltage temperature characteristic of the diode (85) of -2.1 to -2.3 mV/''C, and the resistor (83c) By appropriately selecting and combining the resistance values of and (83d), the positive offset voltage temperature drift Δ■□2 can be corrected.
この発明の第７実施例を第７図を参照しながら説明する
。A seventh embodiment of the invention will be described with reference to FIG.
第７図は、この発明の第７実施例を示す回路図である。FIG. 7 is a circuit diagram showing a seventh embodiment of the invention.
第７図において、この発明の第７実施例は、演算増幅器
（３）の非反転入力端に接続された温度ドリフト補正回
路（８Ｆ）以外は、第１０図で示す他の従来のホール素
子装置と全く同一である。この第７実施例は定電圧方式
であるが、上述した第１゜実施例から第６実施例までの
定電流方式と同様に、温度ドリフト補正回路（８Ｆ）に
よってオフセット電圧温度ドリフトΔＶ Ｎ １１２を
補正することができる。In FIG. 7, the seventh embodiment of the present invention is similar to the other conventional Hall element device shown in FIG. 10, except for the temperature drift correction circuit (8F) connected to the non-inverting input terminal of the operational amplifier (3). is exactly the same. Although this seventh embodiment is a constant voltage method, the offset voltage temperature drift ΔV N 112 is corrected by the temperature drift correction circuit (8F), similar to the constant current methods from the first embodiment to the sixth embodiment described above. Can be corrected.
なお、上記各実施例ではオフセット電圧温度ドリフトΔ
Ｖ□、が正負のいずれかについて説明したが、各実施例
を適当に組み合わせることにより、オフセット電圧温度
ドリフトΔ■、＋□２が正負のいずれでも補正できる。In each of the above embodiments, the offset voltage temperature drift Δ
Although the explanation has been made regarding whether V□ is positive or negative, by appropriately combining each embodiment, the offset voltage temperature drift Δ■, +□2 can be corrected whether it is positive or negative.
［発明の効果］
この発明は、以上説明したとおり、第１の制御電流端子
、第２の制御電流端子、第１の出力端子及び第２の出力
端子を有するホール素子と、このホール素子の第１の制
御電流端子に接続された制御電源と、上記ホール素子の
第２の制御電流端子に出力端が接続されかつ上記ホール
素子の第１の出力端子に反転入力端が接続された演算増
幅器と、上記演算増幅器の非反転入力端に接続され上記
ホール素子の不平衡電圧温度ドリフト及び上記演算増幅
器の入力オフセット電圧温度ドリフトを補正する温度ド
リフト補正回路とを備えたので、オフセット電圧温度ド
リフトを補正することができ、精度を高くすることがで
きるという効果を奏する。[Effects of the Invention] As explained above, the present invention provides a Hall element having a first control current terminal, a second control current terminal, a first output terminal, and a second output terminal, and a second control current terminal of the Hall element. a control power supply connected to the first control current terminal; an operational amplifier having an output terminal connected to the second control current terminal of the Hall element and an inverting input terminal connected to the first output terminal of the Hall element; , a temperature drift correction circuit connected to the non-inverting input terminal of the operational amplifier and correcting the unbalanced voltage temperature drift of the Hall element and the input offset voltage temperature drift of the operational amplifier, so that the offset voltage temperature drift can be corrected. This has the effect of increasing accuracy.
第１図はこの発明の第１実施例を示す回路図、第２図は
この発明の第２実施例の動作を示す回路図、第３図はこ
の発明の第３実施例を示す回路図、第４図はこの発明の
第４実施例を示す回路図、第５図はこの発明の第５実施
例を示す回路図、第６図はこの発明の第６実施例を示す
回路図、第７図はこの発明の第７実施例を示す回路図、
第８図は従来のホール素子装置を示す回路図、第９図は
他の従来のホール素子装置を示す回路図、第１０図は他
の従来のホール素子装置を示す回路図である。
図において、
（１） ・・・ ホール素子、
（２） ・・・ 定電流電源、
（３） ・・・ 演算増幅器、
（４） ・・・ 演算増幅器、
（５） ・・・ 抵抗、
（６） ・・・ 抵抗、
（７） ・・・ メータ、
（８） ・・・ 温度ドリフト補正回路である。
なお、各図中、同一符号は同一、又は相当部分を示す。FIG. 1 is a circuit diagram showing a first embodiment of the invention, FIG. 2 is a circuit diagram showing the operation of a second embodiment of the invention, and FIG. 3 is a circuit diagram showing a third embodiment of the invention. FIG. 4 is a circuit diagram showing a fourth embodiment of the invention, FIG. 5 is a circuit diagram showing a fifth embodiment of the invention, FIG. 6 is a circuit diagram showing a sixth embodiment of the invention, and FIG. The figure is a circuit diagram showing a seventh embodiment of the invention.
FIG. 8 is a circuit diagram showing a conventional Hall element device, FIG. 9 is a circuit diagram showing another conventional Hall element device, and FIG. 10 is a circuit diagram showing another conventional Hall element device. In the figure, (1) ... Hall element, (2) ... Constant current power supply, (3) ... Operational amplifier, (4) ... Operational amplifier, (5) ... Resistor, (6 )...Resistance, (7)...Meter, (8)...Temperature drift correction circuit. In each figure, the same reference numerals indicate the same or equivalent parts.
Claims (1)
端子及び第２の出力端子を有するホール素子、このホー
ル素子の第１の制御電流端子に接続された制御電源、上
記ホール素子の第２の制御電流端子に出力端が接続され
かつ上記ホール素子の第１の出力端子に反転入力端が接
続された演算増幅器、並びに上記演算増幅器の非反転入
力端に接続され上記ホール素子の不平衡電圧温度ドリフ
ト及び上記演算増幅器の入力オフセット電圧温度ドリフ
トを補正する温度ドリフト補正回路を備えたことを特徴
とするホール素子装置。A Hall element having a first control current terminal, a second control current terminal, a first output terminal, and a second output terminal, a control power supply connected to the first control current terminal of the Hall element, and the Hall element an operational amplifier having an output terminal connected to a second control current terminal of the Hall element and an inverting input terminal connected to the first output terminal of the Hall element; A Hall element device comprising a temperature drift correction circuit that corrects an unbalanced voltage temperature drift and an input offset voltage temperature drift of the operational amplifier.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1126566A JPH0814616B2 (en) | 1989-05-22 | 1989-05-22 | Hall element device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1126566A JPH0814616B2 (en) | 1989-05-22 | 1989-05-22 | Hall element device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02306183A true JPH02306183A (en) | 1990-12-19 |
| JPH0814616B2 JPH0814616B2 (en) | 1996-02-14 |
Family
ID=14938334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1126566A Expired - Lifetime JPH0814616B2 (en) | 1989-05-22 | 1989-05-22 | Hall element device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0814616B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1632779A1 (en) * | 2004-08-31 | 2006-03-08 | Texas Instruments Deutschland Gmbh | Hall sensor module and integrated circuit for use with an external Hall sensor |
| JP2014512542A (en) * | 2011-04-27 | 2014-05-22 | フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー．ファオ | Sensor apparatus and method |
| CN104571246A (en) * | 2014-12-17 | 2015-04-29 | 南京邮电大学 | Current rotating circuit applied to Hall sensor |
| EP3217445A4 (en) * | 2015-02-12 | 2017-12-06 | Asahi Kasei Microdevices Corporation | Sensor device and method for manufacturing same |
| JP2021521450A (en) * | 2018-04-13 | 2021-08-26 | 日本テキサス・インスツルメンツ合同会社 | Calibration of Hall device sensitivity using auxiliary Hall device |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5143972A (en) * | 1974-10-12 | 1976-04-15 | Tsuda Denki Keiki Kk | |
| JPS5790176A (en) * | 1980-11-26 | 1982-06-04 | Toshiba Corp | In-phase voltage removing circuit for hall element |
| JPS57171211A (en) * | 1981-04-15 | 1982-10-21 | Toshiba Corp | Removing circuit for in-phase voltage of hall element |
| JPS5839577U (en) * | 1981-09-08 | 1983-03-15 | アメリカン・キヤン・コムパニ− | Temperature and offset voltage compensation circuit for Hall effect converter |
| JPS6042667A (en) * | 1983-06-25 | 1985-03-06 | フォルシュングスツエントルム ユーリッヒ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング | Circuit with hall generator |
| JPS62203390A (en) * | 1986-03-03 | 1987-09-08 | Toyoda Autom Loom Works Ltd | Temperature compensating circuit for magnetic semiconductor element |
-
1989
- 1989-05-22 JP JP1126566A patent/JPH0814616B2/en not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5143972A (en) * | 1974-10-12 | 1976-04-15 | Tsuda Denki Keiki Kk | |
| JPS5790176A (en) * | 1980-11-26 | 1982-06-04 | Toshiba Corp | In-phase voltage removing circuit for hall element |
| JPS57171211A (en) * | 1981-04-15 | 1982-10-21 | Toshiba Corp | Removing circuit for in-phase voltage of hall element |
| JPS5839577U (en) * | 1981-09-08 | 1983-03-15 | アメリカン・キヤン・コムパニ− | Temperature and offset voltage compensation circuit for Hall effect converter |
| JPS6042667A (en) * | 1983-06-25 | 1985-03-06 | フォルシュングスツエントルム ユーリッヒ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング | Circuit with hall generator |
| JPS62203390A (en) * | 1986-03-03 | 1987-09-08 | Toyoda Autom Loom Works Ltd | Temperature compensating circuit for magnetic semiconductor element |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1632779A1 (en) * | 2004-08-31 | 2006-03-08 | Texas Instruments Deutschland Gmbh | Hall sensor module and integrated circuit for use with an external Hall sensor |
| JP2014512542A (en) * | 2011-04-27 | 2014-05-22 | フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー．ファオ | Sensor apparatus and method |
| US9423482B2 (en) | 2011-04-27 | 2016-08-23 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Sensor arrangement and method |
| CN104571246A (en) * | 2014-12-17 | 2015-04-29 | 南京邮电大学 | Current rotating circuit applied to Hall sensor |
| EP3217445A4 (en) * | 2015-02-12 | 2017-12-06 | Asahi Kasei Microdevices Corporation | Sensor device and method for manufacturing same |
| JP2021521450A (en) * | 2018-04-13 | 2021-08-26 | 日本テキサス・インスツルメンツ合同会社 | Calibration of Hall device sensitivity using auxiliary Hall device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0814616B2 (en) | 1996-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6956727B1 (en) | High side current monitor with extended voltage range | |
| EP2480947B1 (en) | Compensated bandgap | |
| US7053600B2 (en) | Current sensor | |
| US6492845B1 (en) | Low voltage current sense amplifier circuit | |
| JPH075225A (en) | Circuit structure for monitoring of drain current of metal-oxide semiconductor field-effect transistor | |
| JPH0661432A (en) | Semiconductor device | |
| JPH02306183A (en) | Hall element device | |
| JP5981890B2 (en) | Hall element drive circuit | |
| JP5126536B2 (en) | Magnetic proportional current sensor gain adjustment method | |
| US6175265B1 (en) | Current supply circuit and bias voltage circuit | |
| US5659249A (en) | Semiconductor magnetic-to-electric converter with hall device having improved temperature characteristics | |
| JP2000180478A (en) | Current detecting circuit | |
| JPS5844330Y2 (en) | drive circuit | |
| JP2754824B2 (en) | Constant voltage circuit | |
| JP2000155139A (en) | Current detecting device | |
| JPH06186253A (en) | Current detector | |
| JP3459795B2 (en) | Multi-output current mirror circuit | |
| JP3270304B2 (en) | Hall bias circuit | |
| JP3082247B2 (en) | Constant voltage circuit | |
| JPH077047B2 (en) | Magnetic detection device | |
| KR930007596B1 (en) | Speed control circuit for dc motor | |
| JPS63178310A (en) | Low input/output voltage difference power supply circuit | |
| TWI232633B (en) | Temperature and voltage compensated Hall sensor circuit | |
| JPS6276306A (en) | Differential amplifier circuit | |
| JPH02311770A (en) | Current detecting circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080214 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090214 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100214 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100214 Year of fee payment: 14 |