JPH08146053A - 電圧検出装置 - Google Patents
電圧検出装置Info
- Publication number
- JPH08146053A JPH08146053A JP31556994A JP31556994A JPH08146053A JP H08146053 A JPH08146053 A JP H08146053A JP 31556994 A JP31556994 A JP 31556994A JP 31556994 A JP31556994 A JP 31556994A JP H08146053 A JPH08146053 A JP H08146053A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminal
- output
- input terminal
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H2239/00—Miscellaneous
- H01H2239/01—Miscellaneous combined with other elements on the same substrate
- H01H2239/012—Decoding impedances
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
【目的】 複数の電圧を共通の電圧比較手段を用いて共
通に検出すること。 【構成】 電圧比較手段１は、たとえば小形の半導体チ
ップによって実現され、入力端子２と共通端子３との間
に与えられる電力によって駆動される構成を有し、その
電圧が予め定める値以上であるとき、一方のレベルの出
力を導出し、未満であるとき他方のレベルの出力を導出
する。スイッチング素子Ｓ１〜Ｓｎが遮断されていると
き、検出端子５に与えられる検出されるべき電圧が電圧
比較手段１の入力端子２にそのまま与えられて比較動作
が行われる。スイッチング素子Ｓ１〜Ｓｎが選択的に導
通されると、検出端子５に与えられる電圧は、第１抵抗
Ｒ０と、スイッチング素子Ｓ１〜Ｓｎなどを通じている
第２抵抗Ｒ１〜Ｒｎとによって分圧された電圧が入力端
子２に与えられ、前記予め定める値以上であるか未満で
あるかが比較動作される。
通に検出すること。 【構成】 電圧比較手段１は、たとえば小形の半導体チ
ップによって実現され、入力端子２と共通端子３との間
に与えられる電力によって駆動される構成を有し、その
電圧が予め定める値以上であるとき、一方のレベルの出
力を導出し、未満であるとき他方のレベルの出力を導出
する。スイッチング素子Ｓ１〜Ｓｎが遮断されていると
き、検出端子５に与えられる検出されるべき電圧が電圧
比較手段１の入力端子２にそのまま与えられて比較動作
が行われる。スイッチング素子Ｓ１〜Ｓｎが選択的に導
通されると、検出端子５に与えられる電圧は、第１抵抗
Ｒ０と、スイッチング素子Ｓ１〜Ｓｎなどを通じている
第２抵抗Ｒ１〜Ｒｎとによって分圧された電圧が入力端
子２に与えられ、前記予め定める値以上であるか未満で
あるかが比較動作される。
Description
【０００１】
【産業上の利用分野】本発明は、たとえば電池で駆動さ
れる電子手帳などの電子機器の電源電圧の低下を検出す
るために好適に実施することができる電圧検出装置に関
する。
れる電子手帳などの電子機器の電源電圧の低下を検出す
るために好適に実施することができる電圧検出装置に関
する。
【０００２】
【従来の技術】従来から、このような電子機器の電圧を
検出する先行技術では、電池の電源電圧が予め定める値
以上であるかまたは未満であるかを検出するデイテクタ
が設けられ、このデイテクタは、検出すべき電圧毎に準
備される。したがって複数の電圧を検出するには、その
検出すべき電圧に対応した複数のデイテクタを必要とす
る。したがってコストアップおよび実装面積の増大の要
因となる。
検出する先行技術では、電池の電源電圧が予め定める値
以上であるかまたは未満であるかを検出するデイテクタ
が設けられ、このデイテクタは、検出すべき電圧毎に準
備される。したがって複数の電圧を検出するには、その
検出すべき電圧に対応した複数のデイテクタを必要とす
る。したがってコストアップおよび実装面積の増大の要
因となる。
【０００３】またデイテクタの検出電圧は、部品毎に誤
差を生じており、検出すべき電圧の数％程度の誤差を有
している。したがって１つの電子機器における複数の電
気回路毎に個別的にデイテクタを設けて電圧を検出する
ときには、その電気回路毎の検出電圧に差を生じる結果
になり、したがって高精度の電圧検出を行うことができ
ない。検出電圧に高い精度が要求される用途では、小形
の半導体チップによって実現されるデイテクタを用いる
ことが困難である。
差を生じており、検出すべき電圧の数％程度の誤差を有
している。したがって１つの電子機器における複数の電
気回路毎に個別的にデイテクタを設けて電圧を検出する
ときには、その電気回路毎の検出電圧に差を生じる結果
になり、したがって高精度の電圧検出を行うことができ
ない。検出電圧に高い精度が要求される用途では、小形
の半導体チップによって実現されるデイテクタを用いる
ことが困難である。
【０００４】
【発明が解決しようとする課題】本発明の目的は、複数
の電圧を簡単な構成で、しかも検出電圧毎の差が小さく
なるようにした電圧検出装置を提供することである。
の電圧を簡単な構成で、しかも検出電圧毎の差が小さく
なるようにした電圧検出装置を提供することである。
【０００５】
【課題を解決するための手段】本発明は、（ａ）入力端
子と共通端子との間に与えられる電圧が予め定める値以
上であるとき、出力端子に一方のレベルの出力を導出
し、入力端子と共通端子との間に与えられる電圧が予め
定める値未満であるとき、出力端子に他方のレベルの出
力を導出する電圧比較手段と、 （ｂ）検出端子と、 （ｃ）一端が検出端子に接続され、他端が前記入力端子
に接続される第１抵抗Ｒ０と、 （ｄ）１または複数の直列回路であって、各直列回路
は、（ｄ１）一端が第１抵抗Ｒ０の前記他端に接続され
る第２抵抗Ｒ１〜Ｒｎと、（ｄ２）一端が第２抵抗Ｒ１
〜Ｒｎの他端に接続され、他端が前記共通端子に接続さ
れ、選択的に導通／遮断されるスイッチング素子とから
成る直列回路とを含むことを特徴とする電圧検出装置で
ある。 また本発明は、電圧比較手段は、入力端子と共通端子と
の間に印加される電力によって駆動される基準電圧源
と、入力端子と共通端子との間に接続される電圧比較用
分圧抵抗Ｒａ〜Ｒｃと、基準電圧源の前記予め定める値
を有する基準電圧と電圧比較用分圧抵抗Ｒａ〜Ｒｃによ
る電圧比較用分圧電圧とが与えられて比較する比較回路
と、比較回路の出力に応答し、電圧比較用分圧電圧が基
準電圧以上であるとき、出力端子に前記一方のレベルの
出力を導出し、電圧比較用分圧電圧が基準電圧未満であ
るとき、出力端子に前記他方のレベルの出力を導出する
スイッチング素子とを含むことを特徴とする。
子と共通端子との間に与えられる電圧が予め定める値以
上であるとき、出力端子に一方のレベルの出力を導出
し、入力端子と共通端子との間に与えられる電圧が予め
定める値未満であるとき、出力端子に他方のレベルの出
力を導出する電圧比較手段と、 （ｂ）検出端子と、 （ｃ）一端が検出端子に接続され、他端が前記入力端子
に接続される第１抵抗Ｒ０と、 （ｄ）１または複数の直列回路であって、各直列回路
は、（ｄ１）一端が第１抵抗Ｒ０の前記他端に接続され
る第２抵抗Ｒ１〜Ｒｎと、（ｄ２）一端が第２抵抗Ｒ１
〜Ｒｎの他端に接続され、他端が前記共通端子に接続さ
れ、選択的に導通／遮断されるスイッチング素子とから
成る直列回路とを含むことを特徴とする電圧検出装置で
ある。 また本発明は、電圧比較手段は、入力端子と共通端子と
の間に印加される電力によって駆動される基準電圧源
と、入力端子と共通端子との間に接続される電圧比較用
分圧抵抗Ｒａ〜Ｒｃと、基準電圧源の前記予め定める値
を有する基準電圧と電圧比較用分圧抵抗Ｒａ〜Ｒｃによ
る電圧比較用分圧電圧とが与えられて比較する比較回路
と、比較回路の出力に応答し、電圧比較用分圧電圧が基
準電圧以上であるとき、出力端子に前記一方のレベルの
出力を導出し、電圧比較用分圧電圧が基準電圧未満であ
るとき、出力端子に前記他方のレベルの出力を導出する
スイッチング素子とを含むことを特徴とする。
【０００６】
【作用】本発明に従えば、電圧比較手段は、たとえば小
形の半導体チップなどによって実現することができ、こ
の電圧比較手段を共通に用いて、複数種類の直流低電圧
を、その検出電圧毎の差をできるだけ小さくして高精度
で検出することができる。すなわち検出端子に与えられ
る電圧は、直列回路に含まれるスイッチング素子の遮断
状態では、その検出端子に与えられる電圧はそのまま電
圧比較手段の入力端子に与えられて予め定める値と比較
され、電圧比較手段の出力端子から、その比較結果が得
られる。
形の半導体チップなどによって実現することができ、こ
の電圧比較手段を共通に用いて、複数種類の直流低電圧
を、その検出電圧毎の差をできるだけ小さくして高精度
で検出することができる。すなわち検出端子に与えられ
る電圧は、直列回路に含まれるスイッチング素子の遮断
状態では、その検出端子に与えられる電圧はそのまま電
圧比較手段の入力端子に与えられて予め定める値と比較
され、電圧比較手段の出力端子から、その比較結果が得
られる。
【０００７】スイッチング素子が導通しているときに
は、検出端子に与えられる検出されるべき電圧は、第１
抵抗Ｒ０と分圧用抵抗Ｒ１〜Ｒｎとによって分圧され、
その分圧された電圧が電圧比較手段の入力端子に与えら
れる。したがって電圧比較手段の前記予め定める値が共
通に用いられて、検出端子に与えられる複数種類の電圧
を検出することができる。
は、検出端子に与えられる検出されるべき電圧は、第１
抵抗Ｒ０と分圧用抵抗Ｒ１〜Ｒｎとによって分圧され、
その分圧された電圧が電圧比較手段の入力端子に与えら
れる。したがって電圧比較手段の前記予め定める値が共
通に用いられて、検出端子に与えられる複数種類の電圧
を検出することができる。
【０００８】さらに本発明に従えば、電圧比較手段は、
入力端子と共通端子と出力端子とを有する構成を有し、
構成が簡単であり、半導体チップによって集積回路化が
容易であり、たとえばＣ−ＭＯＳ（相補形金属酸化膜半
導体電界効果トランジスタ）などによって容易に実現す
ることができる。
入力端子と共通端子と出力端子とを有する構成を有し、
構成が簡単であり、半導体チップによって集積回路化が
容易であり、たとえばＣ−ＭＯＳ（相補形金属酸化膜半
導体電界効果トランジスタ）などによって容易に実現す
ることができる。
【０００９】さらに本発明に従えば、電圧比較手段は、
基準電圧源と電圧比較用分圧抵抗Ｒａ〜Ｒｃと、比較回
路と出力用のスイッチング素子とを含み、小形化が可能
である。
基準電圧源と電圧比較用分圧抵抗Ｒａ〜Ｒｃと、比較回
路と出力用のスイッチング素子とを含み、小形化が可能
である。
【００１０】電圧比較手段において、スイッチング素子
の導通時には、出力端子は入力端子または共通端子と同
一電位に保たれ、そのスイッチング素子の遮断時には、
出力端子は共通端子または入力端子と同一電位であって
もよく、あるいはまた絶縁状態とされていわゆるＮチャ
ネル電界効果トランジスタのオープンドレイン形の接続
であっもよく、あるいはまたバイポーラトランジスタの
オープンコレクタ形の接続であってもよい。
の導通時には、出力端子は入力端子または共通端子と同
一電位に保たれ、そのスイッチング素子の遮断時には、
出力端子は共通端子または入力端子と同一電位であって
もよく、あるいはまた絶縁状態とされていわゆるＮチャ
ネル電界効果トランジスタのオープンドレイン形の接続
であっもよく、あるいはまたバイポーラトランジスタの
オープンコレクタ形の接続であってもよい。
【００１１】
【実施例】図１は、本発明の一実施例の電気回路図であ
る。電子手帳などの電池によって駆動される電子機器に
おいて、小形の半導体チップによって実現される電圧比
較手段１は、入力端子２と共通端子３と出力端子４とを
有する。検出端子５には、第１抵抗Ｒ０の一端が接続さ
れる。第１抵抗Ｒ０の他端は、接続点６において入力端
子２に接続される。接続点６と前記共通端子３に接続さ
れる接続点７との間には、１または複数（この実施例で
はｎ）の直列回路が、並列に接続される。各直列回路
は、分圧のための第２抵抗Ｒ１〜Ｒｎと、それらに直列
のスイッチング素子Ｓ１〜Ｓｎとが直列にそれぞれ接続
されて構成される。すなわち第２抵抗Ｒ１〜Ｒｎの各一
端は、第１抵抗Ｒ０の前記他端、したがって接続点６に
接続される。スイッチング素子Ｓ１〜Ｓｎの各一端は、
第２抵抗Ｒ１〜Ｒｎの各他端にそれぞれ接続される。ス
イッチング素子Ｓ１〜Ｓｎの各他端は、接続点７、した
がって共通端子３に接続される。マイクロコンピュータ
などによって実現される処理回路８は、これらのスイッ
チング素子Ｓ１〜Ｓｎを同時に１または複数個、導通ま
たは遮断する動作を行う。
る。電子手帳などの電池によって駆動される電子機器に
おいて、小形の半導体チップによって実現される電圧比
較手段１は、入力端子２と共通端子３と出力端子４とを
有する。検出端子５には、第１抵抗Ｒ０の一端が接続さ
れる。第１抵抗Ｒ０の他端は、接続点６において入力端
子２に接続される。接続点６と前記共通端子３に接続さ
れる接続点７との間には、１または複数（この実施例で
はｎ）の直列回路が、並列に接続される。各直列回路
は、分圧のための第２抵抗Ｒ１〜Ｒｎと、それらに直列
のスイッチング素子Ｓ１〜Ｓｎとが直列にそれぞれ接続
されて構成される。すなわち第２抵抗Ｒ１〜Ｒｎの各一
端は、第１抵抗Ｒ０の前記他端、したがって接続点６に
接続される。スイッチング素子Ｓ１〜Ｓｎの各一端は、
第２抵抗Ｒ１〜Ｒｎの各他端にそれぞれ接続される。ス
イッチング素子Ｓ１〜Ｓｎの各他端は、接続点７、した
がって共通端子３に接続される。マイクロコンピュータ
などによって実現される処理回路８は、これらのスイッ
チング素子Ｓ１〜Ｓｎを同時に１または複数個、導通ま
たは遮断する動作を行う。
【００１２】電圧比較手段１の出力端子４からの出力
は、電池などの電源の消費を表す表示灯９を駆動し、ま
たその出力はライン１０を介して処理回路８に与えられ
る。処理回路８によって選択的に導通／遮断されるスイ
ッチング素子Ｓ１〜Ｓｎに依存する検出電圧は表示手段
１１によって表示されることができる。
は、電池などの電源の消費を表す表示灯９を駆動し、ま
たその出力はライン１０を介して処理回路８に与えられ
る。処理回路８によって選択的に導通／遮断されるスイ
ッチング素子Ｓ１〜Ｓｎに依存する検出電圧は表示手段
１１によって表示されることができる。
【００１３】図２は、電圧比較手段１の具体的な電気的
構成を示す電気回路図である。この電圧比較手段１は、
小形の半導体チップから成り、Ｃ−ＭＯＳプロセス技術
を用いて実現され、高精度超低消費電流で動作する。入
力端子２と共通端子３との間には、電流源１２に直列に
接続された基準電圧源１３が接続される。この基準電圧
源１３の予め定める電圧である基準電圧Ｖｒｅｆは、接
続点１４から、比較回路１５の反転端子１６に与えられ
る。また入力端子２と共通端子３との間には、電圧比較
用分圧抵抗Ｒａ〜Ｒｃが直列に接続されており、これら
の抵抗Ｒａ〜Ｒｃのうち、分圧抵抗Ｒａ，Ｒｂの接続点
１７は、比較回路１５の非反転入力端子１８に与えられ
る。分圧抵抗Ｒｃには、並列にＰチャネル電界効果トラ
ンジスタ１９が並列に接続される。
構成を示す電気回路図である。この電圧比較手段１は、
小形の半導体チップから成り、Ｃ−ＭＯＳプロセス技術
を用いて実現され、高精度超低消費電流で動作する。入
力端子２と共通端子３との間には、電流源１２に直列に
接続された基準電圧源１３が接続される。この基準電圧
源１３の予め定める電圧である基準電圧Ｖｒｅｆは、接
続点１４から、比較回路１５の反転端子１６に与えられ
る。また入力端子２と共通端子３との間には、電圧比較
用分圧抵抗Ｒａ〜Ｒｃが直列に接続されており、これら
の抵抗Ｒａ〜Ｒｃのうち、分圧抵抗Ｒａ，Ｒｂの接続点
１７は、比較回路１５の非反転入力端子１８に与えられ
る。分圧抵抗Ｒｃには、並列にＰチャネル電界効果トラ
ンジスタ１９が並列に接続される。
【００１４】比較回路１５は、非反転入力端子１８に与
えられる分圧電圧Ｖ１８が、反転入力端子１６に与えら
れる基準電圧Ｖｒｅｆ以上であるとき、Ｈレベルの出力
をライン２０に導出し、未満であるときＬレベルの出力
を導出する。この比較回路１５の出力は、反転回路２
１，２２，２３に順次的に与えられる。反転回路２１の
出力はトランジスタ１９のゲートに与えられる。入力端
子２と共通端子３との間には、ＰチャネルおよびＮチャ
ネルの電界効果トランジスタ２４，２５が接続され、そ
れらのゲートには、反転回路２３の出力が与えられる。
これらのトランジスタ２４，２５の共通接続点には、出
力端子４が接続される。
えられる分圧電圧Ｖ１８が、反転入力端子１６に与えら
れる基準電圧Ｖｒｅｆ以上であるとき、Ｈレベルの出力
をライン２０に導出し、未満であるときＬレベルの出力
を導出する。この比較回路１５の出力は、反転回路２
１，２２，２３に順次的に与えられる。反転回路２１の
出力はトランジスタ１９のゲートに与えられる。入力端
子２と共通端子３との間には、ＰチャネルおよびＮチャ
ネルの電界効果トランジスタ２４，２５が接続され、そ
れらのゲートには、反転回路２３の出力が与えられる。
これらのトランジスタ２４，２５の共通接続点には、出
力端子４が接続される。
【００１５】図３は、図２に示される電圧比較手段１の
動作を説明するための波形図である。図３（１）は入力
端子２に与えられる電源電圧ＶDDの変化の状態を示し、
図３（２）は各動作状態ｉ〜ｖ毎の出力端子４から導出
される電圧ＶOUT を示す。各動作条件ｉ〜ｖの動作状態
は、表１に示されるとおりである。
動作を説明するための波形図である。図３（１）は入力
端子２に与えられる電源電圧ＶDDの変化の状態を示し、
図３（２）は各動作状態ｉ〜ｖ毎の出力端子４から導出
される電圧ＶOUT を示す。各動作条件ｉ〜ｖの動作状態
は、表１に示されるとおりである。
【００１６】
【表１】
【００１７】検出電圧Ｖ１，Ｖ２は、式１および式２で
示される。
示される。
【００１８】
【数１】
【００１９】動作状態ｉ〜ｖにおける比較回路１５の入
力端子１８の電圧の範囲は、次の表２に示されている。
力端子１８の電圧の範囲は、次の表２に示されている。
【００２０】
【表２】
【００２１】動作状態ｉでは、出力トランジスタ２４が
導通しており、したがって出力端子４の出力電圧は、入
力端子２に与えられる電圧ＶDDに等しい。
導通しており、したがって出力端子４の出力電圧は、入
力端子２に与えられる電圧ＶDDに等しい。
【００２２】入力端子２に与えられる電圧が低下してゆ
き、電圧Ｖ１が基準電圧Ｖｒｅｆ未満になる動作状態ｉ
ｉでは、比較回路１５の出力が反転し、トランジスタ２
５が導通し、出力端子４の電圧は共通端子３と等しい接
地電位となる。図３（１）に示されるＡ点が検出電圧Ｖ
１である。
き、電圧Ｖ１が基準電圧Ｖｒｅｆ未満になる動作状態ｉ
ｉでは、比較回路１５の出力が反転し、トランジスタ２
５が導通し、出力端子４の電圧は共通端子３と等しい接
地電位となる。図３（１）に示されるＡ点が検出電圧Ｖ
１である。
【００２３】動作状態ｉｉｉでは、入力端子２に与えら
れる電圧ＶDDが本件電圧比較手段１の最低動作電圧未満
であり、このとき出力トランジスタ２４および２５の動
作は不定となり、たとえばトランジスタ２４が導通して
いれば、出力端子４の電圧は入力端子２の電圧に等しく
なる。
れる電圧ＶDDが本件電圧比較手段１の最低動作電圧未満
であり、このとき出力トランジスタ２４および２５の動
作は不定となり、たとえばトランジスタ２４が導通して
いれば、出力端子４の電圧は入力端子２の電圧に等しく
なる。
【００２４】動作状態ｉｖでは、トランジスタ２５が導
通し、出力端子４は共通端子３と等しい接地電位とな
る。
通し、出力端子４は共通端子３と等しい接地電位とな
る。
【００２５】動作状態ｖでは、入力端子２に与えられる
電圧が上昇し、電圧Ｖ２が基準電圧Ｖｒｅｆ以上になる
と、比較回路１５の出力が再び反転し、トランジスタ２
４が導通し、出力端子４の電圧は入力端子２の電圧と等
しくなる。
電圧が上昇し、電圧Ｖ２が基準電圧Ｖｒｅｆ以上になる
と、比較回路１５の出力が再び反転し、トランジスタ２
４が導通し、出力端子４の電圧は入力端子２の電圧と等
しくなる。
【００２６】この電圧比較手段１は、たとえば入力端子
２に与えられる電圧ＶDDが３．０Ｖであるとき、消費電
流は１．０μＡであって、ほとんど零である。その動作
電圧範囲は、１．５〜１０．０Ｖであって広く、その検
出電圧の精度は±２．５％であってその精度が高い。図
３（２）の電圧ΔＶ１は、トランジスタ１９の特性に依
存する。
２に与えられる電圧ＶDDが３．０Ｖであるとき、消費電
流は１．０μＡであって、ほとんど零である。その動作
電圧範囲は、１．５〜１０．０Ｖであって広く、その検
出電圧の精度は±２．５％であってその精度が高い。図
３（２）の電圧ΔＶ１は、トランジスタ１９の特性に依
存する。
【００２７】図４は、図１に示される処理回路８の動作
を説明するためのフローチャートである。ステップａ０
からステップａ１に移り、まず、スイッチング素子Ｓ１
〜Ｓｎのすべてを遮断状態とし、このとき検出端子５に
与えられる電圧は第１抵抗Ｒ０を経て電圧比較手段１の
入力端子２に与えられる。この電圧比較動作の結果、出
力端子４がＨレベルであれば、すなわち出力トランジス
タ２４が導通しており、出力端子２５は遮断していれ
ば、動作状態ｉであるものと判断し、電子手帳などの電
子機器の電源電圧が充分に高いものと判断することがで
きる。この高い電圧を検出するために、次にステップａ
３では、スイッチング素子Ｓ１だけが導通され、これに
よって等価回路６が得られる。検出端子５に与えられる
電圧は、第１抵抗Ｒ０と第２抵抗Ｒ１とによって分圧さ
れ、したがって電圧比較手段１の入力端子２には、検出
端子５に与えられた電圧が、Ｒａ／（Ｒ０＋Ｒａ）倍に
なって動作する。つまりこの場合、電圧比較手段１の基
準電圧Ｖｒｅｆの（Ｒ０＋Ｒａ）／Ｒａ倍の電圧を弁別
レベルとして検出端子５の電圧が比較されることにな
り、この場合ステップａ４において検出端子５の電圧が
高ければ、次のステップａ５に移る。
を説明するためのフローチャートである。ステップａ０
からステップａ１に移り、まず、スイッチング素子Ｓ１
〜Ｓｎのすべてを遮断状態とし、このとき検出端子５に
与えられる電圧は第１抵抗Ｒ０を経て電圧比較手段１の
入力端子２に与えられる。この電圧比較動作の結果、出
力端子４がＨレベルであれば、すなわち出力トランジス
タ２４が導通しており、出力端子２５は遮断していれ
ば、動作状態ｉであるものと判断し、電子手帳などの電
子機器の電源電圧が充分に高いものと判断することがで
きる。この高い電圧を検出するために、次にステップａ
３では、スイッチング素子Ｓ１だけが導通され、これに
よって等価回路６が得られる。検出端子５に与えられる
電圧は、第１抵抗Ｒ０と第２抵抗Ｒ１とによって分圧さ
れ、したがって電圧比較手段１の入力端子２には、検出
端子５に与えられた電圧が、Ｒａ／（Ｒ０＋Ｒａ）倍に
なって動作する。つまりこの場合、電圧比較手段１の基
準電圧Ｖｒｅｆの（Ｒ０＋Ｒａ）／Ｒａ倍の電圧を弁別
レベルとして検出端子５の電圧が比較されることにな
り、この場合ステップａ４において検出端子５の電圧が
高ければ、次のステップａ５に移る。
【００２８】ステップａ５では、スイッチＳ１，Ｓ２の
２つだけが導通され、その等価回路は図７に示される。
第２抵抗Ｒ１，Ｒ２の並列合成抵抗をＲ１２とすると
き、検出端子５に与えられる電圧のＲ１２／（Ｒ０＋Ｒ
１２）倍の電圧が電圧比較手段１の入力端子２に与えら
れ、したがってこの電圧比較手段１の基準電圧Ｖｒｅｆ
の（Ｒ０＋Ｒ１２）／Ｒ１２倍の電圧を検出することが
できる。また同様にして電圧比較手段１の出力端子４が
Ｈレベルであって検出端子５の電圧が高いときには、ス
テップａ６からステップａ７に移り、さらに多くのスイ
ッチング素子Ｓ１，Ｓ２，Ｓ３を同時に導通して電圧の
検出を行う。このような動作は、ステップａ８〜ａ１０
において行われる。
２つだけが導通され、その等価回路は図７に示される。
第２抵抗Ｒ１，Ｒ２の並列合成抵抗をＲ１２とすると
き、検出端子５に与えられる電圧のＲ１２／（Ｒ０＋Ｒ
１２）倍の電圧が電圧比較手段１の入力端子２に与えら
れ、したがってこの電圧比較手段１の基準電圧Ｖｒｅｆ
の（Ｒ０＋Ｒ１２）／Ｒ１２倍の電圧を検出することが
できる。また同様にして電圧比較手段１の出力端子４が
Ｈレベルであって検出端子５の電圧が高いときには、ス
テップａ６からステップａ７に移り、さらに多くのスイ
ッチング素子Ｓ１，Ｓ２，Ｓ３を同時に導通して電圧の
検出を行う。このような動作は、ステップａ８〜ａ１０
において行われる。
【００２９】さらにまたスイッチング素子Ｓ２のみが導
通されるとき、その等価回路は図８に示され、このとき
には、検出端子５に与えられる電圧のＲ２／（Ｒ０＋Ｒ
２）倍の電圧が電圧比較手段１に加わる。したがってこ
のときには電圧比較手段１の基準電圧Ｖｒｅｆの（Ｒ０
＋Ｒ２）／Ｒ２倍の電圧が検出されることになる。
通されるとき、その等価回路は図８に示され、このとき
には、検出端子５に与えられる電圧のＲ２／（Ｒ０＋Ｒ
２）倍の電圧が電圧比較手段１に加わる。したがってこ
のときには電圧比較手段１の基準電圧Ｖｒｅｆの（Ｒ０
＋Ｒ２）／Ｒ２倍の電圧が検出されることになる。
【００３０】このようにして導通されるスイッチング素
子Ｓ１〜Ｓｎの数を増加することによって、電圧比較手
段１の入力端子２と共通端子３との間に与えられる電圧
を順次的に低下してゆき、ヒステリシス幅による悪影響
を防ぐことができる。
子Ｓ１〜Ｓｎの数を増加することによって、電圧比較手
段１の入力端子２と共通端子３との間に与えられる電圧
を順次的に低下してゆき、ヒステリシス幅による悪影響
を防ぐことができる。
【００３１】こうして上述の実施例によればスイッチン
グ素子Ｓ１〜Ｓｎの選択的な開閉によって、相互に異な
った電圧を検出することができ、したがって抵抗Ｒ０；
Ｒ１〜Ｒｎの値を適切に選ぶことによって、複数の目的
とする電圧を検出することができる電圧検出装置が実現
される。また電圧比較手段１における検出電圧が、素子
間でばらつきがあるとき、各電圧比較手段１の基準電圧
Ｖｒｅｆに応じて、導通するスイッチング素子Ｓ１〜Ｓ
ｎを変化し、精度の高い電圧検出が可能となる。
グ素子Ｓ１〜Ｓｎの選択的な開閉によって、相互に異な
った電圧を検出することができ、したがって抵抗Ｒ０；
Ｒ１〜Ｒｎの値を適切に選ぶことによって、複数の目的
とする電圧を検出することができる電圧検出装置が実現
される。また電圧比較手段１における検出電圧が、素子
間でばらつきがあるとき、各電圧比較手段１の基準電圧
Ｖｒｅｆに応じて、導通するスイッチング素子Ｓ１〜Ｓ
ｎを変化し、精度の高い電圧検出が可能となる。
【００３２】スイッチング素子Ｓ１〜Ｓｎの数ｎは、た
とえば１であってもよく、あるいは２以上であってもよ
い。
とえば１であってもよく、あるいは２以上であってもよ
い。
【００３３】
【発明の効果】以上のように本発明によれば、検出端子
に与えられる検出されるべき電圧は、スイッチング素子
が遮断状態であるときには、第２抵抗Ｒ１〜Ｒｎによっ
て分圧されることなく、電圧比較手段の入力端子に与え
られ、またスイッチング素子が選択的に導通していると
きには、第１抵抗Ｒ０と、導通しているスイッチング素
子に対応する抵抗Ｒ１〜Ｒｎとによって分圧された電圧
が入力端子に与えられ、こうして電圧比較手段における
前記予め定める値が、複数種類の電圧の検出のために共
通に用いられることになり、したがって複数電圧の検出
のために電圧比較手段を共通に用いて、構成を小形化
し、コストアップおよび実装面積の低減を図ることがで
きるのは勿論、上述のように電圧比較手段の前記予め定
める値は、複数種類の電圧の検出のために共通に用いら
れるので、複数の各検出電圧に大きな差を生じることは
なく、相対的に高精度の電圧検出が可能になる。
に与えられる検出されるべき電圧は、スイッチング素子
が遮断状態であるときには、第２抵抗Ｒ１〜Ｒｎによっ
て分圧されることなく、電圧比較手段の入力端子に与え
られ、またスイッチング素子が選択的に導通していると
きには、第１抵抗Ｒ０と、導通しているスイッチング素
子に対応する抵抗Ｒ１〜Ｒｎとによって分圧された電圧
が入力端子に与えられ、こうして電圧比較手段における
前記予め定める値が、複数種類の電圧の検出のために共
通に用いられることになり、したがって複数電圧の検出
のために電圧比較手段を共通に用いて、構成を小形化
し、コストアップおよび実装面積の低減を図ることがで
きるのは勿論、上述のように電圧比較手段の前記予め定
める値は、複数種類の電圧の検出のために共通に用いら
れるので、複数の各検出電圧に大きな差を生じることは
なく、相対的に高精度の電圧検出が可能になる。
【００３４】本発明によれば、電圧比較手段の検出電圧
に、複数の各電圧比較手段毎にばらつきがあるときであ
っても、第１および第２抵抗Ｒ０，Ｒ１〜Ｒｎの抵抗値
とスイッチング素子の選択的な導通によって、それらの
特性のばらつきをなくし、または低減することができ
る。
に、複数の各電圧比較手段毎にばらつきがあるときであ
っても、第１および第２抵抗Ｒ０，Ｒ１〜Ｒｎの抵抗値
とスイッチング素子の選択的な導通によって、それらの
特性のばらつきをなくし、または低減することができ
る。
【００３５】また本発明によれば、電圧比較手段は、入
力端子と共通端子と出力端子とを有し、この入力端子と
共通端子との間に与えられる電力によって駆動される構
成となっており、そのためたとえば小形の半導体チップ
によって実現することができるという効果もある。
力端子と共通端子と出力端子とを有し、この入力端子と
共通端子との間に与えられる電力によって駆動される構
成となっており、そのためたとえば小形の半導体チップ
によって実現することができるという効果もある。
【００３６】さらに本発明によれば、電圧比較手段は、
入力端子と共通端子との間に印加される電力によって基
準電圧源が駆動され、この基準電圧源からの前記予め定
める電圧である基準電圧と、この入力端子と共通端子と
の間に接続される電圧比較用分圧抵抗による分圧電圧と
が、比較回路に与えられ、この比較回路によってスイッ
チング素子の導通／遮断が行われ、２値出力が導出さ
れ、このため半導体チップによる実現が容易である。
入力端子と共通端子との間に印加される電力によって基
準電圧源が駆動され、この基準電圧源からの前記予め定
める電圧である基準電圧と、この入力端子と共通端子と
の間に接続される電圧比較用分圧抵抗による分圧電圧と
が、比較回路に与えられ、この比較回路によってスイッ
チング素子の導通／遮断が行われ、２値出力が導出さ
れ、このため半導体チップによる実現が容易である。
【図１】本発明の一実施例の全体の構成を示すブロック
図である。
図である。
【図２】図１に示される電圧比較手段１の具体的な構成
を示す電気回路図である。
を示す電気回路図である。
【図３】図２に示される電圧比較手段１の動作を説明す
るための図である。
るための図である。
【図４】図１に示される処理回路８の動作を説明するた
めのフローチャートである。
めのフローチャートである。
【図５】図１におけるスイッチング素子Ｓ１〜Ｓｎのす
べてが遮断した状態における電圧検出の動作時の等価回
路図である。
べてが遮断した状態における電圧検出の動作時の等価回
路図である。
【図６】図１のスイッチング素子Ｓ１だけが導通したと
きにおける電圧検出動作時の等価回路図である。
きにおける電圧検出動作時の等価回路図である。
【図７】図１におけるスイッチング素子Ｓ１，Ｓ２だけ
が導通した状態における電圧検出動作時の等価回路図で
ある。
が導通した状態における電圧検出動作時の等価回路図で
ある。
【図８】図１におけるスイッチング素子Ｓ２だけが導通
したときにおける電圧検出動作時の等価回路図である。
したときにおける電圧検出動作時の等価回路図である。
１ 電圧比較手段 ２ 入力端子 ３ 共通端子 ４ 出力端子 ５ 検出端子 ６，７ 接続点 ８ 処理回路 ９ 表示灯 １２ 電流源 １３ 基準電圧源 １５ 比較回路 １９ トランジスタ ２１，２２，２３ 反転回路 ２４，２５ 出力トランジスタ Ｒ０ 第１抵抗 Ｒ１〜Ｒｎ 第２抵抗 Ｓ１〜Ｓｎ スイッチング素子 Ｒａ，Ｒｂ，Ｒｃ 電圧比較用分圧抵抗 Ｖｒｅｆ 基準電圧
Claims (2)
- 【請求項１】 （ａ）入力端子と共通端子との間に与え
られる電圧が予め定める値以上であるとき、出力端子に
一方のレベルの出力を導出し、入力端子と共通端子との
間に与えられる電圧が予め定める値未満であるとき、出
力端子に他方のレベルの出力を導出する電圧比較手段
と、 （ｂ）検出端子と、 （ｃ）一端が検出端子に接続され、他端が前記入力端子
に接続される第１抵抗Ｒ０と、 （ｄ）１または複数の直列回路であって、各直列回路
は、（ｄ１）一端が第１抵抗Ｒ０の前記他端に接続され
る第２抵抗Ｒ１〜Ｒｎと、（ｄ２）一端が第２抵抗Ｒ１
〜Ｒｎの他端に接続され、他端が前記共通端子に接続さ
れ、選択的に導通／遮断されるスイッチング素子とから
成る直列回路とを含むことを特徴とする電圧検出装置。 - 【請求項２】 電圧比較手段は、 入力端子と共通端子との間に印加される電力によって駆
動される基準電圧源と、 入力端子と共通端子との間に接続される電圧比較用分圧
抵抗Ｒａ〜Ｒｃと、 基準電圧源の前記予め定める値を有する基準電圧と電圧
比較用分圧抵抗Ｒａ〜Ｒｃによる電圧比較用分圧電圧と
が与えられて比較する比較回路と、 比較回路の出力に応答し、電圧比較用分圧電圧が基準電
圧以上であるとき、出力端子に前記一方のレベルの出力
を導出し、電圧比較用分圧電圧が基準電圧未満であると
き、出力端子に前記他方のレベルの出力を導出するスイ
ッチング素子とを含むことを特徴とする請求項１記載の
電圧検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31556994A JP3273871B2 (ja) | 1994-11-25 | 1994-11-25 | 電圧検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31556994A JP3273871B2 (ja) | 1994-11-25 | 1994-11-25 | 電圧検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08146053A true JPH08146053A (ja) | 1996-06-07 |
| JP3273871B2 JP3273871B2 (ja) | 2002-04-15 |
Family
ID=18066929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31556994A Expired - Fee Related JP3273871B2 (ja) | 1994-11-25 | 1994-11-25 | 電圧検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3273871B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1064594A (ja) * | 1996-08-23 | 1998-03-06 | Hitachi Koki Co Ltd | 電池の充電装置 |
| JP2005242769A (ja) * | 2004-02-27 | 2005-09-08 | Cosmo Design Co Ltd | 電源リセット回路とそれを内蔵したレギュレータｉｃ |
| US7242340B2 (en) | 2002-09-13 | 2007-07-10 | Autonetworks Technologies, Ltd. | Input device and input method |
| JP2019517036A (ja) * | 2016-06-06 | 2019-06-20 | 深▲セン▼市華星光電技術有限公司 | 共通電極駆動モジュール及び液晶表示パネル |
| JP2020020704A (ja) * | 2018-08-02 | 2020-02-06 | テイ・エス テック株式会社 | センサ出力変換回路およびシート |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102007023199B4 (de) | 2007-05-18 | 2011-07-28 | Continental Automotive GmbH, 30165 | Elektromechanischer Motor, inbesondere piezoelektrischer Mikroschrittantrieb |
-
1994
- 1994-11-25 JP JP31556994A patent/JP3273871B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1064594A (ja) * | 1996-08-23 | 1998-03-06 | Hitachi Koki Co Ltd | 電池の充電装置 |
| US7242340B2 (en) | 2002-09-13 | 2007-07-10 | Autonetworks Technologies, Ltd. | Input device and input method |
| JP2005242769A (ja) * | 2004-02-27 | 2005-09-08 | Cosmo Design Co Ltd | 電源リセット回路とそれを内蔵したレギュレータｉｃ |
| JP4518471B2 (ja) * | 2004-02-27 | 2010-08-04 | 株式会社コスモデザイン | レギュレータｉｃ |
| JP2019517036A (ja) * | 2016-06-06 | 2019-06-20 | 深▲セン▼市華星光電技術有限公司 | 共通電極駆動モジュール及び液晶表示パネル |
| JP2020020704A (ja) * | 2018-08-02 | 2020-02-06 | テイ・エス テック株式会社 | センサ出力変換回路およびシート |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3273871B2 (ja) | 2002-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100329402B1 (ko) | 공통모드범위및동작환경전반에걸쳐정확한입력임피던스및이득특성을나타내는신호조정장치및방법 | |
| US6160441A (en) | Sensors for measuring current passing through a load | |
| US10268226B1 (en) | Voltage generating device and calibrating method thereof | |
| KR100193212B1 (ko) | 전력 mos 트랜지스터의 전류측정 회로 | |
| EP0294880A2 (en) | Differential amplifier and current sensing circuit including such an amplifier | |
| US7023352B2 (en) | Voltage-detecting method and related circuits | |
| US11456666B2 (en) | Zero current detection system used in switching regulator comprising an inductor | |
| JPH08146053A (ja) | 電圧検出装置 | |
| CN116400130B (zh) | 一种输出电流信号的电压采样电路 | |
| US6628147B2 (en) | Comparator having reduced sensitivity to offset voltage and timing errors | |
| CN113419589A (zh) | 电路参量的修调方法、修调电路、芯片、电子设备 | |
| CN112781752A (zh) | 温度检测电路及芯片 | |
| JPS6260851B2 (ja) | ||
| CN111766495B (zh) | Mosfet导通电阻的检测电路和方法、芯片及电池管理系统 | |
| JP5082952B2 (ja) | クーロンカウンタ、そのダイナミックレンジ可変方法 | |
| US11493390B2 (en) | Temperature sensing circuit | |
| CN114200190B (zh) | 电压差值检测电路 | |
| US20230268916A1 (en) | Semiconductor device | |
| KR970005109Y1 (ko) | 전극기판상의 핀번호 검출회로 | |
| JPH03229314A (ja) | 電力用半導体装置 | |
| JP3128447B2 (ja) | 電圧保持回路 | |
| CN117908616A (zh) | 一种具有驱动能力的分压电路 | |
| JPS63251820A (ja) | 定電流源回路 | |
| CN117792364A (zh) | ORing场效晶体管控制电路及方法 | |
| CN116930593A (zh) | 一种零电位电流采样电路及pfc芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080201 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20090201 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20100201 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20100201 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20120201 |
|
| LAPS | Cancellation because of no payment of annual fees |