JPH08146052A - 電源装置の過電流検出制御回路 - Google Patents
電源装置の過電流検出制御回路Info
- Publication number
- JPH08146052A JPH08146052A JP6170895A JP6170895A JPH08146052A JP H08146052 A JPH08146052 A JP H08146052A JP 6170895 A JP6170895 A JP 6170895A JP 6170895 A JP6170895 A JP 6170895A JP H08146052 A JPH08146052 A JP H08146052A
- Authority
- JP
- Japan
- Prior art keywords
- overcurrent
- power supply
- under test
- cpu
- device under
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measurement Of Current Or Voltage (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】
【目的】 割り込み処理を少なくし、確実に過電流を検
出する過電流検出制御回路を実現する。 【構成】 複数個用意された被試験デバイス用電源装置
の中から、複数個の被試験デバイスそれぞれに対し、任
意の数の被試験デバイス用電源装置を並列運転する場合
において、並列運転している被試験デバイス用電源装置
が、被試験デバイス毎に、過電流になっていることを認
識し、ＣＰＵ１３に割り込み信号を送って、各被試験デ
バイス毎の過電流状態を知らせる電源状態監視装置３０
０を、被試験デバイス用電源装置とＣＰＵ１３の間に設
けている。電源状態監視装置３００は、各被試験デバイ
ス毎に過電流を検出しＣＰＵに知らせる。このため、確
実に過電流を検出し、１回の割り込みで、１個の被試験
デバイスの過電流を知らせることができ、ＣＰＵの処理
能力を低下させることなく、過電流の流れた被試験デバ
イスを認識し、不良品として処理することができる。
出する過電流検出制御回路を実現する。 【構成】 複数個用意された被試験デバイス用電源装置
の中から、複数個の被試験デバイスそれぞれに対し、任
意の数の被試験デバイス用電源装置を並列運転する場合
において、並列運転している被試験デバイス用電源装置
が、被試験デバイス毎に、過電流になっていることを認
識し、ＣＰＵ１３に割り込み信号を送って、各被試験デ
バイス毎の過電流状態を知らせる電源状態監視装置３０
０を、被試験デバイス用電源装置とＣＰＵ１３の間に設
けている。電源状態監視装置３００は、各被試験デバイ
ス毎に過電流を検出しＣＰＵに知らせる。このため、確
実に過電流を検出し、１回の割り込みで、１個の被試験
デバイスの過電流を知らせることができ、ＣＰＵの処理
能力を低下させることなく、過電流の流れた被試験デバ
イスを認識し、不良品として処理することができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体試験装置におけ
る被試験デバイス用電源装置の過電流検出制御回路に関
するものである。
る被試験デバイス用電源装置の過電流検出制御回路に関
するものである。
【０００２】
【従来の技術】半導体試験装置において被試験デバイス
用電源装置（ＤＰＳ）には、電流値設定機能があり、設
定電流に達すると過電流検出信号を出力し、設定した電
流を供給し続ける。１個の被試験デバイス（ＤＵＴ）１
０に１個の被試験デバイス用電源装置を使用する場合に
おいて、被試験デバイス１０に過電流が流れると、上記
１個の被試験デバイス用電源装置が過電流検出信号を発
生し、その信号が中央処理装置（ＣＰＵ）１３によって
割り込み処理されることで、被試験デバイス１０に過電
流が流れたことを認識し、その被試験デバイス１０を不
良品として処理することができる。
用電源装置（ＤＰＳ）には、電流値設定機能があり、設
定電流に達すると過電流検出信号を出力し、設定した電
流を供給し続ける。１個の被試験デバイス（ＤＵＴ）１
０に１個の被試験デバイス用電源装置を使用する場合に
おいて、被試験デバイス１０に過電流が流れると、上記
１個の被試験デバイス用電源装置が過電流検出信号を発
生し、その信号が中央処理装置（ＣＰＵ）１３によって
割り込み処理されることで、被試験デバイス１０に過電
流が流れたことを認識し、その被試験デバイス１０を不
良品として処理することができる。
【０００３】ところで、この被試験デバイス用電源装置
は、１個の被試験デバイス１０に供給する電源容量を増
やすため、複数個を並列に接続して使用できるようにな
っている。図５にその一例を示す。この場合、ＤＵＴ１
０には、３個の被試験デバイス用電源装置、ＤＰＳ１
（１１Ａ）、ＤＰＳ４（１１Ｂ）、ＤＰＳ６（１１Ｃ）
が接続されている。各ＤＰＳにはＤＵＴ１０の過電流を
ＩL ｍａｘとしたとき、ＩL ｍａｘ＝Ｉ1 ｍａｘ＋Ｉ4
ｍａｘ＋Ｉ6 ｍａｘとなるよう電流値Ｉ1 ｍａｘ、Ｉ4
ｍａｘ、Ｉ6 ｍａｘを設定する。図５に示すように、Ｄ
ＵＴが過電流に達していない場合のＤＵＴに供給する電
流ＩL は、ＩL ＝Ｉ1 ＋Ｉ4 ＋Ｉ6 となり、電源間のバ
ランスによって、過電流検出信号を出力し設定電流で運
転するＤＰＳと、設定電流に達しないＤＰＳ、場合によ
っては逆方向に電流が流れれているＤＰＳが共存して並
列接続されている場合もありうる。
は、１個の被試験デバイス１０に供給する電源容量を増
やすため、複数個を並列に接続して使用できるようにな
っている。図５にその一例を示す。この場合、ＤＵＴ１
０には、３個の被試験デバイス用電源装置、ＤＰＳ１
（１１Ａ）、ＤＰＳ４（１１Ｂ）、ＤＰＳ６（１１Ｃ）
が接続されている。各ＤＰＳにはＤＵＴ１０の過電流を
ＩL ｍａｘとしたとき、ＩL ｍａｘ＝Ｉ1 ｍａｘ＋Ｉ4
ｍａｘ＋Ｉ6 ｍａｘとなるよう電流値Ｉ1 ｍａｘ、Ｉ4
ｍａｘ、Ｉ6 ｍａｘを設定する。図５に示すように、Ｄ
ＵＴが過電流に達していない場合のＤＵＴに供給する電
流ＩL は、ＩL ＝Ｉ1 ＋Ｉ4 ＋Ｉ6 となり、電源間のバ
ランスによって、過電流検出信号を出力し設定電流で運
転するＤＰＳと、設定電流に達しないＤＰＳ、場合によ
っては逆方向に電流が流れれているＤＰＳが共存して並
列接続されている場合もありうる。
【０００４】
【発明が解決しようとする課題】図６はＤＵＴ１０に過
電流が流れた場合の処理の状況をタイミング図で示す。
まず、ＤＰＳ１（１１Ａ）が過電流の状態になると、Ｄ
ＰＳ１（１１Ａ）はＣＰＵ１３に対して割り込み信号を
発生する。ＣＰＵ１３は、Ｉ／Ｏバスを介して、ＤＰＳ
１（１１Ａ）だけでなく並列接続されているＤＰＳ４
（１１Ｂ）及びＤＰＳ６（１１Ｃ）の状態を読みだす。
図６の場合は、ＤＰＳ１（１１Ａ）とＤＰＳ６（１１
Ｃ）は設定電流であり、ＤＰＳ４（１１Ｂ）は設定電流
以下であると認識され、全体として過電流でないと判断
される。
電流が流れた場合の処理の状況をタイミング図で示す。
まず、ＤＰＳ１（１１Ａ）が過電流の状態になると、Ｄ
ＰＳ１（１１Ａ）はＣＰＵ１３に対して割り込み信号を
発生する。ＣＰＵ１３は、Ｉ／Ｏバスを介して、ＤＰＳ
１（１１Ａ）だけでなく並列接続されているＤＰＳ４
（１１Ｂ）及びＤＰＳ６（１１Ｃ）の状態を読みだす。
図６の場合は、ＤＰＳ１（１１Ａ）とＤＰＳ６（１１
Ｃ）は設定電流であり、ＤＰＳ４（１１Ｂ）は設定電流
以下であると認識され、全体として過電流でないと判断
される。
【０００５】上記のような割り込み処理が終了すると、
ＣＰＵ１３内の割込マスク信号を解除する。図６の場
合、割込マスク信号を解除したとき、ＤＰＳ４（１１
Ｂ）及びＤＰＳ６（１１Ｃ）からＣＰＵ１３に対して割
り込み信号を発生している。ＣＰＵ１３は、直ちに割り
込み処理を開始し、Ｉ／Ｏバスを介して、並列接続され
ているＤＰＳ１（１１Ａ）、ＤＰＳ４（１１Ｂ）及びＤ
ＰＳ６（１１Ｃ）の状態を読み出す。図６の場合は、Ｄ
ＰＳ１（１１Ａ）とＤＰＳ４（１１Ｂ）は設定電流であ
り、ＤＰＳ６（１１Ｃ）は設定電流以下であると認識さ
れ、全体として過電流でないと判断される。つまり、図
６に示すように、実際には過電流の状態があったにもか
かわらず、過電流はなかったと誤って判断されることが
ある。
ＣＰＵ１３内の割込マスク信号を解除する。図６の場
合、割込マスク信号を解除したとき、ＤＰＳ４（１１
Ｂ）及びＤＰＳ６（１１Ｃ）からＣＰＵ１３に対して割
り込み信号を発生している。ＣＰＵ１３は、直ちに割り
込み処理を開始し、Ｉ／Ｏバスを介して、並列接続され
ているＤＰＳ１（１１Ａ）、ＤＰＳ４（１１Ｂ）及びＤ
ＰＳ６（１１Ｃ）の状態を読み出す。図６の場合は、Ｄ
ＰＳ１（１１Ａ）とＤＰＳ４（１１Ｂ）は設定電流であ
り、ＤＰＳ６（１１Ｃ）は設定電流以下であると認識さ
れ、全体として過電流でないと判断される。つまり、図
６に示すように、実際には過電流の状態があったにもか
かわらず、過電流はなかったと誤って判断されることが
ある。
【０００６】以上のように、ＤＰＳからの割り込み後、
Ｉ／Ｏバスを介して複数のＤＰＳの状態を読み取るに
は、処理時間が必要であり、図６のようにタイミングに
よっては過電流を検出できない場合がある。逆に、過電
流でないときにも割り込みがかかり、その割り込み処理
をするためＣＰＵを占有することになり、過電流が発生
する可能性の高いファンクション試験時に、ＣＰＵの処
理能力を低下させることになる。本発明は、割り込み処
理を少なくし、確実に過電流を検出する過電流検出制御
回路を実現することを目的としている。
Ｉ／Ｏバスを介して複数のＤＰＳの状態を読み取るに
は、処理時間が必要であり、図６のようにタイミングに
よっては過電流を検出できない場合がある。逆に、過電
流でないときにも割り込みがかかり、その割り込み処理
をするためＣＰＵを占有することになり、過電流が発生
する可能性の高いファンクション試験時に、ＣＰＵの処
理能力を低下させることになる。本発明は、割り込み処
理を少なくし、確実に過電流を検出する過電流検出制御
回路を実現することを目的としている。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明の電源装置の過電流検出制御回路において
は、次のように構成している。つまり、複数個用意され
た被試験デバイス用電源装置の中から、１個の被試験デ
バイス１０に対し、任意の数の被試験デバイス用電源装
置を並列運転する場合において、並列運転している被試
験デバイス用電源装置が、上記１個の被試験デバイス１
０に対して過電流になっていることを認識し、ＣＰＵ１
３に割り込み信号を送って、過電流状態になったことを
知らせる電源状態監視装置１２を、被試験デバイス用電
源装置とＣＰＵ１３の間に設けている。また、複数個用
意された被試験デバイス用電源装置の中から、複数個の
被試験デバイスそれぞれに対し、任意の数の被試験デバ
イス用電源装置を並列運転する場合において、並列運転
している被試験デバイス用電源装置が、被試験デバイス
毎に、過電流になっていることを認識し、ＣＰＵ１３に
割り込み信号を送って、各被試験デバイス毎の過電流状
態を知らせる電源状態監視装置３００を、被試験デバイ
ス用電源装置とＣＰＵ１３の間に設けている。
に、本発明の電源装置の過電流検出制御回路において
は、次のように構成している。つまり、複数個用意され
た被試験デバイス用電源装置の中から、１個の被試験デ
バイス１０に対し、任意の数の被試験デバイス用電源装
置を並列運転する場合において、並列運転している被試
験デバイス用電源装置が、上記１個の被試験デバイス１
０に対して過電流になっていることを認識し、ＣＰＵ１
３に割り込み信号を送って、過電流状態になったことを
知らせる電源状態監視装置１２を、被試験デバイス用電
源装置とＣＰＵ１３の間に設けている。また、複数個用
意された被試験デバイス用電源装置の中から、複数個の
被試験デバイスそれぞれに対し、任意の数の被試験デバ
イス用電源装置を並列運転する場合において、並列運転
している被試験デバイス用電源装置が、被試験デバイス
毎に、過電流になっていることを認識し、ＣＰＵ１３に
割り込み信号を送って、各被試験デバイス毎の過電流状
態を知らせる電源状態監視装置３００を、被試験デバイ
ス用電源装置とＣＰＵ１３の間に設けている。
【０００８】
【作用】上記のように構成された電源装置の過電流検出
制御回路においては、電源状態監視装置が、各被試験デ
バイスに対して供給している、並列運転も含んだ、被試
験デバイス用電源装置の接続状態を認識しており、被試
験デバイスに過電流が流れるとリアルタイムにそれを検
出する。そして、過電流を検出すると、直ちにＣＰＵに
割り込み信号を送り、各被試験デバイス毎に、過電流に
なったことを知らせる。このため、確実に過電流を検出
し、ＣＰＵに対して１回の割り込みで、１個の被試験デ
バイスの過電流を知らせることができ、ＣＰＵの処理能
力を低下させることなく、過電流の流れた被試験デバイ
スを確実に認識し、その被試験デバイスを不良品として
処理することができる。
制御回路においては、電源状態監視装置が、各被試験デ
バイスに対して供給している、並列運転も含んだ、被試
験デバイス用電源装置の接続状態を認識しており、被試
験デバイスに過電流が流れるとリアルタイムにそれを検
出する。そして、過電流を検出すると、直ちにＣＰＵに
割り込み信号を送り、各被試験デバイス毎に、過電流に
なったことを知らせる。このため、確実に過電流を検出
し、ＣＰＵに対して１回の割り込みで、１個の被試験デ
バイスの過電流を知らせることができ、ＣＰＵの処理能
力を低下させることなく、過電流の流れた被試験デバイ
スを確実に認識し、その被試験デバイスを不良品として
処理することができる。
【０００９】
【実施例】図１に本発明の過電流検出制御回路の一例を
示す。この回路においては、ＤＰＳとＣＰＵ１３の間
に、全てのＤＰＳの状態を常時監視する電源状態監視装
置１２を設けている。電源状態監視装置１２には、被試
験デバイス１０に接続されたＤＰＳの組み合わせが記憶
されており、被試験デバイス１０に接続されているＤＰ
Ｓが全て過電流になった時、ＣＰＵ１３に対し割り込み
を発生し、被試験デバイス１０に過電流が流れたことを
確実に知らせる。
示す。この回路においては、ＤＰＳとＣＰＵ１３の間
に、全てのＤＰＳの状態を常時監視する電源状態監視装
置１２を設けている。電源状態監視装置１２には、被試
験デバイス１０に接続されたＤＰＳの組み合わせが記憶
されており、被試験デバイス１０に接続されているＤＰ
Ｓが全て過電流になった時、ＣＰＵ１３に対し割り込み
を発生し、被試験デバイス１０に過電流が流れたことを
確実に知らせる。
【００１０】図２に本発明の過電流検出制御回路を使用
した場合のタイミング図を示す。この場合においては、
ＤＰＳ１（１１Ａ）、ＤＰＳ４（１１Ｂ）及びＤＰＳ６
（１１Ｃ）が全て過電流になったときＣＰＵ１３に割り
込み信号を発生する。このため、被試験デバイス１０が
過電流になると確実に１回の割り込み信号を、ＣＰＵ１
３に対して発生する。
した場合のタイミング図を示す。この場合においては、
ＤＰＳ１（１１Ａ）、ＤＰＳ４（１１Ｂ）及びＤＰＳ６
（１１Ｃ）が全て過電流になったときＣＰＵ１３に割り
込み信号を発生する。このため、被試験デバイス１０が
過電流になると確実に１回の割り込み信号を、ＣＰＵ１
３に対して発生する。
【００１１】図３に本発明の過電流検出制御回路におい
てＤＵＴが２個の場合の例を示す。この回路において
も、ＤＰＳとＣＰＵ１３の間に、全てのＤＰＳの状態を
常時監視する電源状態監視装置３００を設けている。電
源状態監視装置３００には、ＤＵＴ１１０に接続された
ＤＰＳの組み合わせが、また、ＤＵＴ２１０に接続され
たＤＰＳの組み合わせが記憶されている。電源状態監視
装置３００は、ＤＵＴ１１０に接続されているＤＰＳが
全て過電流になったとき、また、ＤＵＴ２１０に接続さ
れているＤＰＳが全て過電流になったとき、ＣＰＵ１３
に対し割り込みを発生し、ＤＵＴに過電流が流れたこと
を確実に知らせる。
てＤＵＴが２個の場合の例を示す。この回路において
も、ＤＰＳとＣＰＵ１３の間に、全てのＤＰＳの状態を
常時監視する電源状態監視装置３００を設けている。電
源状態監視装置３００には、ＤＵＴ１１０に接続された
ＤＰＳの組み合わせが、また、ＤＵＴ２１０に接続され
たＤＰＳの組み合わせが記憶されている。電源状態監視
装置３００は、ＤＵＴ１１０に接続されているＤＰＳが
全て過電流になったとき、また、ＤＵＴ２１０に接続さ
れているＤＰＳが全て過電流になったとき、ＣＰＵ１３
に対し割り込みを発生し、ＤＵＴに過電流が流れたこと
を確実に知らせる。
【００１２】図４に本発明の過電流検出制御回路におい
てＤＵＴが２個の場合のタイミング例を示す。この場合
においては、ＤＰＳ１０１、ＤＰＳ１０４、ＤＰＳ１０
６が全て過電流になったとき、及び、ＤＰＳ２０１（２
１１Ａ）、ＤＰＳ２０４（２１１Ｂ）、ＤＰＳ２０６
（２１１Ｃ）が全て過電流になったとき、ＣＰＵ１３に
割り込み信号を発生する。このため、ＤＵＴ１１０また
はＤＵＴ２１０が過電流になると確実に割り込み信号
を、ＣＰＵ１３に対して発生する。
てＤＵＴが２個の場合のタイミング例を示す。この場合
においては、ＤＰＳ１０１、ＤＰＳ１０４、ＤＰＳ１０
６が全て過電流になったとき、及び、ＤＰＳ２０１（２
１１Ａ）、ＤＰＳ２０４（２１１Ｂ）、ＤＰＳ２０６
（２１１Ｃ）が全て過電流になったとき、ＣＰＵ１３に
割り込み信号を発生する。このため、ＤＵＴ１１０また
はＤＵＴ２１０が過電流になると確実に割り込み信号
を、ＣＰＵ１３に対して発生する。
【００１３】
【発明の効果】本発明は、以上説明したように構成され
ているので、電源状態監視装置が、各被試験デバイス毎
の過電流を確実に検出する。そして、各被試験デバイス
毎に、ＣＰＵに対して１回の割り込みで過電流を知らせ
るため、ＣＰＵの処理能力を低下させることなく、過電
流が流れた被試験デバイスを不良品と判断し、処理する
ことができる。
ているので、電源状態監視装置が、各被試験デバイス毎
の過電流を確実に検出する。そして、各被試験デバイス
毎に、ＣＰＵに対して１回の割り込みで過電流を知らせ
るため、ＣＰＵの処理能力を低下させることなく、過電
流が流れた被試験デバイスを不良品と判断し、処理する
ことができる。
【図１】本発明の一例を示すブロック図である。
【図２】本発明の一例を示すタイミング図である。
【図３】本発明において被試験デバイスが２個の場合の
ブロック図である。
ブロック図である。
【図４】本発明において被試験デバイスが２個の場合の
タイミング図である。
タイミング図である。
【図５】従来の過電流検出制御回路を示すブロック図で
ある。
ある。
【図６】従来の回路を使用したときの一例を示すタイミ
ング図である。
ング図である。
１０、１１０、２１０ 被試験デバイス（ＤＵＴ） １１Ａ、１１Ｂ、１１Ｃ、２１１Ａ、２１１Ｂ、２１１
Ｃ被試験デバイス用電源装置（ＤＰＳ） １２、３００ 電源状態監視装置 １３ 中央処理装置（ＣＰＵ）
Ｃ被試験デバイス用電源装置（ＤＰＳ） １２、３００ 電源状態監視装置 １３ 中央処理装置（ＣＰＵ）
Claims (2)
- 【請求項１】 複数個用意された被試験デバイス用電源
装置の中から、１個の被試験デバイス（１０）に対し、
少なくとも２台の被試験デバイス用電源装置を並列運転
する場合において、 並列運転している被試験デバイス用電源装置が、上記１
個の被試験デバイス（１０）に対して過電流になってい
ることを認識し、ＣＰＵ（１３）に割り込み信号を送っ
て、過電流状態になったことを知らせる電源状態監視装
置（１２）を、被試験デバイス用電源装置とＣＰＵ（１
３）の間に設けた、 ことを特徴とする電源装置の過電流検出制御回路。 - 【請求項２】 複数個用意された被試験デバイス用電源
装置の中から、複数個の被試験デバイスそれぞれに対
し、少なくとも２台の被試験デバイス用電源装置を並列
運転する場合において、 並列運転している被試験デバイス用電源装置が、被試験
デバイス毎に、過電流になっていることを認識し、ＣＰ
Ｕ（１３）に割り込み信号を送って、各被試験デバイス
毎の過電流状態を知らせる電源状態監視装置（３００）
を、被試験デバイス用電源装置とＣＰＵ（１３）の間に
設けた、 ことを特徴とする電源装置の過電流検出制御回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6170895A JPH08146052A (ja) | 1994-09-22 | 1995-02-24 | 電源装置の過電流検出制御回路 |
| DE1995135352 DE19535352A1 (de) | 1994-09-22 | 1995-09-22 | Überstromdetektions- und Steuerschaltung für die Energiequelle in einem Halbleiter-Testsystem |
| US08/532,495 US5661626A (en) | 1994-09-22 | 1995-09-22 | Excess current detection and control circuit for power source in semiconductor test system |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25435894 | 1994-09-22 | ||
| JP6-254358 | 1994-09-22 | ||
| JP6170895A JPH08146052A (ja) | 1994-09-22 | 1995-02-24 | 電源装置の過電流検出制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08146052A true JPH08146052A (ja) | 1996-06-07 |
Family
ID=26402770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6170895A Pending JPH08146052A (ja) | 1994-09-22 | 1995-02-24 | 電源装置の過電流検出制御回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5661626A (ja) |
| JP (1) | JPH08146052A (ja) |
| DE (1) | DE19535352A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5959537A (en) * | 1998-07-09 | 1999-09-28 | Mcgraw-Edison Company | Variable trip fault indicator |
| KR100532447B1 (ko) * | 2003-07-11 | 2005-11-30 | 삼성전자주식회사 | 높은 테스트 전류 주입이 가능한 집적 회로 소자의 병렬테스트 장치 및 방법 |
| US7609158B2 (en) * | 2006-10-26 | 2009-10-27 | Cooper Technologies Company | Electrical power system control communications network |
| US7715002B2 (en) * | 2007-01-23 | 2010-05-11 | Bionorica Ag | Method for classifying scientific materials such as silicate materials, polymer materials and/or nanomaterials |
| US8067946B2 (en) * | 2007-11-02 | 2011-11-29 | Cooper Technologies Company | Method for repairing a transmission line in an electrical power distribution system |
| US7930141B2 (en) | 2007-11-02 | 2011-04-19 | Cooper Technologies Company | Communicating faulted circuit indicator apparatus and method of use thereof |
| US9383394B2 (en) * | 2007-11-02 | 2016-07-05 | Cooper Technologies Company | Overhead communicating device |
| US8594956B2 (en) * | 2007-11-02 | 2013-11-26 | Cooper Technologies Company | Power line energy harvesting power supply |
| US20090231764A1 (en) * | 2008-03-14 | 2009-09-17 | Cooper Technologies Company | Capacitor Bank Monitor and Method of use Thereof |
| CA2807295C (en) | 2010-08-10 | 2017-11-07 | Cooper Technologies Company | Apparatus and method for mounting an overhead device |
| US9379556B2 (en) | 2013-03-14 | 2016-06-28 | Cooper Technologies Company | Systems and methods for energy harvesting and current and voltage measurements |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4637020A (en) * | 1983-08-01 | 1987-01-13 | Fairchild Semiconductor Corporation | Method and apparatus for monitoring automated testing of electronic circuits |
| US5059889A (en) * | 1990-03-08 | 1991-10-22 | Texas Instruments Incorporated | Parametric measurement unit/device power supply for semiconductor test system |
-
1995
- 1995-02-24 JP JP6170895A patent/JPH08146052A/ja active Pending
- 1995-09-22 US US08/532,495 patent/US5661626A/en not_active Expired - Fee Related
- 1995-09-22 DE DE1995135352 patent/DE19535352A1/de not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| DE19535352A1 (de) | 1996-03-28 |
| US5661626A (en) | 1997-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08146052A (ja) | 電源装置の過電流検出制御回路 | |
| JP2006162610A (ja) | 半導体テスタのデバイスパワーサプライ制御方法とその装置 | |
| US6255844B1 (en) | Semiconductor testing apparatus | |
| JP3691040B2 (ja) | 半導体ウエハー試験システムと方法 | |
| JP2526516B2 (ja) | 障害監視方式 | |
| JP2827948B2 (ja) | 故障監視検出方式 | |
| JPH07131828A (ja) | 映像信号監視装置 | |
| JP2591470B2 (ja) | 信号処理装置 | |
| JP2777811B2 (ja) | スイッチング素子の正常・不正常認別装置 | |
| JP3231382B2 (ja) | 半導体集積回路ハンドリング装置 | |
| JPH10312229A (ja) | 電源制御装置 | |
| JPH0344496B2 (ja) | ||
| JPH02148146A (ja) | 情報処理装置の障害検出装置 | |
| JPH09308101A (ja) | 電源交絡監視制御方式 | |
| KR20100021171A (ko) | 프로브 카드 모듈 및 이를 구비한 반도체 테스트 장치 | |
| CN115459413A (zh) | 一种电源装置以及电源控制方法 | |
| JPH0335341A (ja) | ステータス信号検出器 | |
| JPH05167020A (ja) | 半導体理論集積回路 | |
| JPH03192892A (ja) | 切り換え制御回路 | |
| JPH02294147A (ja) | 給電回路の障害監視方式 | |
| JPH01185741A (ja) | 信号処理システム | |
| JPH03107331A (ja) | プログラマブル電源 | |
| JPH08289475A (ja) | インバータ並列運転システムの故障検出方法および系統切替方法 | |
| JPH03282270A (ja) | 半導体集積回路の試験装置 | |
| JPS6037040A (ja) | 二系列切換制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031118 |