JPH08137537A

JPH08137537A - 制御指令生成装置

Info

Publication number: JPH08137537A
Application number: JP27193794A
Authority: JP
Inventors: Takeshi Wada; 壮和田; Yoshihiro Sakakibara; 義宏榊原; Hiroyuki Matsuno; 浩之松野; Kohei Yabuno; 光平薮野
Original assignee: Hitachi Techno Engineering Co Ltd
Current assignee: Hitachi Plant Technologies Ltd
Priority date: 1994-11-07
Filing date: 1994-11-07
Publication date: 1996-05-31

Abstract

(57)【要約】【目的】構成が簡単で、しかも複雑な曲線のパタ−ンで
も容易に生成することができる制御指令生成装置を提供
する。【構成】機器操作のための出発点から目標点までの所望
パタ−ンの制御指令を生成するものであって、複数の等
加減速パタ−ンのデ−タテ−ブル（２５ａ〜ｃ）および
上記各等加減速パタ−ンに対応した修正係数パタ−ンの
デ−タテ−ブル（２５ｄ〜ｆ）を有する第１の記憶手段
と、上記両デ−タテ−ブルからデ−タを時系列に読み出
し各等加減速パタ−ンのデ−タとその修正係数パタ−ン
のデ−タの積算および各積結果を加算しそれらの演算結
果を第３の記憶手段に一時的に格納するプログラムを格
納した第２の記憶手段（２５ｇ）と、該プログラムに従
って積算および加算の演算を行なう手段（２６）と、該
演算手段における演算結果を一時的に格納する上記第３
の記憶手段と、該第３の記憶手段に格納した演算結果を
読み出し出力する手段（２９）を備えている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は所望のパタ−ンで各種の
機器を制御操作する場合の制御指令生成装置に関するも
のである。

【０００２】

【従来の技術】サ−ボモ−タなどで各種ロボットを駆動
する場合の速度指令のパタ−ンは、三角形か図１１に示
すような台形のものが一般的である。これらのパタ−ン
は、等加速度運動（正、負の加速度）と等速運動の組合
せであるために、最大加速度や最高速度の設定、さらに
総移動時間の算出が容易である。しかし、速度パタ−ン
には、例えば図１１に時刻ｔ１〜ｔ４で示すところに、
加速度が一瞬にして変化する加速度の不連続点があるの
で、それらの不連続点でモ−タトルクに大きなピ−クを
生じる。このモ−タトルクのピ−クは機器などに大きな
衝撃を与え、強度が不十分であると残留振動を引き起こ
す。移動時間を短縮するために高速で駆動させ加速度を
大きくすれば、モ−タトルクのピ−クは大きくなり残留
振動が長引く結果となって、移動時間の短縮ができない
という矛盾に陥ることがある。

【０００３】そこで図１２の（ａ）あるいは（ｂ）に示
すように、加速度の不連続点を持たない滑らかな速度パ
タ−ンを用いることが提案されている。これらの速度パ
タ−ンはすべて曲線あるいは曲線と直線の組合せで、
（ａ）あるいは（ｂ）の速度ｖは時刻ｔに対してそれぞ
れ次式で示されるものである。

【０００４】

【数１】

【０００５】

【数２】

【０００６】尚、式１、式２において、Ｋは定数、Ｔは
速度パタ−ンが働く周期である。

【０００７】一般に、デジタル制御による速度パタ−ン
の生成は以下のようになっている。

【０００８】（１）デ−タテ−ブルを参照するもの。（２）曲線を関数として記述し、関数の計算により得る
もの。

【０００９】なお、上記（２）の速度パタ−ン生成を示
すものとして、神鋼電機技報第１２８号（１９９１、Ｖ
ｏｌ．３６，Ｎｏ．３）、ｐｐ１５〜２４に掲載の記
事『ＳＳ１０００シリ−ズＡＣサ−ボシステム』があ
る。

【００１０】

【発明が解決しようとする課題】上記従来の（１）の速
度パタ−ン生成装置は、いかなる形の曲線でも容易に得
られる利点があるが、多くの曲線デ−タを記憶し、か
つ、そのデ−タを高速で読出せるメモリを必要とする。
また、従来の（２）の速度パタ−ン生成装置は、従来の
（１）の速度パタ−ン生成装置で必要とするメモリは不
要であるが、曲線を時間や位置を変数とする関数で記述
できなくてはならず、さらに、時々刻々、機器駆動のた
めのデ−タを出力しながら次のデ−タを算出しなくては
いけないので、計算に時間が掛る複雑な関数には不向き
であった。

【００１１】以上の問題は、モ−タの速度制御に止まら
ず、所望のパタ−ンで各種の機器を制御操作する制御指
令生成装置について云えることである。

【００１２】それゆえ本発明の目的は、構成が簡単で、
しかも複雑な曲線のパタ−ンでも容易に生成することが
できる制御指令生成装置を提供することにある。

【００１３】

【課題を解決するための手段】上記目的を達成するた
め、機器操作のための出発点から目標点までの所望パタ
−ンの制御指令を生成するものにおいて、複数の等加減
速パタ−ンのデ−タテ−ブルおよび上記各等加減速パタ
−ンに対応した修正係数パタ−ンのデ−タテ−ブルを有
する第１の記憶手段と、上記両デ−タテ−ブルからデ−
タを時系列に読み出し各等加減速パタ−ンのデ−タとそ
の修正係数パタ−ンのデ−タの積算および各積算結果を
加算しそれらの演算結果を第３の記憶手段に一時的に格
納し上記演算手段による最終演算結果を出力するプログ
ラムを格納した第２の記憶手段と、該プログラムに従っ
て積算および加算の演算を行なう手段と、該演算手段に
おける演算結果を一時的に格納する上記第３の記憶手
段、および、上記最終演算結果を出力する手段を備えた
ことを特徴とする。

【００１４】

【作用】等加減速パタ−ンで値が時系列で変化しないも
のは、加減速度が零である等加減速パタ−ンとして考え
る。等加速あるいは等減速のパタ−ンで修正係数が１で
あれば、等加減速パタ−ンと修正係数パタ−ンの積算は
時系列に単純増加あるいは単純減少のパタ−ンである。
また修正係数が１を超えた値あるいは１未満であれば両
パタ−ンの積算は時系列に曲線を描かせることができ
る。また、修正係数が零であれば、当然のことながら積
算値は零である。従って、これらの積算値を時系列に求
め、加算すれば、任意のパタ−ンが得られることにな
る。

【００１５】デジタル処理においては、デ−タの読み出
し、積算および加算は容易なもので最も短時間のうちに
実行されてしまうものであるから、複雑なパタ−ンを求
める場合であっても処理時間は掛らず装置構成としても
簡単なもので済む。

【００１６】

【実施例】以下、本発明の装置を図に示した一実施例に
基ずいて詳細に説明する。図１において、１は電子部品
搭載機である。搭載機の中段位置を搬送コンベア２がプ
リント基板ＰＢを例えば左から搬入し右に搬出するが、
中央付近で一端停止する。テ−プフィ−ダ３や図示して
いないトレイフィ−ダあるいはパ−ツフィ−ダが装着さ
れており、プリント基板ＰＢに搭載する各種の電子部品
を保持している。４は吸着ヘッド５をリニアガイド６に
沿って左右（Ｘ軸方向）に駆動するボ−ルねじであり、
サ−ボモ−タ７で正逆回転されることによって吸着ヘッ
ド５が左右に移動することになる。吸着ヘッド５はサ−
ボモ−タ８を固定しており、下方に延びたボ−ルねじ９
で図示していないリニアガイドに沿って吸着ノズル１０
を上下（Ｚ軸方向）に駆動する。吸着ノズル１０は電磁
弁を介して減圧源に接続されている。ボ−ルねじ４およ
びリニアガイド６には載置した駆動架台（図示省略）の
図面に垂直の方向（Ｙ軸方向）での移動があるので、吸
着ノズル１０はテ−プフィ−ダ３のところで電子部品を
真空吸着し、プリント基板ＰＢ上に運び吸着を解除する
ことによって電子部品をプリント基板ＰＢの所望の位置
に搭載する。１１は電子部品搭載のために図示されてい
ない認識カメラで読み取ったプリント基板ＰＢの状況を
表示したり操作盤の各種キ−１２から入力される電子部
品搭載用のデ−タなどを表示するモニタ画面である。

【００１７】１９はサ−ボモ−タ７を正逆回転させる駆
動系である。駆動系１９は電子部品搭載機１のフロント
扉２０内に内装される制御部の一部であるが、説明の都
合からこの駆動系１９に限って引出して示している。フ
ロント扉２０内に内装された制御部は電子部品搭載機１
をデジタル処理で制御操作しており、駆動系１９はその
制御部における上位の制御指令部から端子２１に吸着ヘ
ッド５の移動距離、即ち、目標点位置指令が与えられ
る。吸着ヘッド５の現在地（出発地）デ−タはサ−ボモ
−タ７に設置されたエンコ−ダ２２の出力が位置検出装
置２３から戻されている。

【００１８】２４は本発明の特徴部となる位置制御装置
（制御指令生成装置）である。具体的構成は後述する。
位置制御装置２４は位置デ−タを受けて制御指令として
速度指令ｖ⁰を生成し、速度制御装置３１に向けて出力
する。この速度指令と先のエンコ−ダ２２の出力が速度
検出装置３２で変換された現速度との差が速度制御装置
３１に渡される。速度制御装置３１は電流指令ｉ⁰をサ
−ボアンプ３３に出力し、サ−ボアンプ３３は駆動電流
をサ−ボモ−タ７に供給し、サ−ボモ−タ７が回転す
る。その回転量はエンコ−ダ２２のパルス信号となっ
て、位置制御装置２４および速度制御装置３１のフィ−
ドバック制御情報となる。

【００１９】図２は本発明の特徴部である位置制御装置
（制御指令生成装置）２４の詳細構成を示している。図
２において、２５は複数のデ−タテ−ブル２５ａ〜２５
ｇがロ−ドされるＲＡＭ（ Random Access Memory ）
で、２５ａは速度の等加速パタ−ンｖ１のデ−タテ−ブ
ル、２５ｂは速度の等減速パタ−ンｖ２のデ−タテ−ブ
ル、２５ｃは等速（加減速度が零）パタ−ンｖ３のデ−
タテ−ブル、２５ｄは等加速パタ−ンｖ１に対応した修
正係数パタ−ンαのデ−タテ−ブル、２５ｅは等減速パ
タ−ンｖ２に対応した修正係数パタ−ンβのデ−タテ−
ブル、２５ｆは等速パタ−ンｖ３に対応した修正係数パ
タ−ンγのデ−タテ−ブルである。各デ−タテ−ブル２
５ａ〜２５ｆがそれぞれ複数ずつのデ−タテ−ブルを具
えているのは、電子部品のプリント基板ＰＢ上への搭載
位置によって吸着ヘッド５の出発地から目標地までの距
離が異なり、デ−タが時系列に構成されるので、その移
動距離に応じてデ−タテ−ブルを選択して使用できるよ
うにするためである。２５ｇは演算部（ＣＰＵ；Centra
l Processing Unit ）２６での演算結果を一時的に格納
するデ−タテ−ブル（ワ−クエリア）である。デ−タテ
−ブル２５ａ〜２５ｆはハ−ドディスク３０に記憶され
ている。

【００２０】ＲＡＭ２５上のデ−タは電子部品搭載機１
の主電源オフの度に消えてしまうから、デ−タテ−ブル
２５ａ〜２５ｆは電子部品搭載機１の主電源オンの度に
ハ−ドディスク３０からＲＡＭ２５に転送されて格納さ
れる。尚、使用者は図１のモニタ画面１１を用いて操作
盤の各種キ−１２でデ−タテ−ブル２５ａ〜２５ｆのデ
−タを任意に変更し、変更したデ−タについてはハ−ド
ディスク３０のデ−タも修正するようにしておくと良
い。

【００２１】２７は時計（ＣＬＯＣＫ）２８が出す基準
パルスに従ってデ−タテ−ブル２５ａ〜２５ｆの各デ−
タを時系列に読み出し演算部（ＣＰＵ）２６に渡して後
述する演算を行なわせ、また演算結果をデ−タテ−ブル
２５ｇに順次一時的に格納し、演算部（ＣＰＵ）２６で
の最終演算結果、即ち、サ−ボモ−タ７の速度指令ｖ⁰
を入出部（Ｉ／Ｏ）２９を介して速度制御装置３１に出
力するプログラムを格納したＲＯＭ（ Read Only Memor
y ）である。

【００２２】図３はサ−ボモ−タ７を駆動する速度パタ
−ンの一例とこの速度パタ−ンを制御指令として生成す
るデ−タテ−ブル２５ａ〜２５ｆの各デ−タの一例など
を示している。

【００２３】以下図３、図４に沿って、演算部（ＣＰ
Ｕ）２６での演算の流れを説明する。

【００２４】図３（ａ）は速度指令ｖ⁰の変化をパタ−
ンとして示している。時刻ｔ１でサ−ボモ−タ７の駆動
を緩やかに開始し、途中で加速度を時刻ｔ２まで高め、
以後時刻ｔ３までは等加速度で速度を次第に高めてい
る。時刻ｔ３を過ぎると加速度を落し時刻ｔ４で最高速
度を持ち、以後は減速度を高め時刻ｔ５〜ｔ６の期間中
を等減速度で速度を落す。時刻ｔ６以降は僅かに減速度
を高めて急減速せしめてからゆっくり停止させるという
実線で描いたパタ−ンで、このような場合には、図３
（ｂ）に示すように速度変化（ｄｖ／ｄｔ）は極端に変
わらないので、駆動系は安定した動きになる。

【００２５】さて、以上の速度パタ−ンのためにＲＡＭ
２５のデ−タテ−ブル２５ａ、２５ｂにそれぞれ図３
（ａ）に点線で示す速度の等加速パタ−ンｖ１のデ−タ
と速度の等減速パタ−ンｖ２のデ−タが格納されてい
る。また、ＲＡＭ２５のデ−タテ−ブル２５ｄ、２５ｅ
にはそれぞれ図３（ｃ）および（ｄ）に示すように等加
減速パタ−ンｖ１、ｖ２のデ−タに対応する修正係数パ
タ−ンのデ−タがある。

【００２６】上位の制御部からサ−ボモ−タ７駆動の指
令が入ると、ＲＯＭ２７はステップ（以下Ｓ．と略記）
１で先ずその指令の移動距離から所要時間ｔｐ（距離と
時間の関係は設計段階でＲＡＭ２５の図示していないデ
−タテ−ブルにセット済み）を得て、所要時間ｔｐに対
応するデ−タテ−ブルを選択し（Ｓ．２）し、演算部
（ＣＰＵ）２６に時計（ＣＬＯＣＫ）２８が出す基準パ
ルスに従って現時刻を割り出させその時刻に対応する速
度デ−タおよび修正係数デ−タを順次読み出し、演算部
（ＣＰＵ）２６に渡して式３に示す積算および加（和）
算の演算を実行させる（Ｓ．３〜Ｓ．７）。尚、時計
（ＣＬＯＣＫ）２８が出す基準パルスより現時刻を割り
出すためには、パルスカウンタを位置制御装置（制御指
令生成装置）２４内に設けて、演算部（ＣＰＵ）２６の
処理量を低減してもよい。

【００２７】

【数３】

【００２８】この場合、各積算結果（α×ｖ１、β×ｖ
２）はデ−タテ−ブル２５ｇに順次一時的に格納（Ｓ．
４、Ｓ．６）し、演算部（ＣＰＵ）２６での最終演算結
果、即ち、サ−ボモ−タ７の速度指令ｖ⁰は時々刻々入
出部（Ｉ／Ｏ）２９を介して速度制御装置３１に出力
（Ｓ．８）する。そして、Ｓ．９で現時刻ｔｎが所要時
間ｔｐになっているか否かを判断して、否であれば時刻
を１パルス分進めてＳ．３にもどる。以降Ｓ．９までの
工程を繰返し、時刻ｔｎがｔｐ（図３の時刻ｔ７）にな
ったら、駆動のための指令生成を終了する。

【００２９】速度変化率ｄｖ／ｄｔが不変あれば、速度
は図３（ａ）に示すように等加速あるいは等減速とな
り、そこに０→１および１→０の変化をするような係数
を乗ずることによって速度変化は図３（ａ）に実線で示
す修正を受けるようになる。

【００３０】演算部（ＣＰＵ）２６にとって積和演算は
責務としては再短時間で実行される簡単なものであるか
ら図４の処理フロ−は容易に遂行され、しかも、修正係
数次第で任意所望のパタ−ンを持つ制御指令を生成する
ことができる。

【００３１】図３（ａ）の速度制御指令ｖ⁰のパタ−ン
で時刻ｔ１〜ｔ７の時間は任意に示しているが、実際に
は、前述したように、吸着ヘッド５の移動距離によっ
て、パタ−ンが決まるから、ＲＡＭ２５には複数のデ−
タテ−ブルを容易しておいて、移動距離に応じた各デ−
タテ−ブルを選択して使用すれば、複雑な演算は回避
し、ＲＡＭ２５の格納デ−タ量も少なくて済む。

【００３２】次に、更にメモリ量を低減できる実施例に
ついて説明する。この実施例は、図２に示されている複
数の等加減速パタ−ンのデ−タテ−ブル２５ａ〜２５ｃ
を用いずに、時計（ＣＬＯＣＫ）２８が出す基準パルス
を利用して演算部（ＣＰＵ）２６で等加減速パタ−ンを
生成するものである。

【００３３】以下、具体例を図５、図６に従って説明す
る。図５において、２５ｈは図３に示した各等加減速パ
タ−ン、即ち、前記式３の速度関数ｖ１、ｖ２などの複
数の等加減速パタ−ンを生成するための加減速度ａ１〜
ａ３などのデ−タテ−ブルである。

【００３４】例えば、前記式３の速度関数ｖ１、ｖ２は
次式でそれぞれ表わされる。

【００３５】

【数４】

【００３６】

【数５】

【００３７】尚、式５において、減速度ａ２は負の符号
を持つものとする。

【００３８】式４、式５の速度関数ｖ１、ｖ２は図６の
ように表わされるが、図４のＳ．１で指令の移動距離か
ら所要時間ｔｐが求まると、式５においてｔ＝ｔｐの時
にｖ２＝０であるから、ｖ₀２＝ａ２×ｔｐとなり、ま
た、ｔ＝０でｖ１＝０であるので、ｖ₀１＝０となり、
これらを式３に代入すると式６または式７となり、図３
に示した速度指令ｖ⁰が同様に得られる。即ち、時計
（ＣＬＯＣＫ）２８が出す基準パルスを利用して演算部
（ＣＰＵ）２６で等加減速パタ−ンを生成して速度指令
ｖ⁰を求め、制御に利用している。

【００３９】

【数６】

【００４０】

【数７】

【００４１】図５の実施例では、加減速度ａ１〜ａ３な
どは定数であるから、図２のデ−タテ−ブル２５ａ〜２
５ｃのように時々刻々の加減速度パタ−ンデ−タを格納
した場合に比較して、記憶容量を大幅に低減できる。

【００４２】式４〜式７は式８を基準式として、加減速
度ａｎ、時刻ｔ、速度初期値ｖ₀ｎを任意に設定すれ
ば、修正係数パタ−ンαなどとの組合せで希望の速度関
数ｖｎを生成することができる。尚、基準式式８におい
て、加減速度ａｎ＞０で加速パタ−ン、ａｎ＜０で減速
パタ−ン、そして、ａｎ＝０の場合に等速パタ−ンとな
る。

【００４３】

【数８】

【００４４】以上、サ−ボモ−タ７の駆動について例を
取って説明したが、この他にも、駆動系は数多くあり、
任意に適用して制御指令を生成することができる。

【００４５】次に、従来技術によれば複雑な演算である
ため時間が掛り実機に不向きであったパタ−ンでも本発
明によれば積和演算で容易簡単に得られることについて
説明する。図７（ａ）に示す速度指令ｖ⁰１は一次遅れ
特性を持つものであるが、これは、等加速度パタ−ンの
速度デ−タｖ１と等速度パタ−ンの速度デ−タｖ２を用
い、式９によって近似パタ−ンを生成することができ
る。

【００４６】

【数９】

【００４７】上記式９で修正係数α、βを入れ替えた下
記する式１０を利用すると、速度指令は図５（ａ）に示
す速度指令ｖ⁰２となって、図２や図５のＲＡＭ２５は
複数の速度指令ｖ⁰のために共通のデ−タテ−ブルを利
用でき、もって、格納デ−タ量が少なくて済むことが理
解されよう。

【００４８】

【数１０】

【００４９】次に、速度指令ｖ⁰を調整して起動時に発
生するモ−タトルクピ−クを抑えることについて説明す
る。図８（ａ）において、直線ｖ１は等加速度パタ−ン
の速度デ−タである。図８（ｂ）に示すように、複数の
修正係数α１〜α３がＲＡＭ２５のデ−タテ−ブルに用
意される。

【００５０】下記の式１１の修正係数αｎについて修正
係数α１〜α３から選んで用いると、速度指令ｖ⁰ｎは
図８（ａ）におけるｖ⁰１〜ｖ⁰３のように異なった立上
りカ−ブを持つようになって、少ないＲＡＭデ−タの中
から修正係数を選択するだけで希望のパタ−ンの速度指
令ｖ⁰ｎを容易に得ることができる。

【００５１】

【数１１】

【００５２】また、制御指令はモ−タの速度指令のみに
限定されるものでなく、出発地（値）から目標地（値）
までが指令で制御されるものであれば如何なる機器であ
っても適用できる。

【００５３】そこで、本発明制御指令生成装置により生
成される指令パタ−ンのさらに異なる他の一例を図９に
示す実施例によって説明する。図９（ａ）は任意の検出
器で得た出発地（現在地）と目標地との偏差εに基ずい
て比例制御で指令値ｓが生成される例を示している。図
９（ａ）に示した指令値ｓは下式で表わされる。

【００５４】

【数１２】ｓ＝Ｋ・ε 尚、式１２でＫは指令値ｓの曲線の傾きである。この指
令値ｓを時間軸で書き改めると式１３となる。

【００５５】

【数１３】

【００５６】式１３は指数関数であり、位置偏差に対し
て比例制御を行なう指令パタ−ンを発するようにすれ
ば、時間軸でみると指数関数の指令パタ−ンが得られ
る。

【００５７】比例制御は単純な積演算であり、変数と制
御次第で複雑な関数の指令パタ−ンが容易に得られるこ
とが理解されよう。

【００５８】図１〜図６の実施例では時計（ＣＬＯＣ
Ｋ）２８の基準パルスに基ずいて全ての修正係数のデ−
タ読み出しを行なっているが、修正係数零のデ−タがデ
−タテ−ブルに長時間に渡って並ぶものでは無駄が多い
から、ＲＯＭ２７に格納される処理フロ−を工夫して、
等加減速パタ−ンのデ−タテ−ブルは等加減速パタ−ン
が機能される時間帯についての修正係数の正数デ−タが
格納されたテ−ブルとして、基準パルス数のカウントし
てその時刻になったら、予め設定した修正係数のデ−タ
テ−ブルを読み出し始めたり読み出しを止めたりするよ
うにして、デ−タテ−ブルの小型化を図ると良い。

【００５９】その具体的な処理フロ−の例を図３（ａ）
に示す速度指令ｖ⁰の生成に例えて図１０に示した。図
１０の各ステップ（Ｓ．）で、図４に示したものと同等
あるいは相当のステップには同じ引用符号を付けてい
る。図１０の処理フロ−で図４の処理フロ−と異なると
ころは、Ｓ．３、Ｓ．５がそれぞれＳ．３ａ〜Ｓ．３
ｄ、Ｓ．５ａ〜Ｓ．５ｄに分けられていることにある。

【００６０】それによって、Ｓ．３ａ、Ｓ．５ａで現時
刻ｔｎを確認しながら該当する時刻、即ち、ｔ１≦ｔｎ
≦ｔ５、ｔ３≦ｔｎ≦ｔ７において修正係数αやβのデ
−タを読み出し（Ｓ．３ｂ、Ｓ．５ｂ）、それ以外の時
刻ではＳ．３ｂ、Ｓ．５ｂで修正係数α＝０やβ＝０な
どとして、Ｓ．３ｄ、Ｓ．５ｄに移って積算を実施す
る。

【００６１】従って修正係数のデ−タテ−ブルとしては
正数の領域分だけで充分となり、記憶量を大幅に削減で
きる。

【００６２】なお、ＲＡＭのデ−タテ−ブルを時間軸に
沿ったものとしたが、進行を時刻から任意のものに変換
して遂行できるものなら、適宜変更して差し支えない。

【００６３】

【発明の効果】以上説明したように本発明によれば、構
成が簡単で、しかも複雑な曲線のパタ−ンでも容易に生
成することができる制御指令生成装置を得ることができ
る。

【図面の簡単な説明】

【図１】本発明の制御指令生成装置が組み込まれた電子
部品搭載機を示す図である。

【図２】図１の電子部品搭載機に組み込まれた本発明の
制御指令生成装置の一実施例を示す図である。

【図３】図２の制御指令生成装置により速度指令パタ−
ンが生成される状況を説明する図である。

【図４】図３に示した速度指令パタ−ンを生成する図２
の制御指令生成装置における処理フロ−を示す図であ
る。

【図５】図１の電子部品搭載機に組み込まれる本発明の
制御指令生成装置の他の実施例を示す図である。

【図６】図５の制御指令生成装置により速度指令パタ−
ンが生成される状況を説明する図である。

【図７】本発明の制御指令生成装置により生成される速
度指令パタ−ンの他の実施例を説明する図である。

【図８】本発明の制御指令生成装置により生成される速
度指令パタ−ンのさらに他の実施例を説明する図であ
る。

【図９】本発明の制御指令生成装置により生成される指
令パタ−ンのさらに異なる他の実施例を説明する図であ
る。

【図１０】図４に示した処理フロ−の他の実施例を示す
図である。

【図１１】従来技術におけるサ−ボモ−タ等の速度指令
パタ−ンの一例を示す図である。

【図１２】従来技術におけるサ−ボモ−タ等の速度指令
パタ−ンの他の例を示す図である。

【符号の説明】ＰＢ…プリント基板、１…電子部品搭載機、２…搬送コ
ンベア、３…テ−プフィ−ダ、４、９…ボ−ルねじ、５
…吸着ヘッド、６…リニアガイド、７、８…サ−ボモ−
タ、１０…吸着ノズル、１１…モニタ画面、１２…操作
盤の各種キ−、１９…駆動系、２１…端子、２２…エン
コ−ダ、２３…位置検出装置、２４…位置制御装置、２
５…ＲＡＭ、２５ａ〜２５ｈ…デ−タテ−ブル、２６…
演算部（ＣＰＵ）、２７…ＲＯＭ、２８…時計（ＣＬＯ
ＣＫ）、２９…入出部（Ｉ／Ｏ）３０…ハ−ドディス
ク、３１…速度制御装置、３２…速度検出装置、３３…
サ−ボアンプ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｇ０５Ｄ 3/12 ３０６ＲＧ (72)発明者松野浩之茨城県竜ヶ崎市向陽台５丁目２番日立テクノエンジニアリング株式会社開発研究所内 (72)発明者薮野光平茨城県竜ヶ崎市向陽台５丁目２番日立テクノエンジニアリング株式会社開発研究所内

Claims

【特許請求の範囲】

【請求項１】機器操作のための出発点から目標点までの
所望パタ−ンの制御指令を生成するものにおいて、複数の等加減速パタ−ンのデ−タテ−ブルおよび上記各
等加減速パタ−ンに対応した修正係数パタ−ンのデ−タ
テ−ブルを有する第１の記憶手段と、上記両デ−タテ−
ブルからデ−タを時系列に読み出し各等加減速パタ−ン
のデ−タとその修正係数パタ−ンのデ−タの積算および
各積算結果を加算しそれらの演算結果を第３の記憶手段
に一時的に格納し上記演算手段による最終演算結果を出
力するプログラムを格納した第２の記憶手段と、該プロ
グラムに従って積算および加算の演算を行なう手段と、
該演算手段における演算結果を一時的に格納する上記第
３の記憶手段、および、上記最終演算結果を出力する手
段を備えたことを特徴とする制御指令生成装置。
【請求項２】上記請求項１記載の制御指令生成装置にお
いて、上記第３の記憶手段は上記演算手段による最終演
算結果も一時的に格納し得ることを特徴とする制御指令
生成装置。
【請求項３】上記請求項１記載の制御指令生成装置にお
いて、上記複数の等加減速パタ−ンの内の一つは加減速
度が零のものであることを特徴とする制御指令生成装
置。
【請求項４】上記請求項１記載の制御指令生成装置にお
いて、上記第２の記憶手段は上記第１の記憶手段に格納
された複数の等加減速パタ−ンのデ−タテ−ブルと修正
係数パタ−ンのデ−タテ−ブルを対応づけて時系列にデ
−タの読み出しを行なうプログラムを具えていることを
特徴とする制御指令生成装置。
【請求項５】上記請求項１記載の制御指令生成装置にお
いて、上記第１の記憶手段は各等加減速パタ−ンに対応
した修正係数パタ−ンのデ−タテ−ブルは各等加減速パ
タ−ンが機能される時間帯に相当する量のデ−タを備え
たものであることを特徴とする制御指令生成装置。
【請求項６】機器操作のための出発点から目標点までの
所望パタ−ンの制御指令を生成するものにおいて、複数の等加減速パタ−ンについての速度関数用等加減速
度のデ−タテ−ブルおよび上記各等加減速パタ−ンに対
応した修正係数パタ−ンのデ−タテ−ブルを有する第１
の記憶手段と、上記両デ−タテ−ブルからデ−タを時系
列に読み出し各等加減速パタ−ンの等加減速度デ−タと
その修正係数パタ−ンのデ−タの積算および各積算結果
を加算しそれらの演算結果を第３の記憶手段に一時的に
格納し上記演算手段による最終演算結果を出力するプロ
グラムを格納した第２の記憶手段と、該プログラムに従
って積算および加算の演算を行なう手段と、該演算手段
における演算結果を一時的に格納する上記第３の記憶手
段、および、上記最終演算結果を出力する手段を備えた
ことを特徴とする制御指令生成装置。