JPH08125402A - 高周波スイッチ - Google Patents
高周波スイッチInfo
- Publication number
- JPH08125402A JPH08125402A JP26048094A JP26048094A JPH08125402A JP H08125402 A JPH08125402 A JP H08125402A JP 26048094 A JP26048094 A JP 26048094A JP 26048094 A JP26048094 A JP 26048094A JP H08125402 A JPH08125402 A JP H08125402A
- Authority
- JP
- Japan
- Prior art keywords
- high frequency
- frequency switch
- line
- switch
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】マイクロ波帯以上で使用する高周波スイッチの
オフ時の信号漏洩量を減少させる。 【構成】高周波スイッチＴＲ１〜ＴＲ３の入出力端子部
にバイパス回路を設ける。バイパス回路は結合線路１お
よび電気的に減衰量が変化するＴＲ４を設けている。ま
た、主線路とバイパス線路は電気長が、使用する周波数
の２分の１波長、差があるように設定される。スイッチ
オフ時にバイパス線路の減衰器によりバイパス線路を通
過する信号量を主信号からのリーク量と等しくすること
により、両者が打ち消し合うようにする。
オフ時の信号漏洩量を減少させる。 【構成】高周波スイッチＴＲ１〜ＴＲ３の入出力端子部
にバイパス回路を設ける。バイパス回路は結合線路１お
よび電気的に減衰量が変化するＴＲ４を設けている。ま
た、主線路とバイパス線路は電気長が、使用する周波数
の２分の１波長、差があるように設定される。スイッチ
オフ時にバイパス線路の減衰器によりバイパス線路を通
過する信号量を主信号からのリーク量と等しくすること
により、両者が打ち消し合うようにする。
Description
【０００１】
【産業上の利用分野】本発明は高周波信号を電気的に断
続するスイッチに関し、特にマイクロ波からミリ波の領
域で動作する高周波スイッチに関する。
続するスイッチに関し、特にマイクロ波からミリ波の領
域で動作する高周波スイッチに関する。
【０００２】
【従来の技術】現在、同一周波数を用いて送信、受信を
高速で切り換えながら伝送する時分割複信方式（以下Ｔ
ＤＤ方式）が電波の有効利用を図るために注目されてい
る。このためには、電気的に高速で高周波を切り換える
ことのできる高周波スイッチが必要となる。従来より約
２．４ＧＨｚ以下の周波数ではこのような目的のために
ＧａＡｓ ＦＥＴを用いた高周波スイッチが用いられて
いる。
高速で切り換えながら伝送する時分割複信方式（以下Ｔ
ＤＤ方式）が電波の有効利用を図るために注目されてい
る。このためには、電気的に高速で高周波を切り換える
ことのできる高周波スイッチが必要となる。従来より約
２．４ＧＨｚ以下の周波数ではこのような目的のために
ＧａＡｓ ＦＥＴを用いた高周波スイッチが用いられて
いる。
【０００３】ＧａＡｓ ＦＥＴを使用したスイッチの例
のとしてはヒューレットパッカード社のデータブック
（１９９３．Ｏｃｔ ８−１１〜８−１４）やテキサス
インスツルメント社のカタログ（Ｄ３８３０．ＡＰＲ
ＩＬ １９９１ ＴＧＳ８７０５−ＳＣＣ）にみられ
る。
のとしてはヒューレットパッカード社のデータブック
（１９９３．Ｏｃｔ ８−１１〜８−１４）やテキサス
インスツルメント社のカタログ（Ｄ３８３０．ＡＰＲ
ＩＬ １９９１ ＴＧＳ８７０５−ＳＣＣ）にみられ
る。
【０００４】図４は、このような従来のＦＥＴを用いた
高周波スイッチの回路図を示す。本スイッチはＴＲ１〜
ＴＲ３の３つのＦＥＴトランジスタから構成され、Ｖ１
端子にＴＲ１，ＴＲ２がピンチオフする電圧，Ｖ２端子
にＴＲ３がオンする電圧を印加することにより入力端子
２と出力端子３の間は高周波信号がほとんど通過できな
くなり、スイッチはオフ状態となる。一方、Ｖ１端子に
ＴＲ１，ＴＲ２をオンする電圧，Ｖ２端子にＴＲ３がピ
ンチオフする電圧を印加することにより信号は通過しや
すくなりスイッチはオン状態となる。
高周波スイッチの回路図を示す。本スイッチはＴＲ１〜
ＴＲ３の３つのＦＥＴトランジスタから構成され、Ｖ１
端子にＴＲ１，ＴＲ２がピンチオフする電圧，Ｖ２端子
にＴＲ３がオンする電圧を印加することにより入力端子
２と出力端子３の間は高周波信号がほとんど通過できな
くなり、スイッチはオフ状態となる。一方、Ｖ１端子に
ＴＲ１，ＴＲ２をオンする電圧，Ｖ２端子にＴＲ３がピ
ンチオフする電圧を印加することにより信号は通過しや
すくなりスイッチはオン状態となる。
【０００５】しかし、本図において、入力信号が約２．
４ＧＨｚより周波数が高くなるとＦＥＴの電極間の浮遊
容量により、必要なオフ時のアイソレーションが劣化す
ることとなる。このアイソレーションを改善するために
ＦＥＴ自身の物理的寸法の小さいものを使うとアイソレ
ーションが良くなるがオン抵抗が増加しオン時の通過損
失が大きくなるなどの問題を有している。このため、現
在マイクロ波帯やミリ波の高周波信号におけるＴＤＤ方
式の高周波スイッチはＰＩＮダイオードを使用したもの
が一般的であるが、ＰＩＮダイオードの駆動電流が必要
となるため消費電力が多くなり低消費電力化の用途には
適用できない問題を有している。また、ＰＩＮダイオー
ドではマイクロ波やミリ波で使用されるモノリシックＧ
ａＡｓＩＣに集積できるようＧａＡｓ ＦＥＴのプロセ
スで実現できないため、量産性の面で問題となってい
た。
４ＧＨｚより周波数が高くなるとＦＥＴの電極間の浮遊
容量により、必要なオフ時のアイソレーションが劣化す
ることとなる。このアイソレーションを改善するために
ＦＥＴ自身の物理的寸法の小さいものを使うとアイソレ
ーションが良くなるがオン抵抗が増加しオン時の通過損
失が大きくなるなどの問題を有している。このため、現
在マイクロ波帯やミリ波の高周波信号におけるＴＤＤ方
式の高周波スイッチはＰＩＮダイオードを使用したもの
が一般的であるが、ＰＩＮダイオードの駆動電流が必要
となるため消費電力が多くなり低消費電力化の用途には
適用できない問題を有している。また、ＰＩＮダイオー
ドではマイクロ波やミリ波で使用されるモノリシックＧ
ａＡｓＩＣに集積できるようＧａＡｓ ＦＥＴのプロセ
スで実現できないため、量産性の面で問題となってい
た。
【０００６】また、以上の方法以外としては特開平１−
１７４０１８号公報「送受信器の送受回り込み除去回
路」の発明にみられるように高周波を逆相でリークさせ
ることによってアイソレーションを高める方法もある
が、高周波スイッチに対しては適用されていない。
１７４０１８号公報「送受信器の送受回り込み除去回
路」の発明にみられるように高周波を逆相でリークさせ
ることによってアイソレーションを高める方法もある
が、高周波スイッチに対しては適用されていない。
【０００７】
【発明が解決しようとする課題】以上説明したようにこ
のＴＤＤ方式用高周波スイッチはマイクロ波帯以上の高
い周波数にて、スイッチ素子にＦＥＴを使用した場合に
は電極間の浮遊容量により信号が漏洩する量が増加する
問題を有していた。また、浮遊容量を小さくしようと、
電極間を遠ざけたり、素子の大きさを全体的に小さくし
たりするとＦＥＴのオン抵抗が増加しオン時の通過損失
が増加する問題点があった。
のＴＤＤ方式用高周波スイッチはマイクロ波帯以上の高
い周波数にて、スイッチ素子にＦＥＴを使用した場合に
は電極間の浮遊容量により信号が漏洩する量が増加する
問題を有していた。また、浮遊容量を小さくしようと、
電極間を遠ざけたり、素子の大きさを全体的に小さくし
たりするとＦＥＴのオン抵抗が増加しオン時の通過損失
が増加する問題点があった。
【０００８】
【課題を解決するための手段】本発明の高周波スイッチ
は信号の入力部分から主信号が通過する線路とは別に分
岐した線路を設けこの線路は主信号が通過する線路をバ
イパスするように出力部分に接続される。このバイパス
線路の長さは分岐した点から比べて主信号線路とバイパ
ス線路の電気長の差が使用する周波数の２分の１波長に
等しい長さにする。またバイパス線路には信号を減衰さ
せるための結合線路および電気的に減衰量を変化させら
れる半導体を用いた減衰器を有している。
は信号の入力部分から主信号が通過する線路とは別に分
岐した線路を設けこの線路は主信号が通過する線路をバ
イパスするように出力部分に接続される。このバイパス
線路の長さは分岐した点から比べて主信号線路とバイパ
ス線路の電気長の差が使用する周波数の２分の１波長に
等しい長さにする。またバイパス線路には信号を減衰さ
せるための結合線路および電気的に減衰量を変化させら
れる半導体を用いた減衰器を有している。
【０００９】
【実施例】次に本発明を図を用いて説明する。図１は本
発明の実施例を示す回路図である。ＴＲ１〜ＴＲ３のＦ
ＥＴトランジスタをＴ型に配置した従来のＦＥＴスイッ
チにＴＲ４を用いたバイパス回路を設けている。ここで
バイパス回路はＦＥＴスイッチオフ時にＦＥＴ素子の浮
遊容量または寄生容量によって主信号線路に漏れる高周
波信号とバイパス回路側の位相が反転し、振幅が等しい
信号との合成することにより漏れ信号を相殺する働きを
有している。またバイパス回路の途中にある結合線路１
は主信号に影響を与えないように弱い結合を与えるため
のものである。図２は図１の高周波スイッチ回路を誘電
体基板４上に実装した場合の斜視図である。本図におい
て、入力線路２より入力された高周波信号は、分岐点１
２を通った後ストリップライン１３を通してＦＥＴスイ
ッチ回路用ＩＣ１０に入力される。
発明の実施例を示す回路図である。ＴＲ１〜ＴＲ３のＦ
ＥＴトランジスタをＴ型に配置した従来のＦＥＴスイッ
チにＴＲ４を用いたバイパス回路を設けている。ここで
バイパス回路はＦＥＴスイッチオフ時にＦＥＴ素子の浮
遊容量または寄生容量によって主信号線路に漏れる高周
波信号とバイパス回路側の位相が反転し、振幅が等しい
信号との合成することにより漏れ信号を相殺する働きを
有している。またバイパス回路の途中にある結合線路１
は主信号に影響を与えないように弱い結合を与えるため
のものである。図２は図１の高周波スイッチ回路を誘電
体基板４上に実装した場合の斜視図である。本図におい
て、入力線路２より入力された高周波信号は、分岐点１
２を通った後ストリップライン１３を通してＦＥＴスイ
ッチ回路用ＩＣ１０に入力される。
【００１０】ＩＣ１０は、図４に記載された高周波スイ
ッチ回路がＩＣ化されたものであるが、ディスクリート
回路で構成しても良いのは当然である。
ッチ回路がＩＣ化されたものであるが、ディスクリート
回路で構成しても良いのは当然である。
【００１１】入力線路２は、分岐点１２よりＩＣ１０に
入力されると共に結合線路１にもストリップライン５を
通して入力される。結合線路１を通った信号は、ＦＥＴ
トランジスタ（ＴＲ４）９に入力され、その出力信号
は、結合点１５にてＩＣ１０の出力線路１４と合成され
た後、出力線路３に出力される。また、ＩＣ１０には、
ＴＲ１とＴＲ２を駆動するためのゲート電圧制御入力端
子Ｖ1 とＴＲ３を駆動するためのゲート電圧制御入力端
子Ｖ2 が接続されている。一方、ＴＲ４には、ゲート電
圧制御入力端子Ｖ3 が接続されている。
入力されると共に結合線路１にもストリップライン５を
通して入力される。結合線路１を通った信号は、ＦＥＴ
トランジスタ（ＴＲ４）９に入力され、その出力信号
は、結合点１５にてＩＣ１０の出力線路１４と合成され
た後、出力線路３に出力される。また、ＩＣ１０には、
ＴＲ１とＴＲ２を駆動するためのゲート電圧制御入力端
子Ｖ1 とＴＲ３を駆動するためのゲート電圧制御入力端
子Ｖ2 が接続されている。一方、ＴＲ４には、ゲート電
圧制御入力端子Ｖ3 が接続されている。
【００１２】いま、線路１３，ＩＣ１０内線路長，線路
１４は主信号線を構成し、これらの線路長を合成した長
さをｌ0 とする。
１４は主信号線を構成し、これらの線路長を合成した長
さをｌ0 とする。
【００１３】この線路長ｌ0 による位相偏位は、バイパ
ス回路の線路長による位相偏位に対して、逆相となるよ
う選ばれる。そのため、例えば、分岐点１２の位置をわ
ずかにずらすことにより容易に位相調整ができる。主信
号線との分岐点１２からバイパス回路の結合線路１の開
放端ｌ1 までの長さは使用周波数の２分の１波長の整数
倍になるように選ぶ。また、結合線路１のもう片方から
分岐点までの長さｌ2も同様に２分の１波長の整数倍に
なるように選ぶ。このようにすることで主線路に与える
影響を最少にすることができる。また、結合線路１は図
２のごとく先端開放のマイクロストリップラインを２本
近接させることで簡単に実現することができる。
ス回路の線路長による位相偏位に対して、逆相となるよ
う選ばれる。そのため、例えば、分岐点１２の位置をわ
ずかにずらすことにより容易に位相調整ができる。主信
号線との分岐点１２からバイパス回路の結合線路１の開
放端ｌ1 までの長さは使用周波数の２分の１波長の整数
倍になるように選ぶ。また、結合線路１のもう片方から
分岐点までの長さｌ2も同様に２分の１波長の整数倍に
なるように選ぶ。このようにすることで主線路に与える
影響を最少にすることができる。また、結合線路１は図
２のごとく先端開放のマイクロストリップラインを２本
近接させることで簡単に実現することができる。
【００１４】次に本発明を図を用いて説明する。図１は
本発明の実施例を示す回路図である。ＦＥＴトランジス
タＴＲ１〜ＴＲ３を配置したＦＥＴスイッチにＴＲ４の
バイパス回路を設けている。バイパス回路の働きはＦＥ
Ｔスイッチオフ時にＦＥＴ素子の浮遊容量または寄生容
量によって漏れて来る高周波信号をバイパス回路により
位相が反転し振幅が等しい信号を合成することで相殺す
ることにある。バイパス回路の途中にある結合線路１は
主信号に影響を与えないように弱い結合を与えるものと
する。また主信号線との分岐点から開放線までの長さは
使用周波数の４分の１波長の奇数倍になるように選ぶ。
また、結合線路のもう片方から分岐点までの長さも同様
に４分の１波長の奇数倍になるように選ぶ。このように
することで主線路に与える影響を少なくし、リーク量を
減らすことができる。結合線路は、先端開放のマイクロ
ストリップラインを２本近接させることで簡単に構成し
うる。
本発明の実施例を示す回路図である。ＦＥＴトランジス
タＴＲ１〜ＴＲ３を配置したＦＥＴスイッチにＴＲ４の
バイパス回路を設けている。バイパス回路の働きはＦＥ
Ｔスイッチオフ時にＦＥＴ素子の浮遊容量または寄生容
量によって漏れて来る高周波信号をバイパス回路により
位相が反転し振幅が等しい信号を合成することで相殺す
ることにある。バイパス回路の途中にある結合線路１は
主信号に影響を与えないように弱い結合を与えるものと
する。また主信号線との分岐点から開放線までの長さは
使用周波数の４分の１波長の奇数倍になるように選ぶ。
また、結合線路のもう片方から分岐点までの長さも同様
に４分の１波長の奇数倍になるように選ぶ。このように
することで主線路に与える影響を少なくし、リーク量を
減らすことができる。結合線路は、先端開放のマイクロ
ストリップラインを２本近接させることで簡単に構成し
うる。
【００１５】また、バイパス線路途中に設けられたトラ
ンジスタＴＲ４は電気的に減衰量が可変する減衰器とし
て動作している。この減衰量の設定については、主線路
のスイッチ回路１０がオフ時の場合にリーク量を最小と
するような減衰量を与える制御電圧に決められる。即
ち、この減衰量は、主線路のリーク信号と逆相かつ同レ
ベルの信号とすれば良い。このようにして、スイッチオ
フの信号に同期して駆動される。一方、スイッチオン時
には主信号に影響を与えないように最大の減衰量となる
ようにスイッチオフ信号に同期して駆動される。図３
は、以上説明したＴＲ１〜ＴＲ４を駆動する制御電圧信
号Ｖ1 〜Ｖ3 の時間的関係を示したものである。
ンジスタＴＲ４は電気的に減衰量が可変する減衰器とし
て動作している。この減衰量の設定については、主線路
のスイッチ回路１０がオフ時の場合にリーク量を最小と
するような減衰量を与える制御電圧に決められる。即
ち、この減衰量は、主線路のリーク信号と逆相かつ同レ
ベルの信号とすれば良い。このようにして、スイッチオ
フの信号に同期して駆動される。一方、スイッチオン時
には主信号に影響を与えないように最大の減衰量となる
ようにスイッチオフ信号に同期して駆動される。図３
は、以上説明したＴＲ１〜ＴＲ４を駆動する制御電圧信
号Ｖ1 〜Ｖ3 の時間的関係を示したものである。
【００１６】本図において、ｔ1 〜ｔ2 ，ｔ3 〜ｔ4 間
においてはＶ1 は、ＴＲ１，ＴＲ２のゲートにハイレベ
ルの電圧ＶH を駆動することにより両トランジスタはＯ
Ｎ状態とする。同時にＶ2 には、ロウレベルの電圧ＶL
を印加することによりＴＲ３をカットオフ状態としてい
る。
においてはＶ1 は、ＴＲ１，ＴＲ２のゲートにハイレベ
ルの電圧ＶH を駆動することにより両トランジスタはＯ
Ｎ状態とする。同時にＶ2 には、ロウレベルの電圧ＶL
を印加することによりＴＲ３をカットオフ状態としてい
る。
【００１７】また、同時間においてＶ3 は、ＴＲ４に駆
動する電圧を表わし、ロウレベルの電圧ＶL が印加さ
れ、トランジスタＴＲ４がカットオフ状態としている。
動する電圧を表わし、ロウレベルの電圧ＶL が印加さ
れ、トランジスタＴＲ４がカットオフ状態としている。
【００１８】以上の制御電圧Ｖ1 〜Ｖ3 が印加されるこ
とにより、本高周波スイッチはＯＮ状態となっている。
とにより、本高周波スイッチはＯＮ状態となっている。
【００１９】一方、ｔ2 〜ｔ3 間においてはＶ1 はロウ
レベルの電圧ＶL が印加されることによりカットオフさ
れ、同時にＶ2 にはハイレベルの電圧ＶH が印加され
る。また、Ｖ3 には主線路のリーク信号と同一のレベル
をバイパス線路に与える減衰量を有するように制御電圧
ＶC をトランジスタＴＲ４に印加している。以上の制御
電圧Ｖ1 〜Ｖ3 を印加することにより本高周波スイッチ
をＯＦＦ状態とすることになる。
レベルの電圧ＶL が印加されることによりカットオフさ
れ、同時にＶ2 にはハイレベルの電圧ＶH が印加され
る。また、Ｖ3 には主線路のリーク信号と同一のレベル
をバイパス線路に与える減衰量を有するように制御電圧
ＶC をトランジスタＴＲ４に印加している。以上の制御
電圧Ｖ1 〜Ｖ3 を印加することにより本高周波スイッチ
をＯＦＦ状態とすることになる。
【００２０】以上説明した回路を誘電体基上に構成した
マイクロストリップライン回路で構成できることは勿論
のことである。また、ＧａＡｓ高抵抗基板上にＦＥＴス
イッチと同時に構成することも可能である。
マイクロストリップライン回路で構成できることは勿論
のことである。また、ＧａＡｓ高抵抗基板上にＦＥＴス
イッチと同時に構成することも可能である。
【００２１】またＦＥＴスイッチ・減衰器だけでなくＰ
ＩＮダイオード等を使用しても同様の構成ができること
は勿論である。
ＩＮダイオード等を使用しても同様の構成ができること
は勿論である。
【００２２】
【発明の効果】以上説明したように本発明は、高周波ス
イッチの信号の入力部から別に分岐した線路を設け、ス
イッチオフ時に出力部に れ出てくるリーク信号と位相
が逆転し振幅を合成することによりスイッチオフ時の信
号リークを相殺し、漏洩量を減少することができるとい
う効果を有する。
イッチの信号の入力部から別に分岐した線路を設け、ス
イッチオフ時に出力部に れ出てくるリーク信号と位相
が逆転し振幅を合成することによりスイッチオフ時の信
号リークを相殺し、漏洩量を減少することができるとい
う効果を有する。
【図１】本発明の一実施例を示す回路図である。
【図２】本発明の一実施例を示す斜視図である。
【図３】本発明のゲート電圧を示す図である。
【図４】従来のＦＥＴを用いた高周波スイッチの回路図
である。
である。
１ 結合線路 ２ 入力線路 ３ 出力線路 ＴＲ１〜ＴＲ４ ＦＥＴ素子 Ｖ1 信号線路に直列に接続されるＦＥＴのゲート端
子 Ｖ2 信号線路とＧＮＤ間に入るＦＥＴのゲート端子 Ｖ3 バイパス線路に直列に接続されるＦＥＴのゲー
ト端子 ４ マイクロストリップ線路用誘電体基板 ５ バイパス線路 ６ バイパス線路 ９ ＴＲ４ １０ ＦＥＴスイッチ回路用ＩＣ ｌ1 ，ｌ2 バイパス線路の長さ １２ 分岐点 １３，１４ 線路 １５ 分岐点
子 Ｖ2 信号線路とＧＮＤ間に入るＦＥＴのゲート端子 Ｖ3 バイパス線路に直列に接続されるＦＥＴのゲー
ト端子 ４ マイクロストリップ線路用誘電体基板 ５ バイパス線路 ６ バイパス線路 ９ ＴＲ４ １０ ＦＥＴスイッチ回路用ＩＣ ｌ1 ，ｌ2 バイパス線路の長さ １２ 分岐点 １３，１４ 線路 １５ 分岐点
Claims (5)
- 【請求項１】 マイクロ波帯以上の高周波信号をオン，
オフする半導体スイッチを誘電体基板上に形成した高周
波スイッチにおいて、前記高周波信号が通過する主線路
内に第１の高周波スイッチを設け、前記第１の高周波ス
イッチの入力部より分岐したバイパス線路内に結合線路
と第２の高周波スイッチを設け、前記バイパス線路を前
記第１の高周波スイッチの出力部に合成することを特徴
とする高周波スイッチ。 - 【請求項２】 前記バイパス線路長は、使用周波数の２
分の１波長の整数倍で、前記バイパス線路の出力信号の
位相が前記合成出力にて前記主線路の出力信号と逆位相
関係となる長さであることを特徴とする請求項１記載の
高周波スイッチ。 - 【請求項３】 前記第２の高周波スイッチは、前記第１
の高周波スイッチがオフ状態の場合に、前記第１の高周
波スイッチ出力に漏れる信号電力と同一レベルとなるよ
う所定の減衰量を与える減衰器として動作し、前記第１
の高周波スイッチがオン状態の場合にオフ状態となるよ
う動作することを特徴とする請求項１記載の高周波スイ
ッチ。 - 【請求項４】 前記第１の高周波スイッチと前記第２の
高周波スイッチは、ＧａＡｓ ＦＥＴトランジスタで構
成されることを特徴とする請求項１，２，３記載の高周
波スイッチ。 - 【請求項５】 前記結合線路は、先端開放のマイクロス
トリップラインを２本近接接させることを特徴とする請
求項１記載の高周波スイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06260480A JP3088249B2 (ja) | 1994-10-25 | 1994-10-25 | 高周波スイッチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06260480A JP3088249B2 (ja) | 1994-10-25 | 1994-10-25 | 高周波スイッチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08125402A true JPH08125402A (ja) | 1996-05-17 |
| JP3088249B2 JP3088249B2 (ja) | 2000-09-18 |
Family
ID=17348546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06260480A Expired - Fee Related JP3088249B2 (ja) | 1994-10-25 | 1994-10-25 | 高周波スイッチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3088249B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010273215A (ja) * | 2009-05-22 | 2010-12-02 | Tdk Corp | 高周波モジュール |
| JP2014096671A (ja) * | 2012-11-08 | 2014-05-22 | Taiyo Yuden Co Ltd | スイッチングデバイスおよびモジュール |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0537318A (ja) * | 1991-07-30 | 1993-02-12 | Fujitsu Ltd | 高周波スイツチ |
-
1994
- 1994-10-25 JP JP06260480A patent/JP3088249B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0537318A (ja) * | 1991-07-30 | 1993-02-12 | Fujitsu Ltd | 高周波スイツチ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010273215A (ja) * | 2009-05-22 | 2010-12-02 | Tdk Corp | 高周波モジュール |
| JP2014096671A (ja) * | 2012-11-08 | 2014-05-22 | Taiyo Yuden Co Ltd | スイッチングデバイスおよびモジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3088249B2 (ja) | 2000-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3332194B2 (ja) | スイツチ半導体集積回路及び通信端末装置 | |
| KR100325087B1 (ko) | 반도체장치및안테나스위치회로 | |
| EP0723338B1 (en) | Switching circuit | |
| JP3441236B2 (ja) | 半導体集積回路装置 | |
| US20010040479A1 (en) | Electronic switch | |
| JPH06334506A (ja) | 信号切り替え用スイッチ | |
| US7123116B2 (en) | Phase shifter and multibit phase shifter | |
| US7633357B2 (en) | SPST switch, SPDT switch and MPMT switch | |
| KR19990072654A (ko) | 안테나스위치회로 | |
| JP3191891B2 (ja) | ９０°移相器 | |
| JPH07235802A (ja) | 高周波スイッチ回路 | |
| JPH098501A (ja) | 高周波スイッチ | |
| JPH08125402A (ja) | 高周波スイッチ | |
| US7167064B2 (en) | Phase shift circuit and phase shifter | |
| US7609128B2 (en) | Switch circuit | |
| US8039880B2 (en) | High performance microwave switching devices and circuits | |
| JPH0119761B2 (ja) | ||
| JP4277808B2 (ja) | 反射型移相器 | |
| JP4122600B2 (ja) | 電解効果トランジスタおよび半導体回路 | |
| JP3071985B2 (ja) | スイッチ装置 | |
| JP2956383B2 (ja) | 半導体スイッチ | |
| KR100983119B1 (ko) | 고주파 스위치 회로 | |
| JP4101383B2 (ja) | 移相器 | |
| JP2743884B2 (ja) | マイクロ波スイッチ | |
| JP3469680B2 (ja) | 半導体スイッチ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981222 |
|
| LAPS | Cancellation because of no payment of annual fees |