JPH08125188A - 多結晶シリコンの水素化方法 - Google Patents
多結晶シリコンの水素化方法Info
- Publication number
- JPH08125188A JPH08125188A JP6260097A JP26009794A JPH08125188A JP H08125188 A JPH08125188 A JP H08125188A JP 6260097 A JP6260097 A JP 6260097A JP 26009794 A JP26009794 A JP 26009794A JP H08125188 A JPH08125188 A JP H08125188A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- thin film
- hydrogen
- hydrogenation
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 高いスループットで多結晶シリコン薄膜トラ
ンジスタの水素化を可能にする。 【構成】 水素を含んだガス５１を容器５３の中に流
し、基板支持台５７に搭載した多結晶シリコン薄膜トラ
ンジスタ５６を基板加熱ヒータ５８を用いて熱処理を行
う。この場合、Ｎ2 にＨ2 を約２５％混ぜた雰囲気中で
約４３０℃で２０分間の熱処理（第１の工程）を行った
後、同じ雰囲気中で約２時間かけて約２００℃まで降温
しながら、熱処理（第２の工程）を行って水素化を行
う。
ンジスタの水素化を可能にする。 【構成】 水素を含んだガス５１を容器５３の中に流
し、基板支持台５７に搭載した多結晶シリコン薄膜トラ
ンジスタ５６を基板加熱ヒータ５８を用いて熱処理を行
う。この場合、Ｎ2 にＨ2 を約２５％混ぜた雰囲気中で
約４３０℃で２０分間の熱処理（第１の工程）を行った
後、同じ雰囲気中で約２時間かけて約２００℃まで降温
しながら、熱処理（第２の工程）を行って水素化を行
う。
Description
【０００１】
【産業上の利用分野】本発明は、例えばアクティブマト
リクス形液晶ディスプレイのスイッチング素子，ドライ
バ回路素子などに使用される多結晶シリコン薄膜トラン
ジスタの作製に適用される多結晶シリコンの水素化方法
に関するものである。
リクス形液晶ディスプレイのスイッチング素子，ドライ
バ回路素子などに使用される多結晶シリコン薄膜トラン
ジスタの作製に適用される多結晶シリコンの水素化方法
に関するものである。
【０００２】
【従来の技術】近年、多結晶シリコンの薄膜トランジス
タは、アクティブマトリクス形液晶ディスプレイのスイ
ッチング素子やドライバ回路素子としての利用が研究段
階から実用化段階へと進んでいる。
タは、アクティブマトリクス形液晶ディスプレイのスイ
ッチング素子やドライバ回路素子としての利用が研究段
階から実用化段階へと進んでいる。
【０００３】ところで、この多結晶シリコン薄膜トラン
ジスタは、アクティブ領域多結晶シリコンの結晶粒界や
多結晶シリコンとゲート絶縁膜との界面にシリコンのダ
ングリングボンドに起因するキャリア捕獲準位が多量に
存在するため、そのままでは実際の使用に耐えない。
ジスタは、アクティブ領域多結晶シリコンの結晶粒界や
多結晶シリコンとゲート絶縁膜との界面にシリコンのダ
ングリングボンドに起因するキャリア捕獲準位が多量に
存在するため、そのままでは実際の使用に耐えない。
【０００４】そこで、通常このダングリングボンドに起
因するキャリア捕獲準位を不活性にするために水素原子
でダングリングボンドを終端する工程、すなわち水素化
を行い、トランジスタ特性を改善する。
因するキャリア捕獲準位を不活性にするために水素原子
でダングリングボンドを終端する工程、すなわち水素化
を行い、トランジスタ特性を改善する。
【０００５】従来、多結晶シリコン薄膜トランジスタの
水素化工程には、図７に示すように水素を含んだガス５
１を流して真空ポンプ５２を用いて１Ｔｏｒｒ以下に減
圧した容器５３の中で高周波放電などによって水素プラ
ズマ５５を発生させ、その中で多結晶シリコン薄膜トラ
ンジスタ５６を加熱処理する方法、いわゆるプラズマ水
素化が用いられてきた。
水素化工程には、図７に示すように水素を含んだガス５
１を流して真空ポンプ５２を用いて１Ｔｏｒｒ以下に減
圧した容器５３の中で高周波放電などによって水素プラ
ズマ５５を発生させ、その中で多結晶シリコン薄膜トラ
ンジスタ５６を加熱処理する方法、いわゆるプラズマ水
素化が用いられてきた。
【０００６】この方法では、水素のプラズマ放電で発生
した原子状水素を加熱処理によって多結晶シリコン薄膜
トランジスタの内部に拡散させ、アクティブ領域多結晶
シリコンの粒界や多結晶シリコンとゲート絶縁膜との界
面に存在するシリコンのダングリングボンドを水素原子
で終端させている。
した原子状水素を加熱処理によって多結晶シリコン薄膜
トランジスタの内部に拡散させ、アクティブ領域多結晶
シリコンの粒界や多結晶シリコンとゲート絶縁膜との界
面に存在するシリコンのダングリングボンドを水素原子
で終端させている。
【０００７】
【発明が解決しようとする課題】しかしながら、このプ
ラズマ水素化は、減圧下で水素プラズマを発生させる装
置を用いなければならないため、一度に処理できる基板
の量が限定される。さらに文献（I-Wei Wu他:IEEE Elec
tron Devices Letters, vol. 10, No.3, 1989年,pp.123
-125）にあるように水素化の工程が数時間から数十時間
と極めて長い時間を要するという問題があった。このた
め、多結晶シリコン薄膜トランジスタの生産工程にプラ
ズマ水素化を導入すると、スループットが極めて悪くな
るという問題があった。
ラズマ水素化は、減圧下で水素プラズマを発生させる装
置を用いなければならないため、一度に処理できる基板
の量が限定される。さらに文献（I-Wei Wu他:IEEE Elec
tron Devices Letters, vol. 10, No.3, 1989年,pp.123
-125）にあるように水素化の工程が数時間から数十時間
と極めて長い時間を要するという問題があった。このた
め、多結晶シリコン薄膜トランジスタの生産工程にプラ
ズマ水素化を導入すると、スループットが極めて悪くな
るという問題があった。
【０００８】したがって本発明は、前述した従来の課題
を解決するためになされたものであり、その目的は、高
いスループットで多結晶シリコン薄膜トランジスタの水
素化を可能にする多結晶シリコンの水素化方法を提供す
ることにある。
を解決するためになされたものであり、その目的は、高
いスループットで多結晶シリコン薄膜トランジスタの水
素化を可能にする多結晶シリコンの水素化方法を提供す
ることにある。
【０００９】
【課題を解決するための手段】このような目的を達成す
るために本発明による多結晶シリコンの水素化方法は、
多結晶シリコンに対して水素を含んだ雰囲気中で３５０
℃〜４５０℃の範囲で熱処理を行う第１の工程と、引き
続き上記水素を含んだ雰囲気で第１の工程の温度から２
００℃以下まで降温しながら熱処理を行う第２の工程と
を有している。また、他の発明による多結晶シリコンの
水素化方法は、第２の工程の熱処理時間を１時間以上と
したものである。
るために本発明による多結晶シリコンの水素化方法は、
多結晶シリコンに対して水素を含んだ雰囲気中で３５０
℃〜４５０℃の範囲で熱処理を行う第１の工程と、引き
続き上記水素を含んだ雰囲気で第１の工程の温度から２
００℃以下まで降温しながら熱処理を行う第２の工程と
を有している。また、他の発明による多結晶シリコンの
水素化方法は、第２の工程の熱処理時間を１時間以上と
したものである。
【００１０】
【作用】本発明における多結晶シリコンの水素化方法で
は、第１の工程と第２の工程とを経ることにより、水素
プラズマを用いないので、減圧状態にする必要がなくな
り、しかも、水素を含んだ雰囲気中としたので、雰囲気
中の水素分圧がプラズマ水素化に比較して高く、多結晶
シリコン薄膜への水素の拡散をプラズマ水素化より速く
行うことが可能となり、水素化の処理時間を短くでき
る。また、減圧下で水素プラズマを発生させる装置を不
要として一度の多数の基板を処理できる。
は、第１の工程と第２の工程とを経ることにより、水素
プラズマを用いないので、減圧状態にする必要がなくな
り、しかも、水素を含んだ雰囲気中としたので、雰囲気
中の水素分圧がプラズマ水素化に比較して高く、多結晶
シリコン薄膜への水素の拡散をプラズマ水素化より速く
行うことが可能となり、水素化の処理時間を短くでき
る。また、減圧下で水素プラズマを発生させる装置を不
要として一度の多数の基板を処理できる。
【００１１】
【実施例】以下、図面を用いて本発明の実施例を詳細に
説明する。図１は、本発明による多結晶シリコンの水素
化方法の一実施例を説明するための多結晶シリコン薄膜
トランジスタの構造を示す断面図である。図１におい
て、１０は石英基板、１１はアクティブ領域多結晶シリ
コン層、１２はソース領域またはドレイン領域多結晶シ
リコン層、１３はＳｉＯ2 ゲート絶縁膜、１４は多結晶
シリコンゲート電極、１５はＳｉＯ2 層間絶縁膜、１６
は金属配線である。
説明する。図１は、本発明による多結晶シリコンの水素
化方法の一実施例を説明するための多結晶シリコン薄膜
トランジスタの構造を示す断面図である。図１におい
て、１０は石英基板、１１はアクティブ領域多結晶シリ
コン層、１２はソース領域またはドレイン領域多結晶シ
リコン層、１３はＳｉＯ2 ゲート絶縁膜、１４は多結晶
シリコンゲート電極、１５はＳｉＯ2 層間絶縁膜、１６
は金属配線である。
【００１２】まず、Ｓｉ2Ｈ6ガスを原料にして減圧ＣＶ
Ｄ法により石英基板１０上にシリコン薄膜を堆積し、Ｎ
2 雰囲気中で約６００℃で１５時間の熱処理を行い、さ
らに約８００℃で３０分の熱処理をして多結晶化を行っ
た後、ドライエッチング法によりその多結晶シリコン薄
膜を島状に加工し、アクティブ領域多結晶シリコン層１
１およびソース領域またはドレイン領域多結晶シリコン
層１２を作製するための多結晶シリコン膜を形成した。
Ｄ法により石英基板１０上にシリコン薄膜を堆積し、Ｎ
2 雰囲気中で約６００℃で１５時間の熱処理を行い、さ
らに約８００℃で３０分の熱処理をして多結晶化を行っ
た後、ドライエッチング法によりその多結晶シリコン薄
膜を島状に加工し、アクティブ領域多結晶シリコン層１
１およびソース領域またはドレイン領域多結晶シリコン
層１２を作製するための多結晶シリコン膜を形成した。
【００１３】次にスパッタリング法によりＳｉＯ2 ゲー
ト絶縁膜１３を形成し、引き続いてＳｉ2Ｈ6ガスを原料
にして減圧ＣＶＤ法によりシリコン薄膜を堆積し、ドラ
イエッチング法により加工を行って多結晶シリコンゲー
ト電極１４を形成した。次にこの多結晶シリコンゲート
電極１４をマスクにしてＰ（燐）のイオン注入を行い、
注入したＰの活性化のために約８００℃で３０分の熱処
理を行ってソース領域またはドレイン領域多結晶シリコ
ン層１２を形成した。
ト絶縁膜１３を形成し、引き続いてＳｉ2Ｈ6ガスを原料
にして減圧ＣＶＤ法によりシリコン薄膜を堆積し、ドラ
イエッチング法により加工を行って多結晶シリコンゲー
ト電極１４を形成した。次にこの多結晶シリコンゲート
電極１４をマスクにしてＰ（燐）のイオン注入を行い、
注入したＰの活性化のために約８００℃で３０分の熱処
理を行ってソース領域またはドレイン領域多結晶シリコ
ン層１２を形成した。
【００１４】次にスパッタリング法によりＳｉＯ2 層間
絶縁膜１５を堆積し、コンタクトホールを形成した後、
Ｍｏ（モリブデン）とＡｌ（アルミニウム）とをスパッ
タリング法により堆積し、フォトエッチング法によって
加工を行って金属配線１６を形成した。
絶縁膜１５を堆積し、コンタクトホールを形成した後、
Ｍｏ（モリブデン）とＡｌ（アルミニウム）とをスパッ
タリング法により堆積し、フォトエッチング法によって
加工を行って金属配線１６を形成した。
【００１５】以上の工程で作製した多結晶シリコン薄膜
トランジスタを、本発明による多結晶シリコンの水素化
方法を用いて水素化を行った結果を以下に説明する。図
２は、本発明による多結晶シリコンの水素化方法を行う
ための装置の構成を示す概略断面図である。図２におい
て、水素を含んだガス５１を容器５３の中に流し、基板
支持台５７に搭載した多結晶シリコン薄膜トランジスタ
５６を基板加熱ヒータ５８を用いて熱処理を行うもので
ある。
トランジスタを、本発明による多結晶シリコンの水素化
方法を用いて水素化を行った結果を以下に説明する。図
２は、本発明による多結晶シリコンの水素化方法を行う
ための装置の構成を示す概略断面図である。図２におい
て、水素を含んだガス５１を容器５３の中に流し、基板
支持台５７に搭載した多結晶シリコン薄膜トランジスタ
５６を基板加熱ヒータ５８を用いて熱処理を行うもので
ある。
【００１６】図３は、図２に示した装置を用いてＮ2 に
Ｈ2 を約２５％混ぜた雰囲気中で約４３０℃で２０分間
の熱処理（第１の工程）を行った後、同じ雰囲気中で約
２時間かけて約２００℃まで降温しながら、熱処理（第
２の工程）を行って水素化を行った多結晶シリコン薄膜
トランジスタのドレイン電流−ゲート電圧特性を示す図
である。
Ｈ2 を約２５％混ぜた雰囲気中で約４３０℃で２０分間
の熱処理（第１の工程）を行った後、同じ雰囲気中で約
２時間かけて約２００℃まで降温しながら、熱処理（第
２の工程）を行って水素化を行った多結晶シリコン薄膜
トランジスタのドレイン電流−ゲート電圧特性を示す図
である。
【００１７】なお、図３中には、比較のため、水素化を
行う前の多結晶シリコン薄膜トランジスタの特性と、従
来の水素化の方法であるプラズマ水素化を約４００℃で
５時間行った後、水素プラズマ中で約３時間かけて２０
０℃まで降温した多結晶シリコン薄膜トランジスタの特
性とをそれぞれ示してある。なお、これらの多結晶薄膜
トランジスタの特性は、チャネル長Ｌを２０μｍ，チャ
ネル幅Ｗを１０μｍとし、ドレイン電圧Ｖｄを５Ｖとし
た条件にて測定したものである。
行う前の多結晶シリコン薄膜トランジスタの特性と、従
来の水素化の方法であるプラズマ水素化を約４００℃で
５時間行った後、水素プラズマ中で約３時間かけて２０
０℃まで降温した多結晶シリコン薄膜トランジスタの特
性とをそれぞれ示してある。なお、これらの多結晶薄膜
トランジスタの特性は、チャネル長Ｌを２０μｍ，チャ
ネル幅Ｗを１０μｍとし、ドレイン電圧Ｖｄを５Ｖとし
た条件にて測定したものである。
【００１８】図３から明かなように本実施例による水素
化方法により、水素化を行う前に比べ、オン電流の立ち
上がりが急峻になり、オン電流値が増加し、閾値電圧が
減少してトランジスタ特性が大幅に改善されている。本
実施例による水素化方法で得られたトランジスタ特性
は、従来のプラズマ水素化を行った多結晶シリコン薄膜
トランジスタとほぼ同等の特性である。
化方法により、水素化を行う前に比べ、オン電流の立ち
上がりが急峻になり、オン電流値が増加し、閾値電圧が
減少してトランジスタ特性が大幅に改善されている。本
実施例による水素化方法で得られたトランジスタ特性
は、従来のプラズマ水素化を行った多結晶シリコン薄膜
トランジスタとほぼ同等の特性である。
【００１９】図４は、図２に示した装置を用いてＮ2 に
Ｈ2 を約２５％混ぜた雰囲気中で約４００℃で２０分間
の熱処理（第１の工程）を行った後、同じ雰囲気中で約
２時間かけて約２００℃まで降温しながら、熱処理（第
２の工程）を行って水素化を行った多結晶シリコン薄膜
トランジスタのドレイン電流−ゲート電圧特性と、従来
のプラズマ水素化を約４００℃で２０分間行った後、水
素プラズマ中で約３時間かけて２００℃まで降温した多
結晶シリコン薄膜トランジスタのドレイン電流−ゲート
電圧特性とをそれぞれ比較して示したものである。
Ｈ2 を約２５％混ぜた雰囲気中で約４００℃で２０分間
の熱処理（第１の工程）を行った後、同じ雰囲気中で約
２時間かけて約２００℃まで降温しながら、熱処理（第
２の工程）を行って水素化を行った多結晶シリコン薄膜
トランジスタのドレイン電流−ゲート電圧特性と、従来
のプラズマ水素化を約４００℃で２０分間行った後、水
素プラズマ中で約３時間かけて２００℃まで降温した多
結晶シリコン薄膜トランジスタのドレイン電流−ゲート
電圧特性とをそれぞれ比較して示したものである。
【００２０】なお、この場合もこれらの多結晶薄膜トラ
ンジスタの特性は、チャネル長Ｌを２０μｍ，チャネル
幅Ｗを１０μｍとし、ドレイン電圧Ｖｄを５Ｖとした条
件にて測定したものである。図４から明かなように本発
明による水素化方法では、十分に水素化されているのに
対して従来のプラズマ水素化方法では、十分な水素化が
行えておらず、本発明による水素化方法のほうが短時間
で水素化が可能であることを示している。
ンジスタの特性は、チャネル長Ｌを２０μｍ，チャネル
幅Ｗを１０μｍとし、ドレイン電圧Ｖｄを５Ｖとした条
件にて測定したものである。図４から明かなように本発
明による水素化方法では、十分に水素化されているのに
対して従来のプラズマ水素化方法では、十分な水素化が
行えておらず、本発明による水素化方法のほうが短時間
で水素化が可能であることを示している。
【００２１】ところで、前述した実施例では第１の工程
の熱処理温度を約４００℃および約４３０℃で行った場
合について説明したが、この第１の工程の熱処理温度を
約３５０℃未満とすると、水素の拡散温度が遅くなり、
従来のプラズマ水素化と同程度の処理時間を要した。ま
た、第１の工程の熱処理温度を約４５０℃を超える高い
温度とすると、金属配線１６の電極表面が荒れたり、シ
リコンと合金化を起こしたりして特性が劣化した。した
がってこの第１の工程における熱処理温度の範囲は３５
０℃〜４５０℃の範囲が良好であった。
の熱処理温度を約４００℃および約４３０℃で行った場
合について説明したが、この第１の工程の熱処理温度を
約３５０℃未満とすると、水素の拡散温度が遅くなり、
従来のプラズマ水素化と同程度の処理時間を要した。ま
た、第１の工程の熱処理温度を約４５０℃を超える高い
温度とすると、金属配線１６の電極表面が荒れたり、シ
リコンと合金化を起こしたりして特性が劣化した。した
がってこの第１の工程における熱処理温度の範囲は３５
０℃〜４５０℃の範囲が良好であった。
【００２２】図５は、前述した第２の工程における約２
００℃以下となるまでの降温時間と多結晶シリコン薄膜
トランジスタの特性を表す電界効果移動度との関係を示
したものである。図５に示すように降温時間が１時間未
満の場合には、十分な移動度の向上が得られないことが
判る。すなわち、第１の工程の熱処理温度から２００℃
以下まで徐冷するときの降温速度を毎分約４℃以下とす
ることが望ましく、より効果的な特性向上を図ることが
できる。
００℃以下となるまでの降温時間と多結晶シリコン薄膜
トランジスタの特性を表す電界効果移動度との関係を示
したものである。図５に示すように降温時間が１時間未
満の場合には、十分な移動度の向上が得られないことが
判る。すなわち、第１の工程の熱処理温度から２００℃
以下まで徐冷するときの降温速度を毎分約４℃以下とす
ることが望ましく、より効果的な特性向上を図ることが
できる。
【００２３】以上の実施例では、Ｓｉ2Ｈ6ガスを原料に
減圧ＣＶＤ法により堆積したシリコン薄膜を、熱処理を
行って多結晶化した多結晶シリコン薄膜を用いて作製し
たトランジスタについて本発明を実施した例について説
明したが、スパッタリング法で堆積したシリコン薄膜を
レーザアニール法で多結晶化した多結晶シリコン薄膜を
用いて作製したトランジスタにおいても、本発明による
水素化方法により水素化が可能である。
減圧ＣＶＤ法により堆積したシリコン薄膜を、熱処理を
行って多結晶化した多結晶シリコン薄膜を用いて作製し
たトランジスタについて本発明を実施した例について説
明したが、スパッタリング法で堆積したシリコン薄膜を
レーザアニール法で多結晶化した多結晶シリコン薄膜を
用いて作製したトランジスタにおいても、本発明による
水素化方法により水素化が可能である。
【００２４】図６は、Ｓｉ2Ｈ6ガスを原料にして減圧Ｃ
ＶＤ法により堆積したシリコン薄膜を熱処理をして多結
晶化した多結晶シリコン薄膜を用いて作製したトランジ
スタ（Furnace-crysutallized）と、スパッタリング法
により堆積したシリコン薄膜をレーザアニール法で多結
晶化した多結晶シリコン薄膜を用いて作製したトランジ
スタ（Laser-crystallized）とを、Ｎ2 にＨ2 を約２５
％混ぜた雰囲気中で約４００℃で２０分間の熱処理（第
１の工程）を行った後、同じ雰囲気中で約２時間かけて
約２００℃まで降温しながら熱処理（第２の工程）を行
って水素化したときの両トランジスタのドレイン電流−
ゲート電圧特性を示したものである。
ＶＤ法により堆積したシリコン薄膜を熱処理をして多結
晶化した多結晶シリコン薄膜を用いて作製したトランジ
スタ（Furnace-crysutallized）と、スパッタリング法
により堆積したシリコン薄膜をレーザアニール法で多結
晶化した多結晶シリコン薄膜を用いて作製したトランジ
スタ（Laser-crystallized）とを、Ｎ2 にＨ2 を約２５
％混ぜた雰囲気中で約４００℃で２０分間の熱処理（第
１の工程）を行った後、同じ雰囲気中で約２時間かけて
約２００℃まで降温しながら熱処理（第２の工程）を行
って水素化したときの両トランジスタのドレイン電流−
ゲート電圧特性を示したものである。
【００２５】なお、図６中には、両トランジスタの水素
化前の特性も示してある。また、この場合も、これらの
多結晶薄膜トランジスタの特性は、チャネル長Ｌを２０
μｍ，チャネル幅Ｗを１０μｍとし、ドレイン電圧Ｖｄ
を５Ｖとした条件にて測定したものである。図６から明
かなようにいずれのトランジスタも十分に水素化されて
特性が改善されている。このように多結晶化の方法によ
らず、本発明による水素化方法により、多結晶シリコン
薄膜トランジスタの水素化が可能である。
化前の特性も示してある。また、この場合も、これらの
多結晶薄膜トランジスタの特性は、チャネル長Ｌを２０
μｍ，チャネル幅Ｗを１０μｍとし、ドレイン電圧Ｖｄ
を５Ｖとした条件にて測定したものである。図６から明
かなようにいずれのトランジスタも十分に水素化されて
特性が改善されている。このように多結晶化の方法によ
らず、本発明による水素化方法により、多結晶シリコン
薄膜トランジスタの水素化が可能である。
【００２６】以上の実施例では、多結晶シリコン薄膜ト
ランジスタを作製した後に水素化を行った場合について
説明したが、トランジスタの作製工程の途中でそれ以後
の工程の温度が水素化工程の温度より低い場合は、トラ
ンジスタの作製工程の途中で水素化を行っても良い。例
えば前述したトランジスタの作製工程の中でスパッタリ
ング法によりＳｉＯ2 層間絶縁膜１５を堆積する工程の
前または直後で本発明による水素化を行っても良い。
ランジスタを作製した後に水素化を行った場合について
説明したが、トランジスタの作製工程の途中でそれ以後
の工程の温度が水素化工程の温度より低い場合は、トラ
ンジスタの作製工程の途中で水素化を行っても良い。例
えば前述したトランジスタの作製工程の中でスパッタリ
ング法によりＳｉＯ2 層間絶縁膜１５を堆積する工程の
前または直後で本発明による水素化を行っても良い。
【００２７】また、以上の実施例では、水素を含んだ雰
囲気中における水素の濃度をＮ2 に対して約２５％とし
た場合について説明したが、本発明はこれに限定される
ものではなく、この水素濃度を１０％未満とすると、水
素化の処理時間が長くなるので、１０％以上が好まし
く、１００％近傍まで多くしても効果は殆ど変わらない
が、１０％〜１００％の範囲において前述と同様の効果
が得られるものである。
囲気中における水素の濃度をＮ2 に対して約２５％とし
た場合について説明したが、本発明はこれに限定される
ものではなく、この水素濃度を１０％未満とすると、水
素化の処理時間が長くなるので、１０％以上が好まし
く、１００％近傍まで多くしても効果は殆ど変わらない
が、１０％〜１００％の範囲において前述と同様の効果
が得られるものである。
【００２８】また、以上の実施例では、Ｈ2 に対してＮ
2 を微量含有させた場合について説明したが、本発明で
は、Ｎ2 に限定されるものではなく、Ｈ2 を１００％と
すると、爆発などの危険性もあり、安全性の点を考慮し
て例えばＡｒ，Ｈｅなどの不活性ガスを含有させても良
い。
2 を微量含有させた場合について説明したが、本発明で
は、Ｎ2 に限定されるものではなく、Ｈ2 を１００％と
すると、爆発などの危険性もあり、安全性の点を考慮し
て例えばＡｒ，Ｈｅなどの不活性ガスを含有させても良
い。
【００２９】
【発明の効果】以上、説明したように本発明によれば、
従来と比較して減圧下で水素プラズマを発生させる装置
を不要として簡便な装置を用いて高いスループットで多
結晶シリコンの水素化が可能となるという極めて優れた
効果が得られる。
従来と比較して減圧下で水素プラズマを発生させる装置
を不要として簡便な装置を用いて高いスループットで多
結晶シリコンの水素化が可能となるという極めて優れた
効果が得られる。
【図１】 本発明による多結晶シリコンの水素化方法の
一実施例を説明するための多結晶シリコン薄膜トランジ
スタの構造を示す断面図である。
一実施例を説明するための多結晶シリコン薄膜トランジ
スタの構造を示す断面図である。
【図２】 本発明による多結晶シリコンの水素化方法を
行うための装置の構成を示す概略断面図である。
行うための装置の構成を示す概略断面図である。
【図３】 本発明による多結晶シリコンの水素化方法で
得られた多結晶シリコン薄膜トランジスタのドレイン電
流−ゲート電圧特性を示す図である。
得られた多結晶シリコン薄膜トランジスタのドレイン電
流−ゲート電圧特性を示す図である。
【図４】 本発明による多結晶シリコンの水素化方法で
得られた多結晶シリコン薄膜トランジスタのドレイン電
流−ゲート電圧特性を示す図である。
得られた多結晶シリコン薄膜トランジスタのドレイン電
流−ゲート電圧特性を示す図である。
【図５】 本発明による多結晶シリコンの水素化方法で
得られた多結晶シリコン薄膜トランジスタの電界効果移
動度と降温時間との関係を示す図である。
得られた多結晶シリコン薄膜トランジスタの電界効果移
動度と降温時間との関係を示す図である。
【図６】 本発明による多結晶シリコンの水素化方法で
得られた多結晶シリコン薄膜トランジスタのドレイン電
流−ゲート電圧特性を示す図である。
得られた多結晶シリコン薄膜トランジスタのドレイン電
流−ゲート電圧特性を示す図である。
【図７】 従来のプラズマ水素化を行うための装置の構
成を示す概略断面図である。
成を示す概略断面図である。
１０…石英基板、１１…アクティブ領域多結晶シリコン
層、１２…ソース領域またはドレイン領域多結晶シリコ
ン層、１３…ＳｉＯ2 ゲート絶縁膜、１４…多結晶シリ
コンゲート電極、１５…ＳｉＯ2 層間絶縁膜、１６…金
属配線、５１…水素を含んだガス、５２…真空ポンプ、
５３…容器、５４…高周波放電用電極、５５…水素プラ
ズマ、５６…多結晶シリコン薄膜トランジスタ、５７…
基板支持台、５８…基板加熱ヒータ。
層、１２…ソース領域またはドレイン領域多結晶シリコ
ン層、１３…ＳｉＯ2 ゲート絶縁膜、１４…多結晶シリ
コンゲート電極、１５…ＳｉＯ2 層間絶縁膜、１６…金
属配線、５１…水素を含んだガス、５２…真空ポンプ、
５３…容器、５４…高周波放電用電極、５５…水素プラ
ズマ、５６…多結晶シリコン薄膜トランジスタ、５７…
基板支持台、５８…基板加熱ヒータ。
Claims (2)
- 【請求項１】 多結晶シリコンに対して水素を含んだ雰
囲気中で３５０℃〜４５０℃の範囲で熱処理を行う第１
の工程と、前記水素を含んだ雰囲気で前記第１の工程の
温度から２００℃以下まで降温しながら熱処理を行う第
２の工程とを備えたことを特徴とする多結晶シリコンの
水素化方法。 - 【請求項２】 請求項１において、前記第２の工程の熱
処理時間を１時間以上としたことを特徴とする多結晶シ
リコンの水素化方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6260097A JPH08125188A (ja) | 1994-10-25 | 1994-10-25 | 多結晶シリコンの水素化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6260097A JPH08125188A (ja) | 1994-10-25 | 1994-10-25 | 多結晶シリコンの水素化方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08125188A true JPH08125188A (ja) | 1996-05-17 |
Family
ID=17343257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6260097A Pending JPH08125188A (ja) | 1994-10-25 | 1994-10-25 | 多結晶シリコンの水素化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08125188A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008262995A (ja) * | 2007-04-10 | 2008-10-30 | Sharp Corp | 半導体装置およびその製造方法、電子情報機器 |
-
1994
- 1994-10-25 JP JP6260097A patent/JPH08125188A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008262995A (ja) * | 2007-04-10 | 2008-10-30 | Sharp Corp | 半導体装置およびその製造方法、電子情報機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5843833A (en) | Method for producing semiconductor device | |
| US6225152B1 (en) | Semiconductor device and fabrication method thereof | |
| US5646424A (en) | Transistor device employing crystallization catalyst | |
| EP0608503B1 (en) | A semiconductor device and its manufacturing method | |
| US6346486B2 (en) | Transistor device and method of forming the same | |
| US5534445A (en) | Method of fabricating a polysilicon thin film transistor | |
| US6261875B1 (en) | Transistor and process for fabricating the same | |
| JP2623276B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP4162727B2 (ja) | 半導体装置の作製方法 | |
| JP2978746B2 (ja) | 半導体装置の製造方法 | |
| KR100305255B1 (ko) | 다결정실리콘박막의제조방법 | |
| JPH08125188A (ja) | 多結晶シリコンの水素化方法 | |
| JPS5965479A (ja) | 薄膜トランジスタとその製造方法 | |
| JPH0656856B2 (ja) | 半導体装置の製造方法 | |
| JP3333489B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP4278857B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH077156A (ja) | 電界効果型薄膜トランジスタ | |
| JP3162897B2 (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
| JPH0982980A (ja) | 薄膜半導体装置の製造方法 | |
| JPH08306928A (ja) | 水素化方法および水素化装置 | |
| JP3346060B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP2962977B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2000114541A (ja) | 半導体素子の製造方法 | |
| JPH03219643A (ja) | 半導体装置の製造方法 | |
| JPH05283431A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060620 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A02 | Decision of refusal |
Effective date: 20061121 Free format text: JAPANESE INTERMEDIATE CODE: A02 |