JPH08111535A - 半導体力学量センサ及びその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 特性劣化を回避できるＭＩＳＦＥＴ型力学量
センサ及びその製造方法を提供することにある。 【構成】 Ｐ型シリコン基板１の上面にはシリコン酸化
膜２，３、シリコン窒化膜４が形成され、シリコン窒化
膜４の上方に所定の間隔を隔てて薄膜よりなる可動部５
が配置され、可動部５の一部に可動ゲート電極部を有
し、加速度により変位する。Ｐ型シリコン基板１には不
純物拡散層よりなる固定電極（ソース・ドレイン部）が
形成され、加速度による可動ゲート電極部との相対的位
置の変化により、流れる電流が変化する。可動ゲート電
極部以外の可動部５の下面には、可動範囲制限用突起１
７が設けられ、Ｐ型シリコン基板１と可動ゲート電極部
との間の間隔よりも狭い間隔を形成している。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、加速度，ヨーレイト，
振動等の力学量を検出するための半導体力学量センサに
係り、詳しくは、ＭＩＳＦＥＴ（Ｍｅｔａｌ−Ｉｎｓｕ
ｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ
Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）型の半導体力
学量センサとその製造方法に関するものである。

【０００２】

【従来の技術】従来から自動車制御技術の一環として、
加速度，ヨーレイト，振動等の力学量を検出して各種制
御に反映させることが行われている。そして、例えば、
自動車用の加速度センサにおいて低加速度レベル、低周
波数レベルを精度良く検出でき、安価で大量生産に向い
ている方式として半導体加速度センサが有望視されてお
り、その中でも低加速度レベル，低周波数レベルを精度
良く検出でき、安価で大量生産に向いている方式とし
て、特開平２−１３４５７０号公報に開示された静電容
量式加速度センサや、特開平４−２５７６４号公報に開
示されたＭＩＳＦＥＴ型加速度センサがある。そして、
この中でも特に小型化が可能なものとして、後者のＭＩ
ＳＦＥＴ型加速度センサが有望視されている。図１９，
２０は特開平４−２５７６４号公報に示されたＭＩＳＦ
ＥＴ型加速度センサを示す図である。これは、加速度検
出基板３１に梁状部を介して保持されたゲート電極３２
が加速度に伴って上下運動すると、Ｐ型半導体基板３３
内に形成されるチャネル領域のキャリア密度が変化し、
ソース・ドレイン（３５，３６）間に流れる電流量が増
減することを利用して加速度を検出するものである。
尚、図中、３４はカンチレバー、３５はソース電極、３
６はドレイン電極、３７は溝、３８，３９，４０は配
線、４１はパッケージである。

【０００３】

【発明が解決しようとする課題】しかし、図１９，２０
に示された従来のＭＩＳＦＥＴ型加速度センサはゲート
電極３２を取り付けたカンチレバー３４に過大な加速度
が加わった時、ＭＩＳＦＥＴのゲート電極３２がトラン
ジスタ特性を決定する基板３３のチャネル領域に接触
し、ＭＩＳＦＥＴの電圧−電流特性を劣化させ、検出誤
差や経時変化を引き起こすという問題がある。

【０００４】そこで、この発明の目的は、特性劣化を回
避できるＭＩＳＦＥＴ型力学量センサ及びその製造方法
を提供することにある。

【０００５】

【課題を解決するための手段】請求項１に記載の発明
は、半導体基板と、前記半導体基板の上方に所定の間隔
を隔てて配置され、その一部に可動ゲート電極部を有
し、力学量の作用に伴って変位する梁構造の可動部と、
前記半導体基板に不純物拡散層を形成することで構成さ
れ、前記力学量の作用による前記可動ゲート電極部との
相対的位置の変化により、流れる電流が変化するソース
・ドレイン部と、前記半導体基板と前記可動部との間に
設けられ、前記半導体基板と前記可動ゲート電極部との
間の間隔よりも狭い間隔を形成するための可動範囲制限
部とを備えた半導体力学量センサをその要旨とする。

【０００６】請求項２に記載の発明は、請求項１に記載
の半導体力学量センサにおいて、前記可動部は薄膜より
なる半導体力学量センサをその要旨とする。請求項３に
記載の発明は、請求項１に記載の半導体力学量センサに
おいて、前記可動範囲制限部は、前記可動ゲート電極部
以外の前記可動部の下面に設けた突起にて構成した半導
体力学量センサをその要旨とする。

【０００７】請求項４に記載の発明は、請求項１に記載
の半導体力学量センサにおいて、前記可動範囲制限部
は、前記半導体基板の上面に設けた突起にて構成した半
導体力学量センサをその要旨とする。

【０００８】請求項５に記載の発明は、請求項１に記載
の半導体力学量センサにおいて、前記梁構造の可動部は
重り部を有し、前記可動範囲制限部は、前記可動部の梁
部における前記重り部に近接する位置に設けた半導体力
学量センサをその要旨とする。

【０００９】請求項６に記載の発明は、請求項３に記載
の半導体力学量センサにおいて、前記可動部は薄膜より
なり、前記突起は、前記可動部を構成する薄膜を下方に
させて形成した半導体力学量センサをその要旨とする。

【００１０】請求項７に記載の発明は、請求項３に記載
の半導体力学量センサにおいて、前記可動部は薄膜より
なり、前記突起は、前記可動部を構成する薄膜の膜厚を
部分的に厚くすることにより形成した半導体力学量セン
サをその要旨とする。

【００１１】請求項８に記載の発明は、半導体基板と、
前記半導体基板の上方に所定の間隔を隔てて配置され、
その一部に可動ゲート電極部を有し、力学量の作用に伴
って変位する薄膜よりなる梁構造の可動部と、前記半導
体基板に不純物拡散層を形成することで構成され、前記
力学量の作用による前記可動ゲート電極部との相対的位
置の変化により、流れる電流が変化するソース・ドレイ
ン部とを備えた半導体力学量センサの製造方法であっ
て、半導体基板の主表面に厚さが均一なる犠牲層を形成
する第１工程と、前記犠牲層の一部である可動範囲制限
用突起の形成箇所を薄くする第２工程と、前記犠牲層の
上に、薄膜よりなる可動部形成膜を形成する第３工程
と、前記可動部形成膜の下の前記犠牲層をエッチング除
去して、可動ゲート電極部以外の可動部の下面に、半導
体基板と可動ゲート電極部との間の間隔よりも狭い間隔
を形成するための可動範囲制限用突起を形成する第４工
程とを備えた半導体力学量センサの製造方法をその要旨
とする。

【００１２】請求項９に記載の発明は、請求項８に記載
の半導体力学量センサの製造方法において、第２工程
を、犠牲層の上にレジストを形成し、露光機の解像度以
下の微細パターンを有するフォトマスクを用いて露光し
現像することでレジストの一部を薄くし、前記犠牲層の
一部をエッチング除去することで前記犠牲層の一部を薄
くした半導体力学量センサの製造方法をその要旨とす
る。

【００１３】請求項１０に記載の発明は、請求項９に記
載の半導体力学量センサの製造方法において、前記フォ
トマスクは前記微細パターンを有するとともに可動部の
アンカー部形成箇所のレジストを開口するパターンを有
するものである半導体力学量センサの製造方法をその要
旨とする。

【００１４】

【作用】請求項１，２に記載の発明によれば、力学量が
作用すると、ソース・ドレイン部と可動ゲート電極部と
の相対的位置が変化し、この位置変化によりソース・ド
レイン部に流れる電流が変化して力学量が検出される。
このとき、可動範囲制限部においては、半導体基板と可
動ゲート電極部との間の間隔よりも狭い間隔となってい
る。よって、過大な力学量により可動部が半導体基板に
接近する方向に変位すると、可動ゲート電極部が半導体
基板に接触する前に可動範囲制限部が接触し可動ゲート
電極部のそれ以上の半導体基板への接近が阻止される。
このようにして、可動ゲート電極部と半導体基板との接
触が回避され、ＭＩＳＦＥＴ型トランジスタ特性が変化
することはない。

【００１５】請求項３に記載の発明によれば、請求項１
に記載の発明の作用に加え、可動ゲート電極部以外の可
動部の下面に設けた突起により可動範囲制限部が構成さ
れる。

【００１６】請求項４に記載の発明によれば、請求項１
に記載の発明の作用に加え、半導体基板の上面に設けた
突起により可動範囲制限部が構成される。請求項５に記
載の発明によれば、請求項１に記載の発明の作用に加
え、可動範囲制限部が、可動部の梁部における重り部に
近接する位置に設けられ、過大な力学量が作用し重り部
が変形しようとしても可動範囲制限部によりその変形が
防止される。

【００１７】請求項６に記載の発明によれば、請求項３
に記載の発明の作用に加え、突起が可動部を構成する薄
膜を下方に変位させて形成される。請求項７に記載の発
明によれば、請求項３に記載の発明の作用に加え、突起
が可動部を構成する薄膜の膜厚を厚くすることにより形
成される。この場合、過大な力学量が作用した際の耐衝
撃性に優れる。

【００１８】請求項８に記載の発明によれば、第１工程
により半導体基板の主表面に厚さが均一なる犠牲層が形
成され、第２工程により犠牲層の一部である可動範囲制
限用突起の形成箇所が薄くされる。そして、第３工程に
より犠牲層の上に、薄膜よりなる可動部形成膜が形成さ
れ、第４工程により可動部形成膜の下の犠牲層をエッチ
ング除去して、可動ゲート電極部以外の可動部の下面
に、半導体基板と可動ゲート電極部との間の間隔よりも
狭い間隔を形成するための可動範囲制限用突起が形成さ
れる。その結果、請求項１に記載の半導体力学量センサ
が製造される。

【００１９】請求項９に記載の発明によれば、請求項８
に記載の発明の作用に加え、第２工程において、犠牲層
の上にレジストが形成され、露光機の解像度以下の微細
パターンを有するフォトレジストを用いて露光し現像す
ることでレジストの一部が薄くされ、前記犠牲層の一部
をエッチング除去することで前記犠牲層の一部が薄くな
る。よって、フォトマスクの増加なしで可動範囲制限用
突起を製作することができる。その結果、プロセスを増
やすことなく請求項１に記載の半導体力学量センサが製
造される。

【００２０】請求項１０に記載の発明によれば、請求項
９に記載の発明の作用に加え、１枚のフォトマスクで可
動部を基板に固定するアンカー部および可動範囲制限用
突起を製作するため前記犠牲層の加工ができる。

【００２１】

【実施例】以下、この発明を半導体加速度センサに具体
化した一実施例を図面に従って説明する。

【００２２】図１は、本実施例の半導体加速度センサの
平面図を示す。又、図２には図１のＡ−Ａ断面を示し、
図３には図１のＢ−Ｂ断面を示し、図４には図１のＣ−
Ｃ断面を示す。本半導体加速度センサは表面マイクロマ
シニング技術を用いたものである。

【００２３】Ｐ型シリコン基板１の上の一部には、ゲー
ト絶縁膜としてのシリコン酸化膜２が形成されている。
このシリコン酸化膜２は基板表面のリーク電流を低減す
るとともにトランジスタ特性の経時変化を抑制するため
のものである。又、同様に、Ｐ型シリコン基板１の上の
一部には所定の厚みを有する絶縁分離用シリコン酸化膜
３（本実施例ではＬＯＣＯＳ酸化膜）が形成されてい
る。さらに、シリコン酸化膜２とシリコン酸化膜３の上
には、後述する犠牲層をエッチングする時のシリコン酸
化膜２の保護用として、シリコン窒化膜（絶縁膜）４が
形成されている。本実施例では、Ｐ型シリコン基板１と
シリコン酸化膜２とシリコン酸化膜３とシリコン窒化膜
４とから半導体基板が構成されている。

【００２４】シリコン酸化膜３の形成領域におけるシリ
コン窒化膜４上には４つのアンカー部６が配置され、シ
リコン酸化膜２の形成領域の上方においてアンカー部６
を基端とする可動部５が架設されている。可動部５は４
本の梁部７と重り部８と可動ゲート電極部９，１０とか
らなり、梁構造をなしている。より詳しくは、アンカー
部６から帯状の梁部７が延び、四角形状の重り部８が支
持されている。又、重り部８には長方形状の可動ゲート
電極部９，１０が相反する方向に突設されている。可動
部５とアンカー部６とは、厚さが２μｍ程度のポリシリ
コン薄膜よりなる。又、可動部５（梁部７、重り部８、
可動ゲート電極部９，１０）は、シリコン基板１（シリ
コン窒化膜４）の上方に所定の間隔を隔てて配置されて
いる。このように、可動ゲート電極部９，１０は両持ち
梁状部（梁部７）によって支えられ、シリコン基板１の
表面に垂直な方向と平行な方向とに変位できるようにな
っている。

【００２５】又、重り部８は矩形の開口部１１が開けら
れており、後述する犠牲層エッチングの際のエッチング
液が浸透しやすくなっている。図４に示すように、可動
部５の可動ゲート電極部１０の下方でのシリコン基板１
には、可動ゲート電極部１０に対しその両側にＮ型不純
物拡散層よりなるソース・ドレイン部としての固定電極
１２，１３が形成されている。同様に、図１に示すよう
に、可動部５の可動ゲート電極部９の下方でのシリコン
基板１には、可動電極部９に対しその両側にＮ型不純物
拡散層よりなるソース・ドレイン部としての固定電極１
４，１５が形成されている。図４に示すように、シリコ
ン基板１における固定電極１２，１３間にはチャネル領
域１６が形成され、同チャネル領域１６はシリコン基板
１と可動ゲート電極部１０との間に電圧を印加すること
により生じたものである。そして、固定電極１２，１３
間に電圧を印加することによりこのチャネル領域１６に
ドレイン電流が流れる。同様に、シリコン基板１におけ
る固定電極１４，１５間にはチャネル領域（図示略）が
形成され、同チャネル領域はシリコン基板１と可動ゲー
ト電極部９との間に電圧を印加することにより生じたも
のである。そして、固定電極１４，１５間に電圧を印加
することによりこのチャネル領域にドレイン電流が流れ
る。

【００２６】図２に示すように、可動部５の各梁部７に
おける重り部８の近接位置には、シリコン基板１に向か
って突出（変位）する可動範囲制限用突起（可動範囲制
限部）１７がそれぞれ形成されている。この可動範囲制
限用突起１７とシリコン基板１の上のシリコン窒化膜４
とのギャップ（距離）Ｌ１は、図４に示すように、可動
部５の可動ゲート電極部９，１０とシリコン基板１の上
のシリコン窒化膜４とのギャップ（距離）Ｌ２よりも小
さくなっている。このように、可動範囲制限用突起１７
は、梁部７における重り部８に近接した位置に設けられ
るとともに、ポリシリコン薄膜よりなる可動部５を下方
に変位させて形成している。

【００２７】又、シリコン基板１の表面には、可動部５
と対向した部分での固定電極１２，１３，１４，１５の
ない領域においてＮ型不純物拡散層よりなる下部電極１
８が形成されている。この下部電極１８は可動部５の電
位と等電位に保たれており、シリコン基板１と可動部５
との間で発生する静電気力を抑えるものである。

【００２８】シリコン基板１における可動部５の配置領
域の周辺には周辺回路（図示略）が形成されている。そ
して、周辺回路と可動部５（可動ゲート電極部９，１
０）とが電気的に接続されるとともに、周辺回路と固定
電極１２，１３，１４，１５とが電気的に接続され、さ
らに、周辺回路と下部電極１８とが電気的に接続されて
いる。

【００２９】次に、この半導体加速度センサの動作を説
明する。可動部５とシリコン基板１との間、および固定
電極１２，１３（１４，１５）間に電圧をかけると、チ
ャネル領域１６が形成され、固定電極１２，１３（１
４，１５）間に電流が流れる。ここで、本半導体加速度
センサが加速度を受けて、図１に示すＸ₊ 方向（基板１
の表面に平行な方向）に可動ゲート電極部９，１０（可
動部５）が変位した場合には、固定電極間のチャネル領
域の面積（トランジスタでいうチャネル幅）が変わるこ
とにより、固定電極１２，１３に流れる電流は減少し、
固定電極１４，１５に流れる電流は増大する。又、図１
に示すＸ_- 方向（基板１の表面に平行な方向）に可動ゲ
ート電極部９，１０（可動部５）が変位した場合には、
固定電極間のチャネル領域の面積（トランジスタでいう
チャネル幅）が変わることにより、固定電極１２，１３
に流れる電流は増加し、固定電極１４，１５に流れる電
流は減少する。一方、本半導体加速度センサが加速度を
受けて、図４に示すＺ₊ 方向（基板１の表面に垂直で、
かつ、基板１から離間する方向）に可動ゲート電極部
９，１０が変位した場合には、電界強度の変化によって
チャネル領域１６のキャリア濃度が減少するため、前記
電流は同時に減少する。

【００３０】このようにして、加速度による可動ゲート
電極部９，１０と固定電極１２，１３、および１４，１
５との相対的位置の変化により固定電極１２，１３間と
固定電極１４，１５間に流れる電流が変化し、この電流
変化の大きさ、位相により二次元の加速度が検出され
る。

【００３１】又、半導体基板（Ｐ型シリコン基板１、シ
リコン酸化膜２，３、シリコン窒化膜４）と、可動ゲー
ト電極部９，１０以外の可動部５との間、つまり、梁部
７の下面に可動範囲制限用突起１７を設けて、シリコン
窒化膜４と可動ゲート電極部９，１０との間の間隔（Ｌ
２）よりも狭い間隔（Ｌ１）とし、可動部５（可動ゲー
ト電極部９，１０）が基板１に接近する方向（図４にて
Ｚ_- で示す）での移動範囲が制限される。よって、通常
の加速度範囲であれば、正常に加速度センサとして作用
するが、可動部５が基板１から離間する方向に過大な加
速度が加わると、可動部５（可動ゲート電極部９，１
０）はその加速度により基板１に接近する方向に変形し
ようとする。この際に、可動ゲート電極部９，１０がシ
リコン基板１（シリコン窒化膜４）に接触する前に、可
動範囲制限用突起１７がシリコン窒化膜４に接触し、可
動ゲート電極部９，１０のそれ以上のシリコン基板１側
への接近が阻止される。即ち、その過大変形が抑えられ
る。このようにして、可動ゲート電極部９，１０とシリ
コン基板１（シリコン窒化膜４）との接触が回避され、
ＭＩＳＦＥＴのトランジスタ特性が劣化しない。

【００３２】このように本実施例では、可動ゲート電極
部９，１０以外の可動部５の下面に可動範囲制限用突起
１７を設け、シリコン窒化膜４と可動ゲート電極部９，
１０との間の間隔よりも狭い間隔を形成した。その結
果、可動ゲート電極部９，１０に過大な加速度が加わっ
た場合にも、可動ゲート電極部９，１０がシリコン基板
１（シリコン窒化膜４）に接触する前に可動範囲制限用
突起１７が先に接触し、ＭＩＳＦＥＴ型トランジスタ特
性が変化することなく、半導体加速度センサの検出誤差
や経時変化を小さくできる。

【００３３】又、４本の梁部７のそれぞれに可動範囲制
限用突起１７を設けているので、可動部５（梁部７）に
捩じれが発生しても各梁部７に設けた可動範囲制限用突
起１７により確実に可動ゲート電極部９，１０がシリコ
ン基板１（シリコン窒化膜４）に接触する前に可動範囲
制限用突起１７を接触させることができる。

【００３４】さらに、可動部５の梁部７における重り部
８に近接する位置に可動範囲制限用突起１７を設けたの
で、過大な加速度が加わり重り部８が変形しようとして
も可動範囲制限用突起１７によりその変形を防止でき
る。

【００３５】さらには、可動範囲制限用突起１７は可動
部５を構成する薄膜を下方に変位させて形成しているの
で、容易に突起１７を形成することができる。次に、本
実施例の半導体加速度センサの製造工程を、図１のＡ−
Ａ断面について、図５〜図１１および図２を用いて説明
する。

【００３６】図５に示すように、まずＰ型シリコン基板
１を用意し、その主表面の所定領域にシリコン酸化膜３
（本実施例ではＬＯＣＯＳ酸化膜）を形成する。そし
て、Ｐ型シリコン基板１の上のシリコン酸化膜３以外の
表面にシリコン酸化膜２を熱酸化により形成し、さらに
その下に、Ｎ型不純物拡散層よりなる下部電極１８並び
に図示しないＭＩＳＦＥＴのソース部（１２），（１
４）とドレイン部（１３），（１５）を形成すべく、同
時にイオン注入等により不純物を導入し、熱処理を行
う。さらに、シリコン酸化膜２およびシリコン酸化膜３
の上に全面にシリコン窒化膜４を減圧ＣＶＤ等により形
成する。

【００３７】引き続き、図６に示すように、シリコン窒
化膜４の上に犠牲層となるシリコン酸化膜１９をプラズ
マＣＶＤ等により全面に形成する。このシリコン酸化膜
１９は厚さが均一である。

【００３８】その後、図７に示すように、シリコン酸化
膜１９の上に、ポジ型レジスト２０を全面にスピンコー
トにより塗布する。そして、図８に示すように、ポジ型
レジスト２０を図１２，１３に示すフォトマスク２１を
用いて露光、現像し、ポジ型レジスト２０をすべて除去
する部分Ｍ１と、ポジ型レジスト２０の厚み方向に一部
を除去する部分（可動範囲制限用突起形成箇所）Ｍ２
と、ポジ型レジスト２０を全て残す部分Ｍ３を形成す
る。

【００３９】この処理について詳細に説明する。図１２
は可動部５の形成領域に対して、ハッチングにて示した
犠牲層をパターニングするフォトマスク２１を示す。図
１３はこのフォトマスク２１における一部であるＤ部の
拡大図である。ここで、ハッチング部はクロム等で形成
された遮光部分を示す。図１３におけるＥ部のように、
梁部７に相当する部分の一部（可動範囲制限用突起形成
箇所）に、露光機の解像度以下の微細パターンとしての
分布露光部２２が形成されている。この分布露光部２２
は、光が透過する微小な矩形の多数の窓２３が図１４に
示すような所定の密度で分布形成されている。この矩形
の窓２３の大きさは、このフォトマスク２１を使って露
光する露光機の解像度以下の寸法である。例えば、使用
する露光機が１０対１の縮小露光機で、その解像度が１
ミクロンであれば、１個の矩形の一辺の大きさは１０倍
のレチクルサイズで１ミクロン以下が適当である。図１
４には、図１３のフォトマスク２１のうち、分布露光部
２２をさらに拡大したものと、そのフォトマスク２１の
光の透過量を対応して示す。分布露光部２２でない領域
Ｋ１，Ｋ３における光の透過量はゼロである。一方、分
布露光部２２である領域Ｋ２における光の透過量は、中
央に行くほど大きくなるように、個々の窓部２３の密度
（個数／単位面積）が変えられている。尚、分布露光部
２２である領域Ｋ２における光の透過量は、中央に行く
ほど大きくなっているが、中央部分においては光の透過
量が最大値で一定となる領域Ｋ２’を有している。

【００４０】以上、図１２から図１４で説明したフォト
マスク２１を使って、分布露光した後、現像すると、図
８に示すように、完全に光が透過した部分Ｍ１は、完全
に現像されるため、レジスト２０が完全に除去される。
又、完全に光が遮光された部分Ｍ３は、レジスト２０が
完全に残る。一方、部分的に光が透過した部分Ｍ２は、
レジスト２０の膜厚が減少する。

【００４１】次に、図９に示すように、現像されたレジ
スト２０をフォトマスクとして、犠牲層となるシリコン
酸化膜１９をウエットエッチングもしくはドライエッチ
ングする。望ましくは、ＣＦ₄ とＯ₂ によるドライエッ
チングを行う。ＣＦ₄ はシリコン酸化膜１９をエッチン
グし、Ｏ₂ はレジスト２０をエッチングする。この時、
ＣＦ₄ によるシリコン酸化膜１９のエッチングレートと
Ｏ₂ によるレジスト２０のエッチングレートが等しくな
るように、それぞれのガスの流量や圧力を設定すると、
現像されたレジスト２０の形状がそのまま犠牲層となる
シリコン酸化膜１９に転写される。即ち、犠牲層となる
シリコン酸化膜１９に、一部分その膜厚が薄くなった部
分１９ａと全く膜厚が変化しない部分１９ｂが形成され
る。この膜厚が薄くなった部分１９ａが可動範囲制限用
突起１７の形成箇所である。又、シリコン酸化膜１９が
無くなった領域の一部がアンカー部６の形成箇所とな
る。即ち、フォトマスク２１は微細パターンとしての分
布露光部２２を有するとともに可動部５のアンカー部形
成箇所のレジスト２０を開口するパターンを有する。

【００４２】次に、図１０に示すように、可動部形成膜
としてのポリシリコン薄膜２４を、減圧ＣＶＤ等により
成膜する。次に、図１１に示すように、ポリシリコン薄
膜２４をパターニングし、アンカー部６、開口部１１、
梁部７、重り部８、可動ゲート電極部９，１０、可動範
囲制限用突起１７を一括形成する。

【００４３】最後に、図２に示すように、シリコン酸化
膜１９（犠牲層）をエッチングすると、アンカー部６を
除いて、梁部７、重り部８、可動ゲート電極部９，１
０、および可動範囲制限用突起１７が、下地であるシリ
コン窒化膜４から離間され、可動構造が形成される。

【００４４】このシリコン酸化膜１９（犠牲層）のエッ
チング工程をより詳しく説明すると、基板をエッチング
液中に入れてシリコン酸化膜１９（犠牲層）をエッチン
グし、その後、基板をエッチング液から取り出す。この
状態では基板の表面にエッチング液が付着しているの
で、基板を純水中に入れてエッチング液と置換し、その
後、基板を純水から取り出し、基板を乾燥させる。この
基板の乾燥の際に、可動部（梁部７、重り部８、可動ゲ
ート電極部９，１０）と基板１との間に純水が存在し、
乾燥の進行により純水が液滴状になり、液滴の表面張力
により可動部（梁部７、重り部８、可動ゲート電極部
９，１０）が基板１の表面に引っ張られる形で固着して
可動構造が形成できない場合がある。これに対し、本実
施例では可動範囲制限用突起１７の存在により、上述の
基板表面への可動部の固着を防ぐことができる。これ
は、次の理由によるものと推測される。即ち、可動範囲
制限用突起１７と基板１との間に前述の純水の液滴（図
２においてＷで示す）が形成され、かつ、この液滴は小
さなものである。よって、可動部（梁部７、重り部８、
可動ゲート電極部９，１０）と基板１との間に働く液滴
の表面張力が小さくなり、基板表面への可動部の固着を
防ぐことができる。又、液滴の表面張力が小さくなるこ
とにより仮に可動部が基板表面に一時的に付いたとして
も梁の剛性（復元力）にて可動部が基板表面から離れて
元の状態に戻る。このように、容易にかつ確実に可動構
造を形成できる。

【００４５】このように、半導体基板（Ｐ型シリコン基
板１、シリコン酸化膜２，３、シリコン窒化膜４）の主
表面に厚さが均一なるシリコン酸化膜１９（犠牲層）を
形成し（第１工程）、シリコン酸化膜１９の一部である
可動範囲制限用突起形成箇所を薄くし（第２工程）、シ
リコン酸化膜１９の上に、ポリシリコン薄膜２４（薄膜
よりなる可動部形成膜）を形成し（第３工程）、ポリシ
リコン薄膜２４の下のシリコン酸化膜１９をエッチング
除去して、可動ゲート電極部９，１０以外の可動部５の
下面に、シリコン窒化膜４と可動ゲート電極部９，１０
との間の間隔よりも狭い間隔を形成するための可動範囲
制限用突起１７を形成した（第４工程）。又、この第２
工程において、シリコン酸化膜１９の上にレジスト２０
を形成し、露光機の解像度以下の微細パターン（分布露
光部２２）を有するフォトマスク２１を用いて露光し現
像することでレジスト２０の一部を薄くし、シリコン酸
化膜１９の一部をエッチング除去することでシリコン酸
化膜１９の一部を薄くした。このようにして、シリコン
酸化膜１９の一部を薄くすることにより、フォトマスク
の増加なしで可動範囲制限用突起１７を作製することが
できる。その結果、プロセスを増加することなく図１に
示す半導体加速度センサを製造することができる。

【００４６】以下に、本実施例の応用例を説明する。上
記実施例では、４本の梁部７のそれぞれに可動範囲制限
用突起１７を形成したが、可動範囲制限用突起１７の形
状，構成位置，数等は任意に変更することができる。例
えば、上記実施例では可動範囲制限用突起１７を梁７に
形成したが、重り部８に形成してもよい。この場合に
は、感度を高くすべく重り部８の面積を大きくした際に
は加速度により重り部８の変形が生じるが四角形の重り
部８の各隅部に可動範囲制限用突起１７を設けると、重
り部８の変形が防止できる。又、４本の梁部７のそれぞ
れに可動範囲制限用突起１７を１つずつ設けたが、１本
の梁部７に対し複数個設けてもよい。

【００４７】又、上記実施例では可動部５は両持ち梁構
造としたが、片持ち梁構造であってもよい。さらに、半
導体加速度センサの他にも、半導体ヨーレイトセンサ、
振動センサ等に具体化してもよい。

【００４８】又、可動部５に可動範囲制限用突起１７を
設けるのではなく、図１５に示すように、Ｐ型シリコン
基板１（半導体基板）の上面に可動範囲制限部としての
可動範囲制限用突起２５を形成してもよい。図１５にお
いては、ＬＯＣＯＳ酸化膜にて可動範囲制限用突起２５
を形成している。

【００４９】さらに、可動部５に可動範囲制限用突起１
７を設けると共にＰ型シリコン基板１（半導体基板）の
上面にも可動範囲制限用突起を設けてもよい。この場
合、可動部５の下面に第１の突起を設けるとともにこの
第１の突起と対向する基板の上面に第２の突起を形成し
てもよい。

【００５０】又、図２に示したように可動範囲制限用突
起１７は前記実施例ではポリシリコン薄膜よりなる可動
部５を下方に変位させることにより形成しており可動部
５の膜厚と同じ膜厚であったが、図１６に示すように、
可動範囲制限部としての可動範囲制限用突起２６は可動
部５の膜厚を厚くすることにより形成してもよい。この
場合、過大な加速度が加わった際の耐衝撃性に優れたも
のとなる。

【００５１】さらに、図１７，図１８に示すように実施
してもよい。図１８は図１７のＧ−Ｇ断面図である。各
梁部７には２個ずつの可動範囲制限用突起１７ａ〜１７
ｈが離間して設置され、この各可動範囲制限用突起１７
ａ〜１７ｈの間隔は５０μｍ以上となっている。さら
に、重り部８においても四角形状の重り部８の各辺に対
し２個ずつの四角形状の可動範囲制限用突起１７ｉ〜１
７ｑが離間して設置され、この各可動範囲制限用突起１
７ｉ〜１７ｑの間隔も５０μｍ以上となっている。可動
範囲制限用突起１７ａ〜１７ｑの間隔を５０μｍ以上と
したのは、可動範囲制限用突起１７ａ〜１７ｑと基板表
面（下部電極１８）との対向面積の総和をより小さくし
て、犠牲層エッチング工程での可動範囲制限用突起１７
ａ〜１７ｑと基板表面との間に形成される液滴（エッチ
ング液の置換液）の表面張力の総和を小さくし、可動部
が基板表面に引っ張られて固着するのを回避するためで
ある。

【００５２】さらに、図１７，１８において、図１の可
動ゲート電極部９，１０およびソース・ドレイン部とし
ての固定電極１２，１３，１４，１５については、重り
部８の中央に開口部（貫通孔）５０が設けられ、Ｘ₊ 方
向に延びる片持ち梁状可動ゲート電極部５１とＸ_- 方向
に延びる片持ち梁状可動ゲート電極部５２を形成してい
る。つまり、開口部５０により対向する一対の梁状可動
ゲート電極部５１，５２が形成されている。又、図１の
トランジスタの位置関係と同様に、片持ち梁状可動ゲー
ト電極５１，５２に相対する位置にソート・ドレイン部
としての固定電極５３，５４，５５，５６が形成されて
いる。このように重り部８の中央部において一対の梁状
可動ゲート電極部５１，５２を接近して配置することが
できる。その結果、図１に示す重り部８における対辺か
ら可動ゲート電極部９，１０を突設した場合に比べ、例
えば、重り部８が反った場合にも可動ゲート電極部５
１，５２を基板に接触しにくくでき、又、基板の結晶構
造が等しい部位（領域）に２つのトランジスタを近接し
て形成でき素子特性の均一化を図ることが可能となる。

【００５３】

【発明の効果】以上詳述したように請求項１，２，３，
４に記載の発明によれば、過大な力学量が作用した場合
にもＭＩＳＦＥＴ型トランジスタ特性の劣化を回避でき
る優れた効果を発揮する。

【００５４】請求項５に記載の発明によれば、請求項１
に記載の発明の効果に加え、重り部の変形が防止でき
る。請求項６に記載の発明によれば、請求項３に記載の
発明の効果に加え、容易に突起を形成できる。

【００５５】請求項７に記載の発明によれば、請求項３
に記載の発明の効果に加え、耐衝撃性に優れたものにで
きる。請求項８に記載の発明によれば、請求項１に記載
の半導体力学量センサを容易に製造できる。

【００５６】請求項９に記載の発明によれば、請求項８
に記載の発明の効果に加え、プロセスを増やすことなく
請求項１に記載の半導体力学量センサを製造できる。請
求項１０に記載の発明によれば、請求項９に記載の発明
の効果に加え、プロセスを増やすことなく、可動部固定
用のアンカー部を備えた半導体力学量センサを製造でき
る。

【図面の簡単な説明】

【図１】実施例の半導体加速度センサの平面図。

【図２】図１のＡ−Ａ断面図。

【図３】図１のＢ−Ｂ断面図。

【図４】図１のＣ−Ｃ断面図。

【図５】半導体加速度センサの製造工程を示す断面図。

【図６】半導体加速度センサの製造工程を示す断面図。

【図７】半導体加速度センサの製造工程を示す断面図。

【図８】半導体加速度センサの製造工程を示す断面図。

【図９】半導体加速度センサの製造工程を示す断面図。

【図１０】半導体加速度センサの製造工程を示す断面
図。

【図１１】半導体加速度センサの製造工程を示す断面
図。

【図１２】犠牲層をパターニングするためのフォトマス
クの平面図。

【図１３】フォトマスクの一部拡大図。

【図１４】フォトマスクの分布露光部および光の透過量
を表す説明図。

【図１５】別例の半導体加速度センサの断面図。

【図１６】別例の半導体加速度センサの断面図。

【図１７】別例の半導体加速度センサの断面図。

【図１８】図１７のＧ−Ｇ断面図。

【図１９】従来のＭＩＳＦＥＴ型半導体加速度センサの
平面図。

【図２０】図１９のＦ−Ｆ断面図。

【符号の説明】

１…半導体基板を構成するシリコン基板、２…半導体基
板を構成するシリコン酸化膜、３…半導体基板を構成す
るシリコン酸化膜、４…半導体基板を構成するシリコン
窒化膜、５…可動部、７…梁部、８…重り部、９…可動
ゲート電極部、１０…可動ゲート電極部、１２…ソース
・ドレイン部としての固定電極、１３…ソース・ドレイ
ン部としての固定電極、１４…ソース・ドレイン部とし
ての固定電極、１５…ソース・ドレイン部としての固定
電極、１７…可動範囲制限部としての可動範囲制限用突
起、１９…犠牲層としてのシリコン酸化膜、２０…ポジ
型レジスト、２１…フォトマスク、２２…微細パターン
としての分布露光部、２４…可動部形成膜としてのポリ
シリコン薄膜、２５…可動範囲制限部としての可動範囲
制限用突起、２６…可動範囲制限部としての可動範囲制
限用突起

Claims (10)

【特許請求の範囲】
1. 【請求項１】 半導体基板と、 前記半導体基板の上方に所定の間隔を隔てて配置され、
   その一部に可動ゲート電極部を有し、力学量の作用に伴
   って変位する梁構造の可動部と、 前記半導体基板に不純物拡散層を形成することで構成さ
   れ、前記力学量の作用による前記可動ゲート電極部との
   相対的位置の変化により、流れる電流が変化するソース
   ・ドレイン部と、 前記半導体基板と前記可動部との間に設けられ、前記半
   導体基板と前記可動ゲート電極部との間の間隔よりも狭
   い間隔を形成するための可動範囲制限部とを備えたこと
   を特徴とする半導体力学量センサ。
2. 【請求項２】 請求項１に記載の半導体力学量センサに
   おいて、前記可動部は薄膜よりなる半導体力学量セン
   サ。
3. 【請求項３】 請求項１に記載の半導体力学量センサに
   おいて、前記可動範囲制限部は、前記可動ゲート電極部
   以外の前記可動部の下面に設けた突起にて構成したもの
   である半導体力学量センサ。
4. 【請求項４】 請求項１に記載の半導体力学量センサに
   おいて、前記可動範囲制限部は、前記半導体基板の上面
   に設けた突起にて構成したものである半導体力学量セン
   サ。
5. 【請求項５】 請求項１に記載の半導体力学量センサに
   おいて、前記梁構造の可動部は重り部を有し、前記可動
   範囲制限部は、前記可動部の梁部における前記重り部に
   近接する位置に設けたものである半導体力学量センサ。
6. 【請求項６】 請求項３に記載の半導体力学量センサに
   おいて、前記可動部は薄膜よりなり、前記突起は、前記
   可動部を構成する薄膜を下方に変位させて形成したもの
   である半導体力学量センサ。
7. 【請求項７】 請求項３に記載の半導体力学量センサに
   おいて、前記可動部は薄膜よりなり、前記突起は、前記
   可動部を構成する薄膜の膜厚を部分的に厚くすることに
   より形成したものである半導体力学量センサ。
8. 【請求項８】 半導体基板と、 前記半導体基板の上方に所定の間隔を隔てて配置され、
   その一部に可動ゲート電極部を有し、力学量の作用に伴
   って変位する薄膜よりなる梁構造の可動部と、 前記半導体基板に不純物拡散層を形成することで構成さ
   れ、前記力学量の作用による前記可動ゲート電極部との
   相対的位置の変化により、流れる電流が変化するソース
   ・ドレイン部とを備えた半導体力学量センサの製造方法
   であって、 半導体基板の主表面に厚さが均一なる犠牲層を形成する
   第１工程と、 前記犠牲層の一部である可動範囲制限用突起の形成箇所
   を薄くする第２工程と、 前記犠牲層の上に、薄膜よりなる可動部形成膜を形成す
   る第３工程と、 前記可動部形成膜の下の前記犠牲層をエッチング除去し
   て、可動ゲート電極部以外の可動部の下面に、半導体基
   板と可動ゲート電極部との間の間隔よりも狭い間隔を形
   成するための可動範囲制限用突起を形成する第４工程と
   を備えたことを特徴とする半導体力学量センサの製造方
   法。
9. 【請求項９】 請求項８に記載の半導体力学量センサの
   製造方法において、第２工程は、犠牲層の上にレジスト
   を形成し、露光機の解像度以下の微細パターンを有する
   フォトマスクを用いて露光し現像することでレジストの
   一部を薄くし、前記犠牲層の一部をエッチング除去する
   ことで前記犠牲層の一部を薄くした半導体力学量センサ
   の製造方法。
10. 【請求項１０】 請求項９に記載の半導体力学量センサ
    の製造方法において、前記フォトマスクは前記微細パタ
    ーンを有するとともに可動部のアンカー部形成箇所のレ
    ジストを開口するパターンを有するものである半導体力
    学量センサの製造方法。