JPH08107110A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08107110A JPH08107110A JP24296194A JP24296194A JPH08107110A JP H08107110 A JPH08107110 A JP H08107110A JP 24296194 A JP24296194 A JP 24296194A JP 24296194 A JP24296194 A JP 24296194A JP H08107110 A JPH08107110 A JP H08107110A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- alloy
- film
- pit
- corrosion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【構成】基板上に銅を含むアルミニウム合金膜をスパッ
タリングにより成膜しフォトリソグラフィー工程により
配線幅１μｍ以下の配線を含むアルミニウム合金配線を
形成する半導体装置の製造方法において、前記基板を３
５０℃以上あるいは１００℃以下の温度に設定し、成膜
材として銅の含有量が０．５〜１．０重量％のアルミニ
ウム合金を用いてスパッタリングにより成膜する半導体
装置の製造方法。 【効果】ＥＭ耐性やＳＭ耐性に優れるとともに、ピット
状の腐食の発生が小さく信頼性の高いＡｌ配線を形成す
ることができ、半導体装置の信頼性の向上や長寿命化を
図ることができる。
タリングにより成膜しフォトリソグラフィー工程により
配線幅１μｍ以下の配線を含むアルミニウム合金配線を
形成する半導体装置の製造方法において、前記基板を３
５０℃以上あるいは１００℃以下の温度に設定し、成膜
材として銅の含有量が０．５〜１．０重量％のアルミニ
ウム合金を用いてスパッタリングにより成膜する半導体
装置の製造方法。 【効果】ＥＭ耐性やＳＭ耐性に優れるとともに、ピット
状の腐食の発生が小さく信頼性の高いＡｌ配線を形成す
ることができ、半導体装置の信頼性の向上や長寿命化を
図ることができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、より詳細には、半導体基板上に配線幅１μｍ以
下のアルミニウムの配線（Ａｌ配線）を形成するアルミ
ニウムの配線の形成方法に関する。
に関し、より詳細には、半導体基板上に配線幅１μｍ以
下のアルミニウムの配線（Ａｌ配線）を形成するアルミ
ニウムの配線の形成方法に関する。
【０００２】
【従来の技術】近年、Ａｌ配線の微細化とともにエレク
トロマイグレーション（ＥＭ）耐性やストレスマイグレ
ーション（ＳＭ）耐性の低下が問題となっている。そし
てＥＭ耐性やＳＭ耐性に優れたとものとして微量元素が
添加されたＡｌ合金、特にＥＭ耐性に優れたものとして
銅（Ｃｕ）を含むＡｌ合金が用いられるようになってい
る。 そして、このＣｕを含むＡｌ合金配線形成には、
スパッタリング法が通常用いられている。これは、ター
ゲット材料とほぼ同じ組成の合金膜が形成でき、組成制
御が容易なためである。
トロマイグレーション（ＥＭ）耐性やストレスマイグレ
ーション（ＳＭ）耐性の低下が問題となっている。そし
てＥＭ耐性やＳＭ耐性に優れたとものとして微量元素が
添加されたＡｌ合金、特にＥＭ耐性に優れたものとして
銅（Ｃｕ）を含むＡｌ合金が用いられるようになってい
る。 そして、このＣｕを含むＡｌ合金配線形成には、
スパッタリング法が通常用いられている。これは、ター
ゲット材料とほぼ同じ組成の合金膜が形成でき、組成制
御が容易なためである。
【０００３】しかし、Ｃｕを含むＡｌ合金配線ではピッ
ト状の腐食が問題となる。ピット状腐食とはＡｌ−Ｃｕ
間の局部電池効果によりＡｌが水洗時に溶出し微細空孔
状のＡｌの欠損（ピット状腐食）を生じる現象であり、
その径は１μｍに及ぶこともある。このピット状腐食が
Ａｌ合金配線の表面に発生した場合、ヴィアホール導通
不良の原因になる。特に配線幅１μｍ以下の領域では、
このピット状の腐食は問題となる。
ト状の腐食が問題となる。ピット状腐食とはＡｌ−Ｃｕ
間の局部電池効果によりＡｌが水洗時に溶出し微細空孔
状のＡｌの欠損（ピット状腐食）を生じる現象であり、
その径は１μｍに及ぶこともある。このピット状腐食が
Ａｌ合金配線の表面に発生した場合、ヴィアホール導通
不良の原因になる。特に配線幅１μｍ以下の領域では、
このピット状の腐食は問題となる。
【０００４】これを解決する方法として、Ａｌ合金表面
でのＣｕ濃度を抑えピット状腐食を抑える方法が提案さ
れている。（J.Electrochem.Soc.,Vol.137,No.6,June 1
990,pp1861-1867 ）この方法では、Ｃｕを含むＡｌ合
金、特に熱処理を施した後のＡｌ合金に、Ａｒイオン注
入を施すことにより、Ａｌ合金表面でのＣｕ濃度を低下
させ、Ａｌ合金表面でのピット状腐食を抑えている。
でのＣｕ濃度を抑えピット状腐食を抑える方法が提案さ
れている。（J.Electrochem.Soc.,Vol.137,No.6,June 1
990,pp1861-1867 ）この方法では、Ｃｕを含むＡｌ合
金、特に熱処理を施した後のＡｌ合金に、Ａｒイオン注
入を施すことにより、Ａｌ合金表面でのＣｕ濃度を低下
させ、Ａｌ合金表面でのピット状腐食を抑えている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
方法ではＡｌ配線上面にはピット上の腐食は発生しない
が、Ａｌ配線側面には依然としてピット状の腐食が発生
するという問題があった。すなわち、Ａｌ合金表面での
Ｃｕ濃度は抑えられているが、逆にＡｌ合金内部でのＣ
ｕ濃度が高くなり、そのため、フォトリソグラフィー工
程によりＡｌ配線形成後の水洗時に、そのＡｌ配線側面
にピット状の腐食が発生するのである。
方法ではＡｌ配線上面にはピット上の腐食は発生しない
が、Ａｌ配線側面には依然としてピット状の腐食が発生
するという問題があった。すなわち、Ａｌ合金表面での
Ｃｕ濃度は抑えられているが、逆にＡｌ合金内部でのＣ
ｕ濃度が高くなり、そのため、フォトリソグラフィー工
程によりＡｌ配線形成後の水洗時に、そのＡｌ配線側面
にピット状の腐食が発生するのである。
【０００６】本発明はかかる事情に鑑みてなされたもの
であり、ＥＭ耐性やＳＭ耐性に優れるとともに、ピット
状の腐食の発生が小さく信頼性の高いＡｌ配線を形成す
る半導体装置の製造方法を提供することを目的としてい
る。
であり、ＥＭ耐性やＳＭ耐性に優れるとともに、ピット
状の腐食の発生が小さく信頼性の高いＡｌ配線を形成す
る半導体装置の製造方法を提供することを目的としてい
る。
【０００７】
【課題を解決するための手段】本発明者は、同一重量比
のＣｕを含むＡｌの成膜材をスパッタリングして成膜し
たＡｌ合金中においても、Ｃｕ濃度はＡｌ合金中におい
て厚み方向に分布を有すること、及びこのＣｕ濃度の分
布が、イオン注入や熱処理によって変化する（J.Electr
ochem.Soc.,Vol.137,No.6,June 1990,pp1861-1867 ）、
あるいは成膜温度によって変化する（J.Vac.Sci.Techno
l.A9(3),May/Jun 1991,pp1616-1620）ことに着目して実
験を行ったところ、Ａｌの成膜材のＣｕ濃度を所定の範
囲に抑えることと成膜温度を所定の温度領域とすること
により、Ａｌ合金中のＣｕ濃度を所定の値で厚み方向に
均一化することができること、およびその結果Ａｌ配線
の上面及び側面のピット状腐食の発生を抑えられること
を発見した。
のＣｕを含むＡｌの成膜材をスパッタリングして成膜し
たＡｌ合金中においても、Ｃｕ濃度はＡｌ合金中におい
て厚み方向に分布を有すること、及びこのＣｕ濃度の分
布が、イオン注入や熱処理によって変化する（J.Electr
ochem.Soc.,Vol.137,No.6,June 1990,pp1861-1867 ）、
あるいは成膜温度によって変化する（J.Vac.Sci.Techno
l.A9(3),May/Jun 1991,pp1616-1620）ことに着目して実
験を行ったところ、Ａｌの成膜材のＣｕ濃度を所定の範
囲に抑えることと成膜温度を所定の温度領域とすること
により、Ａｌ合金中のＣｕ濃度を所定の値で厚み方向に
均一化することができること、およびその結果Ａｌ配線
の上面及び側面のピット状腐食の発生を抑えられること
を発見した。
【０００８】すなわち、上記課題を達成するために本発
明に係る半導体装置の製造方法は、基板上に銅を含むア
ルミニウム合金膜をスパッタリングにより成膜しフォト
リソグラフィー工程により配線幅１μｍ以下の配線を含
むアルミニウム合金配線を形成する半導体装置の製造方
法において、前記基板を３５０℃以上あるいは１００℃
以下の温度に設定し、成膜材として銅の含有量が０．５
〜１．０重量％のアルミニウム合金を用いてスパッタリ
ングすることを特徴としている。
明に係る半導体装置の製造方法は、基板上に銅を含むア
ルミニウム合金膜をスパッタリングにより成膜しフォト
リソグラフィー工程により配線幅１μｍ以下の配線を含
むアルミニウム合金配線を形成する半導体装置の製造方
法において、前記基板を３５０℃以上あるいは１００℃
以下の温度に設定し、成膜材として銅の含有量が０．５
〜１．０重量％のアルミニウム合金を用いてスパッタリ
ングすることを特徴としている。
【０００９】
【作用】図１（Ａ）〜（Ｈ）は成膜材としてＣｕの含有
量が１．０重量％のアルミニウム合金を用い、スパッタ
リング時の基板温度を変えて１．２μｍスパッタリング
成膜したＡｌ合金膜中でのＣｕ濃度プロファイルの二次
イオン質量分析法（ＳＩＭＳ）の測定結果である。深さ
０．０μｍの位置がＡｌ合金膜の表面であり、深さ１．
２μｍの位置が下地との界面である。Ｃｕ濃度プロファ
イルは基板温度によってはＣｕの濃度のピーク（Ｃｕピ
ーク）をもつ。基板温度が３５０℃以上ではＣｕピーク
は見られない。基板温度が３００℃以下になるとＣｕピ
ークは下地との界面近傍に現れ、基板温度が下がるに従
ってＡｌ合金膜表面に移動する。そして基板温度が１０
０℃以下になると再びＣｕピークは見られなくなる。
量が１．０重量％のアルミニウム合金を用い、スパッタ
リング時の基板温度を変えて１．２μｍスパッタリング
成膜したＡｌ合金膜中でのＣｕ濃度プロファイルの二次
イオン質量分析法（ＳＩＭＳ）の測定結果である。深さ
０．０μｍの位置がＡｌ合金膜の表面であり、深さ１．
２μｍの位置が下地との界面である。Ｃｕ濃度プロファ
イルは基板温度によってはＣｕの濃度のピーク（Ｃｕピ
ーク）をもつ。基板温度が３５０℃以上ではＣｕピーク
は見られない。基板温度が３００℃以下になるとＣｕピ
ークは下地との界面近傍に現れ、基板温度が下がるに従
ってＡｌ合金膜表面に移動する。そして基板温度が１０
０℃以下になると再びＣｕピークは見られなくなる。
【００１０】図２は成膜材としてＣｕの含有量が０．５
重量％、１．０重量％、２．０重量％のアルミニウム合
金を用い、スパッタリングしたときのＡｌ合金膜中での
Ｃｕ濃度プロファイルの概念図である。成膜材としてＣ
ｕの含有量が１．０重量％を超えるアルミニウム合金を
用いてスパッタリングしたときのＡｌ合金膜は、仮にＣ
ｕ濃度プロファイルを均一化したとしても、Ｃｕ濃度が
高いためピット状腐食の発生を抑えられない。
重量％、１．０重量％、２．０重量％のアルミニウム合
金を用い、スパッタリングしたときのＡｌ合金膜中での
Ｃｕ濃度プロファイルの概念図である。成膜材としてＣ
ｕの含有量が１．０重量％を超えるアルミニウム合金を
用いてスパッタリングしたときのＡｌ合金膜は、仮にＣ
ｕ濃度プロファイルを均一化したとしても、Ｃｕ濃度が
高いためピット状腐食の発生を抑えられない。
【００１１】本発明によれば、基板を３５０℃以上ある
いは１００℃以下の温度に設定し、成膜材として銅の含
有量が０．５〜１．０重量％のアルミニウム合金を用い
てスパッタリングによって、Ａｌ合金膜を形成するの
で、Ａｌ合金膜中のＣｕ濃度はピット状の腐食を起こさ
ない所定の濃度で厚み方向に均一化される。その結果、
Ａｌ配線の上面及び側面のピット状腐食の発生を抑えら
れる。成膜材としてＣｕの含有量が１．０重量％を超え
るアルミニウム合金を用いてスパッタリングした場合
は、Ａｌ合金膜中のＣｕ濃度を均一化しても、Ｃｕ濃度
が高いためピット状腐食の発生を抑えられない。また、
成膜材としてＣｕの含有量が０．５重量％を超えない程
度のアルミニウム合金を用いてスパッタリングした場合
は、Ｃｕの含有量が減少するに伴ってＣｕピークの問題
は減少するが、ＥＭ耐性が不十分になる。
いは１００℃以下の温度に設定し、成膜材として銅の含
有量が０．５〜１．０重量％のアルミニウム合金を用い
てスパッタリングによって、Ａｌ合金膜を形成するの
で、Ａｌ合金膜中のＣｕ濃度はピット状の腐食を起こさ
ない所定の濃度で厚み方向に均一化される。その結果、
Ａｌ配線の上面及び側面のピット状腐食の発生を抑えら
れる。成膜材としてＣｕの含有量が１．０重量％を超え
るアルミニウム合金を用いてスパッタリングした場合
は、Ａｌ合金膜中のＣｕ濃度を均一化しても、Ｃｕ濃度
が高いためピット状腐食の発生を抑えられない。また、
成膜材としてＣｕの含有量が０．５重量％を超えない程
度のアルミニウム合金を用いてスパッタリングした場合
は、Ｃｕの含有量が減少するに伴ってＣｕピークの問題
は減少するが、ＥＭ耐性が不十分になる。
【００１２】なお、この温度範囲はＡｌ合金膜の膜厚が
１．２μｍの場合を基準としたものである。半導体装置
の微細化に伴いＡｌ合金膜の膜厚は薄くなる傾向があ
る。この膜厚が薄くなるに伴い、膜厚が１．０μｍの場
合１００℃以下の範囲であったものが膜厚が１．０μｍ
の場合１２０℃以下の範囲と、低温領域の温度範囲が広
がることとなる。したがって、半導体装置の微細化に対
してもこの温度範囲であれば十分である。
１．２μｍの場合を基準としたものである。半導体装置
の微細化に伴いＡｌ合金膜の膜厚は薄くなる傾向があ
る。この膜厚が薄くなるに伴い、膜厚が１．０μｍの場
合１００℃以下の範囲であったものが膜厚が１．０μｍ
の場合１２０℃以下の範囲と、低温領域の温度範囲が広
がることとなる。したがって、半導体装置の微細化に対
してもこの温度範囲であれば十分である。
【００１３】また、基板温度は３５０℃以上、または１
００℃以下であれば良いが、Ａｌの溶融点が６６０℃で
あるので、基板の温度は溶融点を超えないように維持す
る必要がある。一方、基板温度が、５０℃より下がるに
つれて結晶粒が変化しエレクトロマイグレーション耐性
が徐々に悪化する傾向あるので、５０℃以上であるのが
好ましい。即ち、望ましい基板温度は３５０〜６６０
℃、または５０〜１００℃である。また、基板温度が高
い方が結晶粒が大きく、ＥＭ耐性に優れるので、基板温
度が３５０〜６６０℃の方が５０〜１００℃に比べ望ま
しい。
００℃以下であれば良いが、Ａｌの溶融点が６６０℃で
あるので、基板の温度は溶融点を超えないように維持す
る必要がある。一方、基板温度が、５０℃より下がるに
つれて結晶粒が変化しエレクトロマイグレーション耐性
が徐々に悪化する傾向あるので、５０℃以上であるのが
好ましい。即ち、望ましい基板温度は３５０〜６６０
℃、または５０〜１００℃である。また、基板温度が高
い方が結晶粒が大きく、ＥＭ耐性に優れるので、基板温
度が３５０〜６６０℃の方が５０〜１００℃に比べ望ま
しい。
【００１４】
【実施例】以下、本発明に係る半導体装置の製造方法の
実施例を図表に基づいて説明する。図３Ａ〜Ｄは本発明
の一実施例を説明するための主なる工程での半導体装置
の断面図である。図３ＡはＭＯＳトランジスタを形成し
た状態である。Ｐ型シリコン基板１１のＭＯＳトランジ
スタを形成する領域以外の表面に厚いフィールド酸化膜
１２を形成し、ＭＯＳトランジスタを形成する領域にゲ
ート絶縁膜１３を形成し、ゲート電極１４の形成ととも
に、イオン注入により高濃度のリン（Ｐ）を添加してソ
ース領域１５およびドレイン領域１６の拡散層を形成し
た。続いて、図３Ｂに示すように、この基板表面に厚さ
０．８μｍの層間絶縁膜１７を形成した。次に、図３Ｃ
に示すように、フォトリソグラフィ工程により拡散層と
ゲート電極上にスルーホールを形成し、スパッタリング
法によりそれぞれ厚さが１００ｎｍ、２０ｎｍのＴｉＮ
／Ｔｉのバリアメタル層１８を形成し、ＣＶＤ法により
厚さ１μｍのタングステン（Ｗ）を全面に形成し、ホー
ル内にＷが残るようにドライエッチング法によりＷ及び
ＴｉＮ／Ｔｉを除去し、Ｗの電極１９を形成した。次
に、図３Ｄに示すように、Ｃｕを含むＡｌ成膜材をスパ
ッタリングして、厚さ１．２μｍのＡｌ合金膜を成膜
し、フォトリソグラフィ工程により１．０μｍ幅のＡｌ
配線２０を形成し、抵抗が１４ＭΩｃｍの超純水により
洗浄をおこなった。
実施例を図表に基づいて説明する。図３Ａ〜Ｄは本発明
の一実施例を説明するための主なる工程での半導体装置
の断面図である。図３ＡはＭＯＳトランジスタを形成し
た状態である。Ｐ型シリコン基板１１のＭＯＳトランジ
スタを形成する領域以外の表面に厚いフィールド酸化膜
１２を形成し、ＭＯＳトランジスタを形成する領域にゲ
ート絶縁膜１３を形成し、ゲート電極１４の形成ととも
に、イオン注入により高濃度のリン（Ｐ）を添加してソ
ース領域１５およびドレイン領域１６の拡散層を形成し
た。続いて、図３Ｂに示すように、この基板表面に厚さ
０．８μｍの層間絶縁膜１７を形成した。次に、図３Ｃ
に示すように、フォトリソグラフィ工程により拡散層と
ゲート電極上にスルーホールを形成し、スパッタリング
法によりそれぞれ厚さが１００ｎｍ、２０ｎｍのＴｉＮ
／Ｔｉのバリアメタル層１８を形成し、ＣＶＤ法により
厚さ１μｍのタングステン（Ｗ）を全面に形成し、ホー
ル内にＷが残るようにドライエッチング法によりＷ及び
ＴｉＮ／Ｔｉを除去し、Ｗの電極１９を形成した。次
に、図３Ｄに示すように、Ｃｕを含むＡｌ成膜材をスパ
ッタリングして、厚さ１．２μｍのＡｌ合金膜を成膜
し、フォトリソグラフィ工程により１．０μｍ幅のＡｌ
配線２０を形成し、抵抗が１４ＭΩｃｍの超純水により
洗浄をおこなった。
【００１５】本実施例においては、成膜材として、１．
０重量％のＳｉと２．０重量％のＣｕを含むＡｌ合金
と、２．０重量％のＳｉと１．０重量％のＣｕを含むＡ
ｌ合金と、１．０重量％のＳｉと０．５重量％のＣｕを
含むＡｌ合金とを用い、スパッタリング時の基板温度
を、５０℃、１００℃、１２０℃、２００℃、２３０
℃、３００℃、３５０℃、４００℃と変えてＡｌ合金膜
を成膜した。このときのスパッタリング条件は、日電ア
ネルバ製ＩＬＣ−１０５１を用いて、Ａｒガス圧力４ｍ
Ｔｏｒｒ、ＲＦパワー１０ｋＷ、到達真空度６〜８×１
０-5Ｔｏｒｒである。
０重量％のＳｉと２．０重量％のＣｕを含むＡｌ合金
と、２．０重量％のＳｉと１．０重量％のＣｕを含むＡ
ｌ合金と、１．０重量％のＳｉと０．５重量％のＣｕを
含むＡｌ合金とを用い、スパッタリング時の基板温度
を、５０℃、１００℃、１２０℃、２００℃、２３０
℃、３００℃、３５０℃、４００℃と変えてＡｌ合金膜
を成膜した。このときのスパッタリング条件は、日電ア
ネルバ製ＩＬＣ−１０５１を用いて、Ａｒガス圧力４ｍ
Ｔｏｒｒ、ＲＦパワー１０ｋＷ、到達真空度６〜８×１
０-5Ｔｏｒｒである。
【００１６】そして、抵抗が１４ＭΩｃｍの超純水によ
る洗浄時間を５分間、１０分間、３０分間と変え、図３
Ｄに示す状態で走査型電子顕微鏡（ＳＥＭ）によってＡ
ｌ配線の側面および上面を観察した。Ａｌの成膜材とし
て、１．０％の重量比のＳｉと２．０％の重量比のＣｕ
を含むＡｌの成膜材を用いた結果を表１に、２．０％の
重量比のＳｉと１．０％の重量比のＣｕを含むＡｌの成
膜材を用いた結果を表２に、１．０％の重量比のＳｉと
０．５％の重量比のＣｕを含むＡｌの成膜材を用いた結
果を表３に示す。
る洗浄時間を５分間、１０分間、３０分間と変え、図３
Ｄに示す状態で走査型電子顕微鏡（ＳＥＭ）によってＡ
ｌ配線の側面および上面を観察した。Ａｌの成膜材とし
て、１．０％の重量比のＳｉと２．０％の重量比のＣｕ
を含むＡｌの成膜材を用いた結果を表１に、２．０％の
重量比のＳｉと１．０％の重量比のＣｕを含むＡｌの成
膜材を用いた結果を表２に、１．０％の重量比のＳｉと
０．５％の重量比のＣｕを含むＡｌの成膜材を用いた結
果を表３に示す。
【００１７】成膜材として１．０重量％のＳｉと２．０
重量％のＣｕを含むＡｌ合金を用いた場合、表１からわ
かるように、５分間洗浄したとき、すべての温度領域で
ピット状腐食が発生し、１０分間洗浄したとき、すべて
の温度領域で配線幅の５０％を超えるピット状腐食が発
生した。
重量％のＣｕを含むＡｌ合金を用いた場合、表１からわ
かるように、５分間洗浄したとき、すべての温度領域で
ピット状腐食が発生し、１０分間洗浄したとき、すべて
の温度領域で配線幅の５０％を超えるピット状腐食が発
生した。
【００１８】成膜材として２．０重量％のＳｉと１．０
重量％のＣｕを含むＡｌ合金を用いた場合、表２からわ
かるように、５分間洗浄したとき、基板温度が５０、１
００、３５０、４００℃ではピット状腐食は発生してい
ないが、基板温度が１２０℃では配線上面に、基板温度
が１７０、２００、２３０、３００℃では配線側面にピ
ット状腐食が発生している。１０分間洗浄したとき、基
板温度が５０、１００、３５０、４００℃ではピット状
腐食は発生していないが、基板温度が１２０、１７０、
２００、２３０、３００℃ではＭＩＬ規格（アメリカ軍
用規格）に不合格となる配線幅の５０％を超えるボイド
ライクなピット状腐食が発生している。
重量％のＣｕを含むＡｌ合金を用いた場合、表２からわ
かるように、５分間洗浄したとき、基板温度が５０、１
００、３５０、４００℃ではピット状腐食は発生してい
ないが、基板温度が１２０℃では配線上面に、基板温度
が１７０、２００、２３０、３００℃では配線側面にピ
ット状腐食が発生している。１０分間洗浄したとき、基
板温度が５０、１００、３５０、４００℃ではピット状
腐食は発生していないが、基板温度が１２０、１７０、
２００、２３０、３００℃ではＭＩＬ規格（アメリカ軍
用規格）に不合格となる配線幅の５０％を超えるボイド
ライクなピット状腐食が発生している。
【００１９】３０分間洗浄したときは、基板温度が１２
０、１７０、２００、２３０℃で配線は断線に至ってい
る。
０、１７０、２００、２３０℃で配線は断線に至ってい
る。
【００２０】成膜材として１．０重量％のＳｉと０．５
重量％のＣｕを含むＡｌ合金を用いた場合は、表３から
わかるように、成膜材として２．０重量％のＳｉと１．
０重量％のＣｕを含むＡｌ合金を用いた場合とほぼ同様
の結果を示した。
重量％のＣｕを含むＡｌ合金を用いた場合は、表３から
わかるように、成膜材として２．０重量％のＳｉと１．
０重量％のＣｕを含むＡｌ合金を用いた場合とほぼ同様
の結果を示した。
【００２１】
【表１】
【００２２】
【表２】
【００２３】
【表３】
【００２４】上記の結果より、成膜材として用いるＡｌ
合金中のＣｕを１．０重量％以下に抑えかつ基板を３５
０℃以上あるいは１００℃以下の温度に設定してスパッ
タリングにより成膜したＡｌ合金は、ピット状腐食を抑
えられることがわかった。
合金中のＣｕを１．０重量％以下に抑えかつ基板を３５
０℃以上あるいは１００℃以下の温度に設定してスパッ
タリングにより成膜したＡｌ合金は、ピット状腐食を抑
えられることがわかった。
【００２５】
【発明の効果】以上詳述したように、本発明に係る半導
体装置の製造方法においては、ＥＭ耐性やＳＭ耐性に優
れるとともに、ピット状の腐食の発生が小さく信頼性の
高いＡｌ配線を形成することができる。このため、半導
体装置の信頼性の向上や長寿命化を図ることができる。
体装置の製造方法においては、ＥＭ耐性やＳＭ耐性に優
れるとともに、ピット状の腐食の発生が小さく信頼性の
高いＡｌ配線を形成することができる。このため、半導
体装置の信頼性の向上や長寿命化を図ることができる。
【図１】成膜材として１．０重量％のＣｕを含むＡｌ合
金を用い、スパッタリング時の基板温度を変えて１．２
μｍスパッタリング成膜したＡｌ合金膜中でのＣｕ濃度
プロファイルである。
金を用い、スパッタリング時の基板温度を変えて１．２
μｍスパッタリング成膜したＡｌ合金膜中でのＣｕ濃度
プロファイルである。
【図２】成膜材として、０．５重量％、１．０重量％、
２．０重量％のＣｕを含むＡｌ合金を用いてスパッタリ
ングしたときのＡｌ合金膜中でのＣｕ濃度プロファイル
の概念図である。
２．０重量％のＣｕを含むＡｌ合金を用いてスパッタリ
ングしたときのＡｌ合金膜中でのＣｕ濃度プロファイル
の概念図である。
【図３】実施例の半導体装置の主な工程の断面図であ
る。
る。
１１ Ｐ型シリコン基板 １２ フィールド酸化膜 １３ ゲート絶縁膜 １４ ゲート電極 １５ ソース領域 １６ ドレイン領域 １７ 層間絶縁膜 １８ バリアメタル層 １９ 電極 ２０ Ａｌ配線
Claims (1)
- 【請求項１】基板上に銅を含むアルミニウム合金膜をス
パッタリングにより成膜しフォトリソグラフィー工程に
より配線幅１μｍ以下の配線を含むアルミニウム合金配
線を形成する半導体装置の製造方法において、前記基板
を３５０℃以上あるいは１００℃以下の温度に設定し、
成膜材として銅の含有量が０．５〜１．０重量％のアル
ミニウム合金を用いてスパッタリングすることを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24296194A JPH08107110A (ja) | 1994-10-06 | 1994-10-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24296194A JPH08107110A (ja) | 1994-10-06 | 1994-10-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08107110A true JPH08107110A (ja) | 1996-04-23 |
Family
ID=17096811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24296194A Pending JPH08107110A (ja) | 1994-10-06 | 1994-10-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08107110A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7315084B2 (en) | 2001-12-25 | 2008-01-01 | Nec Electronics Corporation | Copper interconnection and the method for fabricating the same |
-
1994
- 1994-10-06 JP JP24296194A patent/JPH08107110A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7315084B2 (en) | 2001-12-25 | 2008-01-01 | Nec Electronics Corporation | Copper interconnection and the method for fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5514908A (en) | Integrated circuit with a titanium nitride contact barrier having oxygen stuffed grain boundaries | |
| US6262485B1 (en) | Using implants to lower anneal temperatures | |
| JP4591084B2 (ja) | 配線用銅合金、半導体装置及び半導体装置の製造方法 | |
| US3879746A (en) | Gate metallization structure | |
| EP0877421A2 (en) | Sputter deposition and annealing of copper alloy metallization M | |
| JPH10256256A (ja) | 半導体装置の銅金属配線形成方法 | |
| US7601638B2 (en) | Interconnect metallization method having thermally treated copper plate film with reduced micro-voids | |
| US4708904A (en) | Semiconductor device and a method of manufacturing the same | |
| KR100365061B1 (ko) | 반도체소자및반도체소자제조방법 | |
| JPH08107110A (ja) | 半導体装置の製造方法 | |
| CN105244338B (zh) | 用于半导体器件的接触及其形成方法 | |
| JP2000514602A (ja) | 高ドーピングされた領域に対して低い接触抵抗を有する半導体構成要素の製造方法 | |
| KR19980015266A (ko) | 콜리메이터를 이용한 반도체장치의 콘택 형성방법 | |
| JPH11214702A (ja) | 半導体装置およびその製造方法 | |
| JPH05102154A (ja) | 半導体装置 | |
| JP2005051185A (ja) | 熱処理方法及び半導体装置の製造方法 | |
| US7727885B2 (en) | Reduction of punch-thru defects in damascene processing | |
| JPH05102148A (ja) | 半導体装置 | |
| US6884473B2 (en) | Method for fabricating metal silicide | |
| KR960002067B1 (ko) | 반도체장치 및 그의 제조방법 | |
| JP2003100663A (ja) | 銅金属化プロセスにおけるＴａＣＮバリア層の製造方法並びにＴａＣＮバリア層を有する銅金属層構造 | |
| KR100905780B1 (ko) | 게이트 구조물 및 그의 제조방법 | |
| CN112652607A (zh) | 金属互连结构、半导体器件及提高扩散阻挡层性能的方法 | |
| KR100602789B1 (ko) | 반도체 소자의 장벽금속막 형성 방법 | |
| JPH05304148A (ja) | 半導体装置の製造方法 |