CN112652607A - 金属互连结构、半导体器件及提高扩散阻挡层性能的方法 - Google Patents
金属互连结构、半导体器件及提高扩散阻挡层性能的方法 Download PDFInfo
- Publication number
- CN112652607A CN112652607A CN202011430362.6A CN202011430362A CN112652607A CN 112652607 A CN112652607 A CN 112652607A CN 202011430362 A CN202011430362 A CN 202011430362A CN 112652607 A CN112652607 A CN 112652607A
- Authority
- CN
- China
- Prior art keywords
- layer
- diffusion barrier
- plasma
- barrier layer
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 83
- 238000009792 diffusion process Methods 0.000 title claims abstract description 79
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 64
- 239000002184 metal Substances 0.000 title claims abstract description 64
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000002161 passivation Methods 0.000 claims abstract description 36
- 239000000956 alloy Substances 0.000 claims abstract description 32
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims description 38
- 150000002500 ions Chemical class 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 16
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 9
- 229910020517 Co—Ti Inorganic materials 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 229910020515 Co—W Inorganic materials 0.000 claims description 5
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- 229910000531 Co alloy Inorganic materials 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 239000003989 dielectric material Substances 0.000 claims description 2
- 230000002829 reductive effect Effects 0.000 abstract description 6
- 238000009832 plasma treatment Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 195
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 7
- 238000005137 deposition process Methods 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 229910021645 metal ion Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001803 electron scattering Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1005—Formation and after-treatment of dielectrics
- H01L2221/1052—Formation of thin functional dielectric layers
- H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种金属互连结构、半导体器件及提高扩散阻挡层性能的方法，该金属互连结构包括互连金属层、钝化层和扩散阻挡层，所述钝化层连接在所述互连金属层和所述扩散阻挡层之间；所述扩散阻挡层为Co基合金层；所述钝化层为利用等离子体(plasma)处理所述扩散阻挡层的表面形成。该金属互连结构通过将扩散阻挡层设置为Co基合金层，可以在减少扩散阻挡层电阻率的同时为互连线保留更多有效体积；而且利用特殊气体对Co基合金层进行等离子体处理，使得其表面形成钝化层，提高阻挡特性。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种金属互连结构、半导体器件及提高扩散阻挡层性能的方法。
背景技术
随着器件尺寸到达5nm及以下工艺节点，阻挡层材料的电阻率和厚度成为影响中段(MEOL)与后段(BEOL)制程互连线电阻的关键因素，严重制约了器件性能提升。传统工艺中，多使用Ta/TaN、Ti/TiN作为扩散阻挡层、粘附层，从而保证互连金属在高深宽比通孔中能无孔隙生长、台阶覆盖性良好以及阻止金属离子向介质层中扩散，提高可靠性和电迁移特性。同时，Ta/TaN或者Ti/TiN厚度不能减小太多，否则阻挡层不连续会对界面特性产生不利影响，粘附特性也会变差，影响后续Cu、W、Co等互连金属的晶粒生长。
但是，Ta/TaN、Ti/TiN电阻率高，双层结构占据了互连线有效体积，会使得互连线中有效导通电流减小，且总电阻大大增加。特别是当特征尺寸减小到5nm节点及以下时，由于电子散射和晶粒边界散射，互连线电阻率会急剧增加，因此为互连保留更多有效体积显得至关重要。
目前可使用单层Co基合金代替Ta/TaN双层结构，但Co基合金用在接触孔中时，高温长时间退火后，阻挡特性退化，容易使得接触孔中的互连金属与衬底反应形成尖刺，造成较大的漏电。
发明内容
本发明的主要目的在于提供一种金属互连结构、半导体器件及提高扩散阻挡层性能的方法，该金属互连结构通过将扩散阻挡层设置为Co基合金层，可以在减少扩散阻挡层电阻率的同时为互连线保留更多有效体积；而且利用特殊气体对Co基合金层进行等离子体处理，使得其表面形成钝化层，提高阻挡特性，以解决现有技术中扩散阻挡层使得互连线中有效导通电流减小以及阻挡特性易退化的技术问题。
根据一个或多个实施例，一种金属互连结构包括互连金属层、钝化层和扩散阻挡层，所述钝化层连接在所述互连金属层和所述扩散阻挡层之间；所述扩散阻挡层为Co基合金层；所述钝化层为利用等离子体(plasma)处理所述扩散阻挡层的表面形成。
根据一个或多个实施例，一种半导体器件包括：
具有导电结构的衬底；
介质层，所述介质层位于所述导电结构上方，所述介质层具有暴露所述导电结构的开口；
金属互连结构，所述金属互连结构设置在所述开口内，且与所述导电结构导电互连。
根据一个或多个实施例，一种提高扩散阻挡层性能的方法包括以下步骤：
提供具有导电结构的衬底；
形成暴露所述导电结构的开口；
覆盖所述开口内壁淀积钴基合金材料，形成扩散阻挡层；
在所述扩散阻挡层表面利用等离子体(plasma)处理形成钝化层；
在所述开口内淀积互连金属，形成互连金属层。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1a～图1d为本发明的一种实施例中提高扩散阻挡层性能方法的流程示意图；
图2a～图2d为本发明的一种实施例中提高扩散阻挡层性能方法的流程示意图。
图中：
10、开口；100、半导体衬底；200、介质层；300、扩散阻挡层；400、钝化层；500、互连金属层；600、第二盖帽层；700、导电结构；
10'、开口；200'、介质层；300'、扩散阻挡层；400'、钝化层；500'、互连金属层；600'、第一盖帽层。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
图1d和图2d分别示出了本发明的一种构思中金属互连结构的截面图；同时，图1d还示出了本发明的一种构思中半导体器件的部分结构的截面图；图2d还示出了本发明的另一种构思中半导体器件的部分结构的截面图。
参考图1d，在半导体衬底100上设置一层介质层200，半导体衬底100可以为Si衬底、SiGe衬底或者Ge衬底。
导电结构位于半导体衬底中，导电结构可以为形成在半导体衬底上的源漏(未图示)。
介质层200覆盖在半导体衬底100上，介质层200的材料可以为SiO2、SiN、SiOCN、SiOCH或FSG。
开口10设置在介质层200上，并且开口10沿介质层200的厚度方向贯穿，并将半导体衬底100的上表面暴露。
扩散阻挡层300覆盖开口10的内壁以及半导体衬底100的上表面，扩散阻挡层300可以用于阻止金属离子向介质层200扩散，提高可靠性和电迁移特性；还可以阻挡金属与半导体衬底100反应。
扩散阻挡层300可以为Co基合金层，作为本发明构思的一示例性实施方式，采用Co基合金层作为扩散阻挡层300以代替现有技术中的Ta/TaN双层结构，Co基合金层一方面可以阻挡Co或者Cu扩散进入旁边的介质层200，避免器件电迁移特性降低，避免产生缺陷，延长寿命；另一方面可以阻挡金属与半导体衬底100反应。Co基合金层可同时起到衬垫层、阻挡层和浸润层三重效果，大大增加互连线有效体积，减小总的互连线电阻。
Co基合金层的材料可以为Co-Ti、Co-W、Co-Mo或Co-Ta。
钝化层400覆盖扩散阻挡层300的表面，由于在高温下，Co基合金层的性能会退化，比如Co-Ti合金，Ti元素会分凝在界面变得不连续，因而导致该Co基合金层的阻挡特性失效，因而可以在扩散阻挡层300的表面设置一层钝化层400，用于提高扩散阻挡层300的性能。
作为本发明构思的另一示例性实施方式，钝化层400主要利用等离子体(plasma)处理扩散阻挡层300的表面形成；如采用含N离子、F离子、C离子或H离子的气体对扩散阻挡层300表面进行等离子体(plasma)处理，在扩散阻挡层300表面形成一层钝化层400，因而可以在不增加扩散阻挡层300厚度的情况下，提高扩散阻挡层300的特性，可靠性显著提高。
等离子体(plasma)处理的气体可以为NH3或CF4，其中N元素与Ti元素形成TiN或者形成键合，因此即使是在高温下，扩散阻挡层300也能发挥阻挡作用，因而在后续的步骤中，器件就能够经受住高热预算的损坏。
互连金属层500填充在开口10内，并且互连金属层500与钝化层400的表面抵接；互连金属层500与导电结构形成导电互连线。
形成互连金属层500的互连金属可以为Co、Cu、W或Ru。
互连金属层500、钝化层400以及扩散阻挡层300形成本发明构思中的金属互连结构。
作为本发明中的一种实施方式，第二盖帽层600覆盖互连金属层500、钝化层400、扩散阻挡层300以及介质层200的上表面。
第二盖帽层600的材料可以为SiN、Co或TiN。
需要说明的是，第二盖帽层600可以根据实际情况进行选择性设置。
参考图2d，导电结构700设置在半导体衬底100的上方，半导体衬底可以为Si衬底、SiGe衬底或者Ge衬底。
导电结构700可以为互连金属层500，如可以将图1d示出的一半导体器件作为在其上方设置有导电结构700的半导体衬底，互连金属层500即为该导电结构700。
导电结构700的材料可以为Co、Cu、W、Ru。
介质层200'设置在导电结构700上，介质层200'的材料可以为SiO2、SiN、SiOCN、SiOCH或FSG。
开口10'设置在介质层200'上，并且开口10'沿介质层200'的厚度方向贯穿，并暴露导电结构700的上表面。
需要说明的是，可以在介质层200'和导电结构700之间设置一层第一盖帽层600'，当然也可以根据实际情况无需设置第一盖帽层600'。
扩散阻挡层300'覆盖开口10'的内壁以及导电结构700的上表面，扩散阻挡层300'可以用于阻止金属离子向介质层200'扩散，提高可靠性和电迁移特性。
扩散阻挡层300'可以为Co基合金层，Co基合金层可以阻挡Co或者Cu扩散进入旁边的介质层200'，避免器件电迁移特性降低，避免产生缺陷，延长寿命。Co基合金层的材料可以为Co-Ti、Co-W、Co-Mo或Co-Ta。
钝化层400'覆盖扩散阻挡层300'的表面，由于在高温下，Co基合金层的性能会退化，比如Co-Ti合金，Ti元素会分凝在界面变得不连续，因而导致该Co基合金层的阻挡特性失效，因而可以在扩散阻挡层300'的表面设置一层钝化层400'，用于提高扩散阻挡层300'的性能。
作为本发明构思的另一示例性实施方式，钝化层400'主要利用等离子体(plasma)处理扩散阻挡层300'的表面形成；如采用含N离子、F离子、C离子或H离子的气体对扩散阻挡层300'表面进行等离子体(plasma)处理，在扩散阻挡层300'表面形成一层钝化层400'，因而可以在不增加扩散阻挡层300'厚度的情况下，提高扩散阻挡层300的特性，可靠性显著提高。
等离子体(plasma)处理的气体可以为NH3或CF4，其中N元素与Ti元素形成TiN或者形成键合，因此即使是在高温下，扩散阻挡层300'也能发挥阻挡作用，因而在后续的步骤中，器件就能够经受住高热预算的损坏。
互连金属层500'填充在开口10'内，并且互连金属层500'与钝化层400'的表面抵接。
互连金属层500'的材料可以为Co、Cu、W或Ru。
作为本发明中的另一种实施方式，第二盖帽层600覆盖互连金属层500'、钝化层400'、扩散阻挡层300'以及介质层200'的上表面。
第二盖帽层600的材料可以为SiN、Co或TiN。
需要说明的是，第二盖帽层600可以根据实际情况进行选择性设置。
作为本发明构思的另一示例性实施方式，还可以在图2d示出的一半导体器件的基础上，在互连金属层500'的上表面继续淀积淀积介质层200，之后再开进行开口，并在开口内形成金属结构，即依次形成扩散阻挡层300、钝化层400以及互连金属层500。
图1a至图1d示出了提高扩散阻挡层性能的方法的一种实施例的各个阶段。
参考图1a，提供半导体衬底100，半导体衬底100可以为Si衬底、SiGe衬底或者Ge衬底。
导电结构700形成在半导体衬底100内部(未图示)。
介质层200形成在半导体衬底100上，介质层200的材料可以为SiO2、SiN、SiOCN、SiOCH或FSG。介质层200的形成可以采用现有技术中常规的淀积工艺。
开口10形成在介质层200上，可以采用现有技术中的常规刻蚀工艺沿介质层200的厚度方向刻蚀介质层200，形成贯穿介质层200并裸露半导体衬底100上表面的通孔。
扩散阻挡层300覆盖开口10的内壁以及半导体衬底100的上表面，可以采用物理气相淀积(PVD)工艺在开口10的内壁以及半导体衬底100的上表面淀积Co基合金材料形成扩散阻挡层300。
钴基合金材料可以为Co-Ti、Co-W、Co-Mo或Co-Ta。
参考图1b，钝化层400覆盖扩散阻挡层300的表面，可以采用含N离子、F离子、C离子或H离子的气体对扩散阻挡层300的表面进行等离子体(plasma)处理以形成钝化层300。
等离子体(plasma)处理的气体优选为NH3或CF4。
等离子体(plasma)处理的温度在1～600℃范围内，时间在1s～1h范围内。
参考图1c，互连金属层500形成在开口10内，可以在开口10内淀积互连金属，形成互连金属层500。
互连金属可以为Co、Cu、W或Ru。
参考图1d，第二盖帽层600覆盖金属层500、钝化层400、扩散阻挡层300以及介质层200的上表面；可以根据实际情况，采用现有技术中的常规淀积工艺形成第二盖帽层600。
第二盖帽层600的材料可以为SiN、Co或TiN。
图2a至图2d示出了提高扩散阻挡层性能的方法的另一种实施例的各个阶段。
参考图2a，提供在其上方淀积有导电结构700的半导体衬底，半导体衬底可以为Si衬底、SiGe衬底或者Ge衬底。
导电结构700可以为互连金属层500。
介质层200'形成在导电结构700上，可以采用现有技术中常规的淀积工艺在导电结构700上淀积介质材料形成介质层200'。
介质层200'的材料可以为SiO2、SiN、SiOCN、SiOCH或FSG。
根据实际需要可以先在导电结构700上形成一层第一盖帽层600'，可以采用现有技术中常规的淀积工艺在导电结构700上淀积盖帽材料形成第一盖帽层600'。
第一盖帽层600'的材料可以为SiN、Co或TiN。
开口10'形成在介质层200'上，可以采用现有技术中的常规刻蚀工艺沿介质层200'刻蚀介质层200'，形成贯穿介质层200'并裸露导电结构700上表面的通孔；
或者沿介质层200'以及第一盖帽层600'的厚度方向刻蚀介质层200'和第一盖帽层600'，形成贯穿介质层200'以及第一盖帽层600'并裸露导电结构700上表面的通孔。
扩散阻挡层300'覆盖开口10'的内壁以及导电结构700的上表面，可以采用物理气相淀积(PVD)工艺在开口10'的内壁以及导电结构700上表面淀积Co基合金材料形成扩散阻挡层300'。
钴基合金材料可以为Co-Ti、Co-W、Co-Mo或Co-Ta。
参考图2b，钝化层400'覆盖扩散阻挡层300'的表面，可以采用含N离子、F离子、C离子或H离子的气体对扩散阻挡层300'的表面进行等离子体(plasma)处理以形成钝化层300'。
等离子体(plasma)处理的气体优选为NH3或CF4。
等离子体(plasma)处理的温度在1～600℃范围内，时间在1s～1h范围内。
参考图2c，互连金属层500'形成在开口10'内，可以在开口10'内淀积互连金属，形成互连金属层500'。
互连金属可以为Co、Cu、W或Ru。
参考图2d，第二盖帽层600覆盖金属层500'、钝化层400'、扩散阻挡层300'以及介质层200'的上表面；可以根据实际情况，采用现有技术中的常规淀积工艺形成第二盖帽层600。
第二盖帽层600的材料可以为SiN、Co或TiN。
需要说明的是，本发明的说明书和权利要求书中的术语“包括”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列部件不必限于清楚地列出的那些部件，而是可包括没有清楚地列出的或对于部件固有的其它部件。
在本发明中，术语“上”、“下”、“底”、“顶”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系。这些术语主要是为了更好地描述本发明及其实施例，并非用于限定所指示的装置、元件或者组成部分必须具有特定方位，或以特定方位进行构造和操作。
并且，上述部分术语除了可以用于表示方位或者位置关系以外，还可能用于表示其他含义，例如术语“上”在某些情况下也可能用于表示某种依附关系或者连接关系。对于本领域普通技术人员而言，可以根据具体情况理解这些术语在本发明中的具体含义。
另外，本发明中涉及的“第一”、“第二”等的描述，该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。
另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种金属互连结构，其特征在于，包括互连金属层、钝化层和扩散阻挡层，所述钝化层连接在所述互连金属层和所述扩散阻挡层之间；所述扩散阻挡层为Co基合金层；所述钝化层为利用等离子体(plasma)处理所述扩散阻挡层的表面形成。
2.根据权利要求1所述的金属互连结构，其特征在于，形成所述互连金属层的互连金属为Co、Cu、W或Ru。
3.根据权利要求1所述的金属互连结构，其特征在于，所述Co基合金层的材料为Co-Ti、Co-W、Co-Mo或Co-Ta。
4.根据权利要求1所述的金属互连结构，其特征在于，采用含N离子、F离子、C离子或H离子的气体对所述扩散阻挡层表面进行等离子体(plasma)处理，以形成所述钝化层。
5.一种半导体器件，其特征在于，包括：
具有导电结构的衬底；
介质层，所述介质层位于所述导电结构上方，所述介质层具有暴露所述导电结构的开口；
金属互连结构，所述金属互连结构设置在所述开口内，且与所述导电结构导电互连。
6.根据权利要求5所述的半导体器件，其特征在于，所述导电结构设置在半导体衬底中和/或设置在所述半导体衬底上方。
7.一种提高扩散阻挡层性能的方法，其特征在于，包括以下步骤：
提供具有导电结构的衬底；
形成暴露所述导电结构的开口；
覆盖所述开口内壁淀积钴基合金材料，形成扩散阻挡层；
在所述扩散阻挡层表面利用等离子体(plasma)处理形成钝化层；
在所述开口内淀积互连金属，形成互连金属层。
8.根据权利要求7所述的提高扩散阻挡层性能的方法，其特征在于，所述等离子体(plasma)处理的气体为NH3或CF4；所述等离子体(plasma)处理的温度为1～600℃，时间为1s～1h。
9.根据权利要求7所述的提高扩散阻挡层性能的方法，其特征在于，形成暴露所述导电结构的开口包括：
在所述导电结构上方淀积介质材料，形成介质层；
刻蚀所述介质层，以形成裸露所述导电结构上表面的开口。
10.根据权利要求7所述的提高扩散阻挡层性能的方法，其特征在于，还包括：在所述互连金属层上方形成盖帽层；所述盖帽层至少覆盖所述扩散阻挡层和钝化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011430362.6A CN112652607B (zh) | 2020-12-09 | 2020-12-09 | 金属互连结构、半导体器件及提高扩散阻挡层性能的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011430362.6A CN112652607B (zh) | 2020-12-09 | 2020-12-09 | 金属互连结构、半导体器件及提高扩散阻挡层性能的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112652607A true CN112652607A (zh) | 2021-04-13 |
| CN112652607B CN112652607B (zh) | 2023-08-18 |
Family
ID=75350625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011430362.6A Active CN112652607B (zh) | 2020-12-09 | 2020-12-09 | 金属互连结构、半导体器件及提高扩散阻挡层性能的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112652607B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5780356A (en) * | 1995-12-15 | 1998-07-14 | Hyundai Electronics Industires Co., Ltd. | Method for forming metal wire of semiconductor device |
| US6093645A (en) * | 1997-02-10 | 2000-07-25 | Tokyo Electron Limited | Elimination of titanium nitride film deposition in tungsten plug technology using PE-CVD-TI and in-situ plasma nitridation |
| US20030189026A1 (en) * | 2002-04-03 | 2003-10-09 | Deenesh Padhi | Electroless deposition method |
| CN1798868A (zh) * | 2002-04-03 | 2006-07-05 | 应用材料股份有限公司 | 电镀淀积方法 |
| US20080088022A1 (en) * | 2006-10-13 | 2008-04-17 | Stmicroelectronics S.A. | Implementation of a metal barrier in an integrated electronic circuit |
| US20110254121A1 (en) * | 2010-04-16 | 2011-10-20 | International Business Machines Corporation | Programmable anti-fuse structures with conductive material islands |
| CN103474416A (zh) * | 2012-06-06 | 2013-12-25 | 中芯国际集成电路制造(上海)有限公司 | 互连结构及其形成方法 |
| US20190164896A1 (en) * | 2017-11-29 | 2019-05-30 | Tohoku University | Semiconductor devices including cobalt alloys and fabrication methods thereof |
-
2020
- 2020-12-09 CN CN202011430362.6A patent/CN112652607B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5780356A (en) * | 1995-12-15 | 1998-07-14 | Hyundai Electronics Industires Co., Ltd. | Method for forming metal wire of semiconductor device |
| US6093645A (en) * | 1997-02-10 | 2000-07-25 | Tokyo Electron Limited | Elimination of titanium nitride film deposition in tungsten plug technology using PE-CVD-TI and in-situ plasma nitridation |
| US20030189026A1 (en) * | 2002-04-03 | 2003-10-09 | Deenesh Padhi | Electroless deposition method |
| CN1798868A (zh) * | 2002-04-03 | 2006-07-05 | 应用材料股份有限公司 | 电镀淀积方法 |
| US20080088022A1 (en) * | 2006-10-13 | 2008-04-17 | Stmicroelectronics S.A. | Implementation of a metal barrier in an integrated electronic circuit |
| US20110254121A1 (en) * | 2010-04-16 | 2011-10-20 | International Business Machines Corporation | Programmable anti-fuse structures with conductive material islands |
| CN103474416A (zh) * | 2012-06-06 | 2013-12-25 | 中芯国际集成电路制造(上海)有限公司 | 互连结构及其形成方法 |
| US20190164896A1 (en) * | 2017-11-29 | 2019-05-30 | Tohoku University | Semiconductor devices including cobalt alloys and fabrication methods thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112652607B (zh) | 2023-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100779295B1 (ko) | 반도체 집적회로장치 및 그 제조방법 | |
| US7611984B2 (en) | Manufacture method for semiconductor device having improved copper diffusion preventive function of plugs and wirings made of copper or copper alloy | |
| US7612452B2 (en) | Method for manufacturing a semiconductor device and semiconductor device | |
| US7524755B2 (en) | Entire encapsulation of Cu interconnects using self-aligned CuSiN film | |
| US7670943B2 (en) | Enhanced mechanical strength via contacts | |
| TWI400770B (zh) | 積體電路結構及其製作方法 | |
| US20050263902A1 (en) | Barrier free copper interconnect by multi-layer copper seed | |
| US20070045851A1 (en) | Manufacture method for semiconductor device suitable for forming wirings by damascene method and semiconductor device | |
| US6506668B1 (en) | Utilization of annealing enhanced or repaired seed layer to improve copper interconnect reliability | |
| US20050186784A1 (en) | Methods for forming a metal contact in a semiconductor device in which an ohmic layer is formed while forming a barrier metal layer | |
| US20110024908A1 (en) | Low resistance high reliability contact via and metal line structure for semiconductor device | |
| JP2009026989A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP5309722B2 (ja) | 半導体装置およびその製造方法 | |
| US8101513B2 (en) | Manufacture method for semiconductor device using damascene method | |
| US6218303B1 (en) | Via formation using oxide reduction of underlying copper | |
| TWI438865B (zh) | 半導體裝置及其製造方法 | |
| US6251771B1 (en) | Hydrogen passivation of chemical-mechanically polished copper-containing layers | |
| CN112652607B (zh) | 金属互连结构、半导体器件及提高扩散阻挡层性能的方法 | |
| JP2008294062A (ja) | 半導体装置及びその製造方法 | |
| JP2007335578A (ja) | 半導体装置及びその製造方法 | |
| US7524749B2 (en) | Metallization method of semiconductor device | |
| JP3594888B2 (ja) | 半導体装置及びその製造方法 | |
| US7214608B2 (en) | Interlevel dielectric layer and metal layer sealing | |
| JP2010003906A (ja) | 半導体装置及びその製造方法 | |
| JP2011086837A (ja) | 半導体装置およびその形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |