JPH08102921A - 映像信号処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 オフセットサブサンプリングにより帯域圧縮
処理された映像信号を処理する場合、映像信号の多重化
処理により、動画処理回路の回路規模を削減することが
できる映像信号処理装置の提供を目的とする。 【構成】 入力信号に対し１フィールド期間以上時間差
を持った信号を得る遅延回路１０２と、遅延回路１０２
からの２つの出力信号をサブサンプル制御情報を基に生
成した制御信号により多重する多重化回路１０３と、多
重化回路の出力信号の任意の周波数成分を抽出するフィ
ルタ１０４と、その出力から入力信号に対する第１出力
信号と遅延回路１０２から出力される１フィールド期間
以上時間差を持った信号に対する第２出力信号とを分け
る選択手段１０５と、各回路の制御信号を生成する制御
信号生成回路１０１とを有する構成とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はオフセットサブサンプリ
ングにより帯域圧縮処理された映像信号を多重化して処
理する映像信号処理装置に関するものである。

【０００２】

【従来の技術】近年、ハイビジョン信号等の広帯域映像
信号を伝送する際に、その広帯域映像信号をオフセット
サブサンプリングによって帯域圧縮を行い、その帯域圧
縮された映像信号を復元する方式において、フレーム単
位でフィールド間処理を行い高画質化を図る手法（例え
ば、合志 他「ＭＵＳＥ方式の色差信号処理に関する検
討」 電子情報通信学会論文誌Vol.J76-B-I No.3(1993)
p.290〜298および合志他［ＭＵＳＥ方式の高画質化」画
像電子会研究会予稿(1993-04-05)p.17〜20）が提案され
ている。このＭＵＳＥ方式の高画質化においては、フレ
ーム単位でフィールド間処理を行う動画処理回路および
静止画処理回路に必要なメモリの容量を削減した映像信
号処理装置（特願平６−１２２６８５号）も提案されて
いる。

【０００３】以下に従来の映像信号処理装置について説
明する。

【０００４】図７に従来の映像信号処理装置の例とし
て、前記帯域画像圧縮信号の復元装置に備えられている
動画領域の輝度信号処理回路を示す。図７において、７
０１と７０２はオフセットサブサンプルされた入力信号
のフィールド内の標本点から非標本点を内挿する２次元
ローパスフィルタである。７０３はフィールド間垂直ロ
ーパスフィルタで、垂直方向低域周波数成分を抽出す
る。７０５は８ＭＨｚ水平ローパスフィルタで、水平８
ＭＨｚ以下の周波数成分を抽出する。７０４は減算器、
７０６は加算器、７０７はサンプリング周波数変換回路
である。

【０００５】以上のように構成された従来の映像信号処
理装置について、以下その動作について説明する。動画
領域の輝度信号処理回路７００において、この回路の各
部ｌ〜ｐのスペクトル構造を図８（ａ）〜（ｅ）に示
す。まず端子αにはオフセットサブサンプリングにより
帯域圧縮された映像信号が入力され、端子βには端子α
への入力信号に対し、少なくとも１フィールド期間時間
差を持った信号が入力される。端子αとβからの映像信
号は、２次元ローパスフィルタ７０１、７０２でそれぞ
れフィールド内内挿を行い、ともに図８（ａ）に示すよ
うなスペクトル構造を持つ出力信号となる。２次元ロー
パスフィルタ７０１、７０２の出力信号は、フィールド
間垂直ローパスフィルタ７０３に供給される。

【０００６】フィールド間垂直ローパスフィルタ７０３
では、フィールド間で垂直ローパスフィルタ処理を行
い、図８（ｂ）に示すようなスペクトル構造を持つ出力
信号となる。減算器７０４では、２次元ローパスフィル
タ７０２の出力信号とフィールド間垂直ローパスフィル
タ７０３の出力信号との減算処理を行い、図８（ｃ）に
示すようなスペクトル構造を持つ出力信号となる。

【０００７】減算器７０４の出力信号は、８ＭＨｚ水平
ローパスフィルタ７０５に供給される。８ＭＨｚ水平ロ
ーパスフィルタ７０５では、８ＭＨｚ以下の周波数成分
が抽出され、図８（ｄ）に示すようなスペクトル構造を
持つ出力信号となる。加算器７０６では、フィールド間
垂直ローパスフィルタ７０３の出力信号と８ＭＨｚ水平
ローパスフィルタ７０５の出力信号との加算処理が行わ
れ、図８（ｅ）に示すようなスペクトル構造を持つ出力
信号となる。加算器７０６の出力信号は、サンプリング
周波数変換回路７０７に供給され、サンプリング周波数
を３２．４ＭＨｚから４８．６ＭＨｚに変換される。

【０００８】

【発明が解決しようとする課題】ところで上記の従来の
構成では、図７の２次元ローパスフィルタ７０１と７０
２に同じフィルタ特性をもたせているので、同様な構成
の回路が２つ存在し回路規模を増大させるという問題点
を有していた。このように同じ特性を持つフィルタを２
系統必要とする処理を１系統のフィルタで処理を行うに
は時間的に多重化処理する方法が考えられる。

【０００９】図９に一般的によく用いられる多重化して
信号処理を行う回路の一例を示す。図９に示すように２
つの入力信号は、多重化回路で入力信号のサンプリング
周波数の倍レートで交互に切り換えて多重化され、フィ
ルタ処理された後、選択処理されて出力される。この２
つの出力信号は全く同じフィルタ特性で処理された信号
となる。

【００１０】しかしながらＭＵＳＥ信号は、図１０に示
すようにフレーム間、ライン間でオフセットサブサンプ
リングが施された信号であり、サブサンプリングの位相
に応じて異なったフィルタ処理を施さねばならず、前記
の一般的な多重化処理方法が適用できないという問題点
を有していた。

【００１１】本発明は、上記従来の多重化処理方法の課
題を解決するもので、２つの入力信号をサブサンプリン
グの位相情報を基に制御して多重化することによって、
２個存在していたフィールド内内挿手段である前記２次
元ローパスフィルタを１個の２次元ローパスフィルタで
実現し、回路規模を削減させることができる映像信号処
理装置を提供することを目的とする。

【００１２】

【課題を解決するための手段】上記目的を達成するため
に本発明の映像信号処理装置は、オフセットサブサンプ
リングにより帯域圧縮された高品位テレビ信号を入力
し、入力信号に対し少なくとも１フィールド期間時間差
を持った信号を得る遅延手段と、サブサンプル制御情報
を基に制御信号生成手段で生成された制御信号により、
前記現フィールドの信号の非標本点に前記遅延手段から
出力される少なくとも１フィールド期間時間差を持った
信号の標本点を内挿し、もしくは前記遅延手段から出力
される少なくとも１フィールド期間時間差を持った信号
の非標本点に前記現フィールドの信号の標本点を内挿し
て多重化する多重化手段と、前記現フィールドの信号と
前記遅延手段から出力される少なくとも１フィールド期
間時間差を持った信号とのサブサンプルの位相が一致す
るか、一致しないを判定し異なった制御を行う手段を備
え、前記多重化手段の出力信号の任意の周波数成分を抽
出するフィルタ手段と、前記フィルタ出力から前記現フ
ィールドの信号に対する第１出力信号と前記遅延手段か
ら出力される少なくとも１フィールド期間時間差を持っ
た信号に対する第２出力信号とを分ける選択手段と、前
記多重化手段と前記フィルタ手段と前記選択手段とを制
御する制御信号をサブサンプル制御情報により生成する
制御信号生成手段を有する構成となっている。

【００１３】

【作用】本発明は前記した構成により、多重化手段にお
いてサブサンプル制御情報を基に制御信号生成手段で生
成された制御信号により、入力信号の非標本点に遅延手
段から出力される少なくとも１フィールド期間時間差を
持った信号の標本点を内挿し、もしくは遅延手段から出
力される少なくとも１フィールド期間時間差を持った信
号の非標本点に入力信号の標本点を内挿して多重化信号
を生成する。そしてこの多重化信号をフィルタ手段に供
給し、フィルタ手段の出力を選択手段によって、前記入
力信号に対する第１出力信号と前記遅延手段から出力さ
れる少なくとも１フィールド期間時間差を持った信号に
対する第２出力信号とを分けることで、フィルタを１つ
削減でき、回路規模を削減することができる。

【００１４】

【実施例】以下、本発明の実施例について図面を参照し
て説明する。

【００１５】図１は本発明の第１の実施例における映像
信号処理装置の構成を示すブロック図である。また、図
６は各部分における信号を示すグラフである（ここに、
(a)は端子１０６へ供給されるＡ点の信号に対するサブ
サンプル制御信号、(b)は端子１０７へ供給されるＢ点
の信号に対するサブサンプル制御信号、(c)はＥＸＯＲ
１１５から出力される制御信号、(d)は端子１１３へ供
給されるライン交番信号、(e)はＥＸＯＲ１１４から出
力される信号、(f)は端子１１２へ供給されるクロック
信号、(g)はＥＸＯＲ１１６から出力される制御信号、
(h)はＡＮＤ１１７から出力される制御信号である）。
図１において、帯域圧縮された映像信号が入力される入
力端子１は、遅延回路１０２に接続され、フィールドメ
モリ１０９を介して多重化回路１０３に接続されると共
に、制御入力端子１０８からの制御信号によって制御さ
れるスイッチ１１１に接続されている。フィールドメモ
リ１０９の出力端は、フィールドメモリ１１０を介して
スイッチ１１１に接続され、スイッチ１１１の出力端は
多重化回路１０３に接続される。

【００１６】多重化回路１０３の出力端は、フィルタ１
０４に接続され、フィルタ１０４の出力端は選択回路１
０５に接続されている。選択回路１０５の出力端は出力
端子２と出力端子３に接続されている。また制御信号生
成回路１０１において、制御入力端子１１２、１１３に
はそれぞれ図６（ｆ）に示すクロック信号、図６（ｄ）
に示すライン交番信号が入力され、制御入力端子１０６
には図６（ａ）に示すようなＡ点の信号に対するサブサ
ンプル制御情報、制御入力端子１０７には図６（ｂ）に
示すようなＢ点の信号に対するサブサンプル制御情報が
入力され、ＥＸＯＲ（排他的論理和）回路１１６、１１
５、ＡＮＤ（論理和）回路１１７からそれぞれ図６
（ｇ）、図６（ｃ）、図６（ｈ）で示される制御信号を
出力する。

【００１７】ＥＸＯＲ（排他的論理和）回路１１６から
の制御信号は多重化回路１０３と選択回路１０５を、Ｅ
ＸＯＲ回路１１５からの制御信号は選択回路１０５を、
ＡＮＤ（論理和）回路１１７からの制御信号はフィルタ
１０４をそれぞれ制御する。

【００１８】図２は請求項３で示した発明の実施例１で
用いるフィルタ１０４のブロック図である。入力端子Ｃ
は図１の映像信号処理装置回路の端子Ｃと接続され、同
様に出力端子Ｄと出力端子Ｅと制御入力端子Ｉもそれぞ
れ図１の映像信号処理装置回路の端子Ｄ、端子Ｅ、端子
Ｉに接続されている。図２で示すフィルタは３ライン３
タップの２次元ローパスフィルタであり、１ライン遅延
素子２０１と１画素遅延素子２０７の間に、制御入力端
子Ｉへ供給されているＡＮＤ回路１１７の出力信号によ
り制御される位相制御回路２２３が接続されている。

【００１９】図３は請求項３で示した発明の実施例１で
用いる選択回路１０５のブロック図である。入力端子Ｄ
と入力端子Ｅは、それぞれ図１の映像信号処理装置回路
の端子Ｄ、端子Ｅに接続され、同様に出力端子Ｆと出力
端子Ｇと制御入力端子Ｊと制御入力端子Ｋもそれぞれ図
１の映像信号処理装置回路の端子Ｆ、端子Ｇ、端子Ｊ、
端子Ｋに接続されている。入力端子Ｄと入力端子Ｅはい
ずれも制御入力端子Ｊから制御信号により選択制御され
るスイッチ３０１と３０２に接続されている。スイッチ
３０１の出力端は１画素遅延素子３０３を介して出力端
Ｆに接続されている。スイッチ３０２の出力端は、制御
入力端子Ｋからの制御信号により選択制御されるスイッ
チ３０５に接続されるとともに、１画素遅延素子３０４
を介してスイッチ３０５に接続されている。スイッチ３
０５の出力端は出力端子Ｇに接続されている。

【００２０】以上のように構成されたこの実施例の映像
信号処理装置において、以下その動作を説明する。ま
ず、オフセットサブサンプリングによって帯域圧縮され
た後、デジタル映像信号が入力端子１から入力され、遅
延回路１０２に供給される。遅延回路１０２に入力され
た信号は、フィールドメモリ１０９を介して多重化回路
１０３の入力端子Ａにメイン信号として供給されると共
に、スイッチ１１１に供給されている。フィールドメモ
リ１０９の出力信号は、フィールドメモリ１１０を介し
てスイッチ１１１に供給され、制御入力端子１０８から
の制御信号によってフィールドごとにいずれか一方に選
択されて、多重化回路１０３の入力端子Ｂにサブ信号と
して供給される。多重化回路１０３では、ＥＸＯＲ回路
１１６からの制御信号により、メイン信号の非標本点に
サブ信号の標本点を内挿して、図４に示すような多重化
信号を生成する。

【００２１】図４（ａ）はメイン信号とサブ信号のサブ
サンプリング位相が逆の場合における多重化信号の例を
示し、図４（ｃ）はメイン信号とサブ信号のサブサンプ
リング位相が同じ場合における多重化信号の例を示して
いる。

【００２２】図４（ａ）のような多重化信号がフィルタ
１０４に供給された場合を説明する。この多重化信号を
１画素遅延させた信号は図４（ｂ）のようになり（１ラ
イン遅延させた場合も同様）、位相制御は必要としない
ので、フィルタ１０４に備えられている位相制御回路２
２３のスイッチ２２２では端子ｅを選択する。

【００２３】次に図４（ｃ）のような多重化信号がフィ
ルタ１０４に供給された場合を説明する。この多重化信
号を１画素遅延させた信号は図４（ｅ）のようになり
（１ライン遅延させた場合も同様）、図４（ｃ）と
（ｅ）の画素配列において中ラインにあるサブ信号の画
素Ｓ24、Ｓ22の位置にはそれぞれサブ信号の画素Ｓ22、
Ｓ20が配列されなければならないので、サブ信号の中ラ
インの画素についてだけ２画素遅延させる必要がある。
したがってフィルタ１０４に備えられている位相制御回
路２２３のスイッチ２２２では、メイン信号とサブ信号
のサブサンプリング位相が同じでサブ信号の画素がスイ
ッチ２２２に入力された時のみ端子ｄを選択する。

【００２４】位相制御回路２２３ではＡＮＤ回路１１７
の出力信号を基にして上記のような制御を行う。フィル
タ１０４の端子Ｄと端子Ｅからの出力信号は、いずれも
選択回路１０５に備えられているスイッチ３０１と３０
２に供給される。スイッチ３０１では、ＥＸＯＲ回路１
１６からの制御信号により、メイン信号に対応した出力
を１画素遅延素子３０３を介して出力端子Ｆに出力す
る。

【００２５】スイッチ３０２では、ＥＸＯＲ回路１１６
からの制御情報により、サブ信号に対応した出力をスイ
ッチ３０５に供給すると共に、１画素遅延素子３０４を
介してスイッチ３０５に供給している。スイッチ３０５
ではＥＸＯＲ回路１１５からの制御信号により、メイン
信号とサブ信号のサブサンプリング位相が逆の場合端子
ｆを選択する。

【００２６】メイン信号とサブ信号のサブサンプリング
位相が同じ場合、図４（ｅ）と（ｆ）に示されている画
素配列に示すように、サブ信号の画素Ｓ22に対して処理
された画素の位置にはサブ信号の画素Ｓ23に対して処理
された画素が配列される必要があるため、端子ｇを選択
して出力端子Ｇに出力する。以上より、出力端子Ｆから
は入力されたメイン信号の標本点から非標本点を内挿し
た信号が出力され、出力端子Ｇからは入力されたサブ信
号の標本点から非標本点を内挿した信号が出力される。

【００２７】以上のように本実施例によれば、多重化回
路１０３、フィルタ１０４、選択回路１０５、制御信号
生成回路１０１を用いることによって、従来例における
図７のフィルタ回路７０８の回路規模をおよそ半減する
ことができる。

【００２８】次に、本発明の第２実施例について、図面
を参照しながら説明する。

【００２９】第２の実施例における映像信号処理装置の
主な構成は図１に示すとうり本発明の第１の実施例と同
様である。フィルタ１０４の構成が第一の実施例と異な
る他はすべて同様である。

【００３０】図５は請求項３で示した発明の実施例２で
用いるフィルタ１０４のブロック図である。入力端子Ｃ
は図１の映像信号処理装置回路の端子Ｃと接続され、同
様に出力端子Ｄと出力端子Ｅと制御入力端子Ｉもそれぞ
れ図１の映像信号処理装置回路の端子Ｄ、端子Ｅ、端子
Ｉに接続されている。図５で示すフィルタは５ライン５
タップの対象型２次元ローパスフィルタであり、加算器
５３８と加算器５３９の間に、制御入力端子Ｉへ供給さ
れているＡＮＤ回路１１７の出力信号により制御される
位相制御回路５４２が接続されている。同様に加算器５
４０と加算器５４１の間に、制御入力端子Ｉへ供給され
ているＡＮＤ回路１１７の出力信号により制御される位
相制御回路５４３が接続されている。

【００３１】以上のように構成されたこの実施例の映像
信号処理装置において、以下その動作を説明する。フィ
ルタ１０４へ入力される信号は、第１の実施例で説明し
たものと同じである。フィルタ１０４に備えられている
位相制御回路５４２と位相制御回路５４３の制御は、第
１の実施例の場合と同様にＡＮＤ回路１１７の出力信号
により制御を行う。メイン信号とサブ信号のサブサンプ
リング位相が逆の場合、スイッチ５４４では端子ｉを選
択する。メイン信号とサブ信号のサブサンプリング位相
が同じでサブ信号の画素がスイッチ５４４に入力された
時のみ端子ｈを選択する。スイッチ５４５も同様であ
る。フィルタ１０４の端子Ｄと端子Ｅからの出力信号
は、選択回路１０５へ入力され第１の実施例と同じ処理
が施される。以上より、出力端子Ｆからは入力されたメ
イン信号の標本点から非標本点を内挿した信号が出力さ
れ、出力端子Ｇからは入力されたサブ信号の標本点から
非標本点を内挿した信号が出力される。

【００３２】以上のようにこの実施例によって、フィル
タのライン数やタップ数が異なり、位相制御回路の位置
が異なる場合でも第１の実施例と同様の効果を得ること
ができる。

【００３３】なお、第１の実施例においてフィルタ１０
３を３ライン３タップの２次元ローパスフィルタとし、
第２の実施例においてフィルタ１０３を５ライン５タッ
プの２次元ローパスフィルタとしたが、ＮラインＭタッ
プのフィルタを用いても良いことは言うまでもない。た
だし、ＮとＭは正の整数である。また、第２の実施例に
おいて位相制御回路５４２は加算器５３８と加算器５３
９の間に、位相制御回路５４３は加算器５４０と加算器
５４１の間に接続したが、画素配列の補正を行える場所
であればどこにいくつ接続しても良いことは言うまでも
ない。

【００３４】

【発明の効果】以上述べたところから明らかなように、
本発明によれば、多重化手段において入力された現フィ
ールドの信号と遅延手段から出力される少なくとも１フ
ィールド期間時間差を持った信号とを多重することがで
きる。この多重化信号をフィルタ手段に供給し、フィル
タ手段の出力を選択手段によって、入力信号に対する第
１出力信号と前記遅延手段から出力される少なくとも１
フィールド期間時間差を持った信号に対する第２出力信
号とを分けることで、フィルタを１つ削減できるため、
回路規模を削減することができその実用的効果は大き
い。

【図面の簡単な説明】

【図１】本発明による映像信号処理装置の一実施例を示
すブロック図である。

【図２】図１に示すフィルタ回路の回路構成例を示すブ
ロック図である。

【図３】図１に示す選択回路の回路構成例を示すブロッ
ク図である。

【図４】図１に示す多重化回路から出力される信号の画
素配列例を示す画素配列図である。

【図５】図１に示すフィルタ回路の他の回路構成例を示
すブロック図である。

【図６】図１に示す映像信号処理装置において用いられ
る制御信号の一例を示す波形図である。

【図７】従来の映像信号処理装置の一例を示すブロック
図である。

【図８】図７に示す映像信号処理装置の動作スペクトル
構造図である。

【図９】一般的な多重化信号処理回路の一例を示すブロ
ック図である。

【図１０】ＭＵＳＥ方式におけるサブサンプルの関係図
である。

【符号の説明】

１ 映像信号入力端子 ２，３ 映像信号出力端子 １００ 映像信号処理回路 １０１ 制御信号生成回路 １０６，１０７，１０８，１１２，１１３ 制御信号入
力端子 １０２ 遅延回路 １０３，９０３ 多重化回路 １０４，９０４ フィルタ回路 １０５，９０５ 選択回路 １０９，１１０ フィールドメモリ １１１，２２２，３０１，３０２，３０５，５４４，５
４５ スイッチ １１４〜１１６ ＥＸＯＲ回路 １１７ ＡＮＤ回路 １１８ インバータ回路 ２００ ２次元フィルタ回路 ２０１，２０２，５０１〜５０４ １ライン遅延素子 ２０３〜２１０，３０３，３０４，５０５〜５２０ １
画素遅延素子 ２１１〜２１９，５２９〜５３７ 係数器 ２２０〜２２１，５２１〜５２８，５３８〜５４１，７
０６ 加算器 ２２３，５４２，５４３ 位相制御回路 ３００ 選択回路 ５００ ２次元フィルタ回路 ７００ 動画領域の輝度信号処理回路 ７０１，７０２ ２次元ローパスフィルタ ７０３ フィールド間垂直ローパスフィルタ ７０４ 減算器 ７０５ ８ＭＨｚ水平ローパスフィルタ ７０７ サンプリング周波数変換回路 ７０８ フィルタ回路 ９００ 多重化信号処理回路 ９０１，９０２ 入力端子 ９０６，９０７ 出力端子 ９０９，９１０ 入力信号 ９１１，９１２ 出力信号 ９１３ 多重化信号

フロントページの続き (72)発明者 石津 厚 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 二宮 佑一 東京都世田谷区砧一丁目10番11号 日本放 送協会放送技術研究所内 (72)発明者 山口 孝一 東京都世田谷区砧一丁目10番11号 日本放 送協会放送技術研究所内 (72)発明者 和泉 吉則 東京都世田谷区砧一丁目10番11号 日本放 送協会放送技術研究所内 (72)発明者 合志 清一 東京都世田谷区砧一丁目10番11号 日本放 送協会放送技術研究所内 (72)発明者 苗村 昌秀 東京都世田谷区砧一丁目10番11号 日本放 送協会放送技術研究所内 (72)発明者 福田 淳 東京都世田谷区砧一丁目10番11号 日本放 送協会放送技術研究所内

Claims (3)

【特許請求の範囲】
1. 【請求項１】 オフセットサブサンプリングにより帯域
   圧縮された高品位テレビ信号を入力し、入力信号に対し
   少なくとも１フィールド期間時間差を持った信号を得る
   遅延手段と、入力された現フィールドの信号と前記遅延
   手段から出力される少なくとも１フィールド期間時間差
   を持った信号とを多重する多重化手段と、前記多重化手
   段の出力信号から任意の周波数成分を抽出するフィルタ
   手段と、前記フィルタ出力から前記現フィールドの信号
   に対する第１出力信号と、前記遅延手段から出力される
   少なくとも１フィールド期間時間差を持った信号に対す
   る第２出力信号とを分ける選択手段と、前記多重化手段
   と前記フィルタ手段と前記選択手段とを制御する制御信
   号をサブサンプル制御情報により生成する制御信号生成
   手段とを備えたことを特徴とする映像信号処理装置。
2. 【請求項２】 前記多重化手段は、前記サブサンプル制
   御情報を基に前記制御信号生成回路から出力される制御
   信号により、前記現フィールドの信号の非標本点に前記
   遅延手段から出力される少なくとも１フィールド期間時
   間差を持った信号の標本点を内挿し、もしくは前記遅延
   手段から出力される少なくとも１フィールド期間時間差
   を持った信号の非標本点に前記現フィールドの信号の標
   本点を内挿して、多重化することを特徴とする請求項１
   記載の映像信号処理装置。
3. 【請求項３】 前記フィルタ手段と前記選択手段は、前
   記現フィールドの信号と前記遅延手段から出力される少
   なくとも１フィールド期間時間差を持った信号とのサブ
   サンプル位相が一致するか、一致しないかを判定し異な
   った制御を行う手段を具備することを特徴とする請求項
   １記載の映像信号処理装置装置。