JPH079635B2 - データ転送装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ転送装置に関し、特に、データ転送装置
に下位装置を接続することなく、上位装置からデータ転
送装置の試験ができるデータ転送装置に関するものであ
る。

〔従来の技術〕

従来、情報処理システムにおけるデータ転送装置を試験
する場合は、データ転送装置にデータ転送を行なう入出
力装置等または試験器を接続して試験を行なっている。
まれに、データ転送装置内にデータ折返しの機能を設け
てデータパスの試験を行なっているものもある。

〔発明が解決しようとする課題〕

しかし、情報処理システムの規模によっては、主記憶装
置の接続されたシステムバスに入出力専用のプロセッサ
を接続し、このプロセッサの下位に数百台ものデータ転
送装置とこれに接続された入出力装置が設けられること
がある。このようなシステムの製造時において、データ
転送装置の全てに入出力装置や試験器を接続して試験を
行なうことは、試験準備のために多大の経費と床面積と
を必要とするという問題がある。また、入出力装置等を
接続して試験を行ない障害が検出されたとき、その障害
がデータ転送装置側にあるのか入出力装置側にあるのか
の切分けが容易でなく、別の入出力装置あるいは試験器
等と入れ替えての試験を要し、このためにはシステムを
を停止し電源を落としてケーブルの接続替えを行なわな
ければならない煩雑さがある。また、前述のデータ折返
しによるデータパスの試験では、上位装置が試験モード
であることを意識して、毎回コマンドを発行しているた
め、一連の動作シーケンスの試験ができない。さらに、
前述データ折返しによるデータパスの試験では、入出力
装置を接続した場合のようなデータ転送の下位終了をさ
せることができないという欠点を有している。

本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、あたかも入出力装置を接続しデ
ータ転送装置を介して入出力装置と一連の動作シーケン
スが行なわれているようにデータ転送装置が動作して試
験を行なえるデータ転送装置を提供することにある。

〔課題を解決するための手段〕

このような目的を達成するために本発明は、情報処理装
置システムの主記憶装置と周辺装置との間でデータ転送
を行なうデータ転送装置において、上位装置から送られ
る周辺装置用のコマンドを受信するコマンド受信手段
と、主記憶装置に格納されている試験用コマンド群を上
位装置から与えられる先頭番地から逐次読み出し解析後
実行する手段と、主記憶装置に前記コマンド群にそれぞ
れ対応して格納されているる試験用データカウントをコ
マンドを読み出す際に付随して読み出し試験用データの
転送量の制御を行なう手段と、上位装置から試験モード
の指示が与えられたとき周辺装置に閉塞の指示を与え、
試験用データカウント及びデータコントロールワード内
のバイトカウントに基づいてデータ転送の上位終了、同
時終了、下位終了の制御を行なう試験モード制御手段と
を設けるようにしたものである。

〔作用〕

本発明によるデータ転送装置においては、あたかも入出
力装置を接続し、入出力装置との一連の動作を行なって
いるようにすることができ、また、データ転送の上位・
同時・下位終了の制御を行なうことができる。

〔実施例〕

第１図は本発明によるデータ転送装置の一実施例を示す
ブロック系統図、データ転送装置が入出力プロセッサに
接続されたチャネル装置である場合を示している。

第１図において、システムバスに主プロセッサ１、主記
憶装置２、入出力プロセッサ３および診断プロセッサ４
が接続されていて、さらに入出力プロセッサ３には複数
のチャネル装置５が接続され、チャネル装置５のそれぞ
れに入出力制御装置６を介して入出力装置７が接続され
ている。

チャネル装置５は、従来から設けられているチャネル制
御回路50と、システムバス幅と同バイトの送信バッファ
51と、送信バッファ51に接続されたセレクタ52と、セレ
クタ52に接続された１バイトの送信レジスタ53と、送信
レジスタ53の内容を入出力制御装置６との間のデータ転
送線に送出する１バイトのドライバDRと、このデータ転
送線に接続された１バイトのレシーバREと、レシーバRE
からの出力を受ける１バイトの受信レジスタ55と、受信
レジスタ55の内容をシステムバス幅と同バイト分蓄積し
て出力する受信バッファ54とを有する。この他にチャネ
ル装置５は、新しく送信バッファ51への入力を並列に引
き込んで送信されるコマンドを受信するコマンド受信回
路56と、主記憶装置２に格納されている試験用コマンド
群21を逐次読み出し解析後実行する試験用コマンド読み
出し制御回路57と、読み出したコマンドに対応して主記
憶装置２に格納されている試験用データカウント22を読
み出しデータ転送量の制御を行なう試験用データカウン
ト読み出し制御回路5Aと、チャネル制御回路50の入出力
線を並列に引き込んだ試験モード制御回路58と、レシー
バREと受信レジスタ55との間に設けられ試験モード制御
回路58の制御によりレシーバREの出力と試験用コマンド
読み出し制御回路57からの出力とを切り替えて受信しレ
ジスタ55に出力するセレクタ59とを有している。

なお、チャネル制御回路50は入出力プロセッサ３を介し
て与えられる試験モード指定信号と試験モード解除信号
との２つの信号は無視するが、他の制御信号ならびに制
御はすべて試験モード中であっても実行する。また、試
験モード制御回路58は、入出力プロセッサ３との間では
試験モード指定信号と試験モード解除信号との２つの信
号の受信を行なって、この指定と解除との期間は、入出
力制御装置６へ閉塞信号（例えばレベルロー）ａを送出
し、入出力制御装置６に代わってコマンド受信回路56の
受信コマンドを実行し、本来入出力制御装置６から入出
力プロセッサ３へ送られるべきコマンドを主記憶装置２
から読み出して試験用コマンド読み出し制御回路57から
セレクタ59を介して送出させたり、試験用データカウン
トを主記憶装置２から読み出してデータコントロールワ
ード内のバイトカウントを用いてデータ転送の上位終
了、下位終了等の逐次制御動作を行なう。

第２図は第１図の装置の試験モード中におけるデータ転
送動作の一例を示すシーケンス図で、同図において、チ
ャネル装置５と入出力制御装置６を含む入出力装置７と
の間の点線は試験モード中でない場合に送受されること
を示している。以下、第２図を参照して第１図の装置の
動作について説明する。

まず、主プロセッサ１または診断プロセッサ４からチャ
ネル装置５のアドレスを指定して試験モード指定が行な
われると、入出力プロセッサ３はこの報告を受けて指定
されたアドレスのチャネル装置５に制御信号線を介して
試験モード指定を行なう。試験モード制御回路58は、こ
の指定を受けて入出力制御装置６に閉塞信号ａを送出し
て、チャネル装置５との間の全ての接続線を開放状態と
する。

次に、主プロセッサ１または診断プロセッサ４はデータ
転送の指示を入出力プロセッサ３に与える。そこで入出
力プロセッサ３は主記憶装置２の指定された制御情報か
ら指定されているチャネル装置５のアドレスを知り、こ
のチャネル装置５に起動信号を送る。この起動信号発生
はチャネル制御回路50を介して入出力制御装置６へ送出
されるが、入出力制御装置６は受けることができず、代
わりに試験モード制御回路58が受ける。試験モード制御
回路58は起動信号を受けると、試験用コマンド読み出し
制御回路57に指示して、あらかじめ上位装置より与えら
れた試験用コマンド群21の先頭番地をもとに主記憶装置
２から試験用コマンドを読み出させ、セレクタ59,,受信
レジスタ55,受信バッファ54を介してこのコマンドを入
出力プロセッサ３に割込み信号として与える。

続いて試験モード制御回路58は、試験用データカウント
読み出し制御回路5Aに指示して、読み出した試験用コマ
ンド21に対応する試験用データカウント22を主記憶装置
２から読み出させ試験モード制御回路58内に保持する。
そこで入出力プロセッサ３は、再び通常の方法で、上記
の主記憶装置２の指定された制御情報から、送受信の指
定，主記憶装置２の転送データのアドレス，カウント等
の情報を含んだデータコントロールワードを送信する。
このデータコントロールワードはコマンド受信回路56で
受信され、この信号が試験モード制御回路58に伝えられ
ると、試験モード制御回路58は、再び試験用コマンド読
み出し制御回路57に指示して主記憶装置２に格納されて
いる試験用コマンド21を読み出させ、前回と同様にセレ
クタ59等を介して入出力プロセッサ３に割込み信号とし
て与える。その結果、入出力プロセッサ３は通常の方法
で主記憶装置２の指定されたアドレスからのデータを送
信バッファ51へ転送する。このときチャネル制御回路50
は試験モード制御回路58との間で制御信号の送受を行な
いつつ、転送データを送信バッファ51に受信させ、受信
されたデータをセレクタ52,送信レジスタ53,ドライバDR
に炭出して廃棄させる。

さらに、試験モード制御回路58は、データコントロール
ワード内のバイトカウントよりも試験用データカウント
の方が先に尽きると、チャネル制御回路50との間で下位
終了の逐次動作を行ない、データコントロールワード内
のバイトカウントの方が先に尽きると、上位終了の動作
を行ない、同時に尽きると同時終了の動作を行なう。

所定のデータ転送後、試験モード制御回路58は、試験用
コマンド読み出し制御回路57に指示して、終了ステータ
ス要求コマンドを送出させ、制御線を介してチャネル制
御回路50が受けた確認信号を受け、再び試験用コマンド
読み出し制御回路57に指示して、終了ステータスおよび
終了了コマンドを前回と同様にセレクタ59等を介して入
出力プロセッサ３に送出させて、一連の転送動作を終了
する。

なお、上記のデータ転送では入出力装置７への送信の場
合について述べたが、受信の試験では、あらかじめ主記
憶装置２に特定のデータを格納しておいて、これを送出
してもよいし、データコントロールワードに折返し情報
を含まて、この折返し情報を受けた試験モード制御回路
58は、送信バッファ51が受けたデータをドライバDR,レ
シーバREを介して受信バッファ54に蓄積させ、、チャネ
ル制御回路50に指示して返送させてもよい。

また、上記実施例では入出力プロセッサ３とチャネル装
置５との間に送受されるコマンドはデータバスを介して
行なわれるものとしたが、これらのコマンドが制御線を
介して行なわれる場合にはコマンド受信回路56,試験用
コマンド読み出し制御回路57,試験用データカウント読
み出し回路5Aは共に入出力プロセッサ３との間の制御線
に並列に接続されることになる。

〔発明の効果〕

以上説明したように本発明は、入出力装置へのコマンド
を受信し、主記憶装置に格納されている試験用コマンド
群を逐次読み出し、これらのコマンドを実行することに
より、あたかも入出力装置を接続し入出力装置との一連
の動作シーケンスを行なっているようにすることがで
き、また、試験用コマンドに対応して主記憶装置に格納
されている試験用データカウントを読み出してデータの
転送量の制御を行なうことにより、データ転送の上位・
同時・下位終了の制御を行なうことができるので、デー
タ転送装置に入出力装置または試験器を接続せずにデー
タ転送装置の試験を行なうことができ、試験工数を大幅
に節減できる効果がある。

【図面の簡単な説明】

第１図は本発明によるるデータ転送装置の一実施例を示
すブロック系統図、第２図は第１図の装置の試験モード
中におけるデータ転送動作の一例を示すシーケンス図で
ある。 １……主プロセッサ、２……主記憶装置、３……入出力
プロセッサ、４……診断プロセッサ、５……チャネル装
置、６……入出力制御装置、７……入出力装置、50……
チャネル制御回路、51……送信バッファ、52,59……セ
レクタ、53……送信レジスタ、54……受信バッファ、55
……受信レジスタ、56……コマンド受信回路、57……試
験用コマンド読み出し制御回路、58……試験モード制御
回路、5A……試験用データカウント読み出し制御回路。

Claims (1)

【特許請求の範囲】
1. 【請求項１】情報処理装置システムの主記憶装置と周辺
   装置との間でデータ転送を行なうデータ転送装置におい
   て、上位装置から送られる周辺装置用のコマンドを受信
   するコマンド受信手段と、前記主記憶装置に格納されて
   いる試験用コマンド群を前記上位装置から与えられる先
   頭番地から逐次読み出し解析後実行する手段と、前記主
   記憶装置に前記コマンド群にそれぞれ対応して格納され
   ている試験用データカウントを前記コマンドを読み出す
   際に付随して読み出し試験用データの転送量の制御を行
   なう手段と、前記上位装置から試験モードの指示が与え
   られたとき前記周辺装置に閉塞の指示を与え、前記試験
   用データカウント及びデータコントロールワード内のバ
   イトカウントに基づいてデータ転送の上位終了、同時終
   了、下位終了の制御を行なう試験モード制御手段とを備
   えたことを特徴とするデータ転送装置。