JPH0795764A - Ｄｃ／ｄｃコンバータ - Google Patents
Ｄｃ／ｄｃコンバータInfo
- Publication number
- JPH0795764A JPH0795764A JP5236147A JP23614793A JPH0795764A JP H0795764 A JPH0795764 A JP H0795764A JP 5236147 A JP5236147 A JP 5236147A JP 23614793 A JP23614793 A JP 23614793A JP H0795764 A JPH0795764 A JP H0795764A
- Authority
- JP
- Japan
- Prior art keywords
- output
- transistor
- voltage
- converter
- short
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Protection Of Static Devices (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 負荷短絡時や出力待機時に出力電流を遮断し
て電子部品が破損されるのを防止する。 【構成】 入力電圧Ｖｉを制御用ＩＣ１に供給して、制
御用ＩＣ１の発振出力に応じてスイッチングトランジス
タＱ１をスイッチングし、コイルＬに蓄積されたエネル
ギを整流用ダイオードＤｉを介して出力するＤＣ／ＤＣ
コンバータにおいて、整流用ダイオードＤｉと出力端と
の間にトランジスタＱ２を接続し、このトランジスタの
オン，オフのしきい値電圧差と入力および出力電圧差を
利用し、出力短絡時または待機時にトランジスタＱ２を
非導通にし、過大な短絡電流が流れるのを防止する。
て電子部品が破損されるのを防止する。 【構成】 入力電圧Ｖｉを制御用ＩＣ１に供給して、制
御用ＩＣ１の発振出力に応じてスイッチングトランジス
タＱ１をスイッチングし、コイルＬに蓄積されたエネル
ギを整流用ダイオードＤｉを介して出力するＤＣ／ＤＣ
コンバータにおいて、整流用ダイオードＤｉと出力端と
の間にトランジスタＱ２を接続し、このトランジスタの
オン，オフのしきい値電圧差と入力および出力電圧差を
利用し、出力短絡時または待機時にトランジスタＱ２を
非導通にし、過大な短絡電流が流れるのを防止する。
Description
【０００１】
【産業上の利用分野】この発明はＤＣ／ＤＣコンバータ
に関し、特に、負荷を短絡したときに発振を停止させる
保護回路を内蔵した制御用の集積回路（ＩＣ）を使用す
る他励式非絶縁型のＤＣ／ＤＣコンバータに関する。
に関し、特に、負荷を短絡したときに発振を停止させる
保護回路を内蔵した制御用の集積回路（ＩＣ）を使用す
る他励式非絶縁型のＤＣ／ＤＣコンバータに関する。
【０００２】
【従来の技術】他励式非絶縁型ＤＣ／ＤＣコンバータに
使用されている制御用ＩＣは、通常電圧検出型の短絡保
護回路を内蔵しているのが一般的である。この保護回路
は、出力電圧を常に監視しておき、負荷短絡時に出力電
圧が低下したことを検出して、スイッチングトランジス
タの発振を停止し、オフ状態にさせるものである。
使用されている制御用ＩＣは、通常電圧検出型の短絡保
護回路を内蔵しているのが一般的である。この保護回路
は、出力電圧を常に監視しておき、負荷短絡時に出力電
圧が低下したことを検出して、スイッチングトランジス
タの発振を停止し、オフ状態にさせるものである。
【０００３】図３はそのような他励式非絶縁型ＤＣ／Ｄ
Ｃコンバータの基本回路図であり、入力電圧Ｖｉとし
て、たとえば直流１２Ｖが入力されたとき、出力電圧Ｖ
ｏとして、たとえば５Ｖに降圧させるものである。図３
において、制御用ＩＣ１の電源入力端子Ｖｃｃには入力
電圧Ｖｉが与えられ、接地端子Ｇは接地される。発振出
力端子ＯＵＴは、スイッチングトランジスタＱ１のベー
スに接続されており、このスイッチングトランジスタＱ
１のエミッタには入力電圧Ｖｉが与えられ、スイッチン
グトランジスタＱ１のコレクタはコイルＬの一端に接続
されるとともに、整流用ダイオードＤｉのカソードに接
続されている。コイルＬの他端は出力端に接続されると
ともに、抵抗Ｒ１を介して制御用ＩＣ１の入力端子ＩＮ
に接続されている。整流用ダイオードＤｉのアノードは
接地され、コイルＬの他端と接地間には平滑用のコンデ
ンサＣ１が接続されている。また、制御用ＩＣ１の入力
端ＩＮは抵抗Ｒ２を介して接地され、制御用ＩＣ１のＳ
ＣＰ端子と接地間にはコンデンサＣ２が接続されてい
る。このコンデンサＣ２は負荷が短絡したときに充電さ
れ、充電を終了したときに抵抗Ｒ１を介して出力電圧Ｖ
ｏが出力されていなければ、制御用ＩＣ１の発振出力端
子ＯＵＴから発振出力を停止させる。
Ｃコンバータの基本回路図であり、入力電圧Ｖｉとし
て、たとえば直流１２Ｖが入力されたとき、出力電圧Ｖ
ｏとして、たとえば５Ｖに降圧させるものである。図３
において、制御用ＩＣ１の電源入力端子Ｖｃｃには入力
電圧Ｖｉが与えられ、接地端子Ｇは接地される。発振出
力端子ＯＵＴは、スイッチングトランジスタＱ１のベー
スに接続されており、このスイッチングトランジスタＱ
１のエミッタには入力電圧Ｖｉが与えられ、スイッチン
グトランジスタＱ１のコレクタはコイルＬの一端に接続
されるとともに、整流用ダイオードＤｉのカソードに接
続されている。コイルＬの他端は出力端に接続されると
ともに、抵抗Ｒ１を介して制御用ＩＣ１の入力端子ＩＮ
に接続されている。整流用ダイオードＤｉのアノードは
接地され、コイルＬの他端と接地間には平滑用のコンデ
ンサＣ１が接続されている。また、制御用ＩＣ１の入力
端ＩＮは抵抗Ｒ２を介して接地され、制御用ＩＣ１のＳ
ＣＰ端子と接地間にはコンデンサＣ２が接続されてい
る。このコンデンサＣ２は負荷が短絡したときに充電さ
れ、充電を終了したときに抵抗Ｒ１を介して出力電圧Ｖ
ｏが出力されていなければ、制御用ＩＣ１の発振出力端
子ＯＵＴから発振出力を停止させる。
【０００４】このように構成された従来のＤＣ／ＤＣコ
ンバータにおいて、たとえば１２Ｖの入力電圧Ｖｉが入
力されると、制御用ＩＣ１は出力電圧Ｖｏが５Ｖとなる
ような発振出力をスイッチングトランジスタＱ１のベー
スに与え、スイッチングトランジスタＱ１がスイッチン
グ動作する。このスイッチング出力は整流用ダイオード
Ｄｉによって整流され、コイルＬと平滑用コンデンサＣ
１とによって平滑され、５Ｖの直流電圧が出力電圧Ｖｏ
として出力される。そして、負荷が短絡すると、コンデ
ンサＣ２が充電され、充電が完了したときに、出力電圧
Ｖｏが出ていなければ、制御用ＩＣ１はスイッチングト
ランジスタＱ１への発振出力を停止させる。
ンバータにおいて、たとえば１２Ｖの入力電圧Ｖｉが入
力されると、制御用ＩＣ１は出力電圧Ｖｏが５Ｖとなる
ような発振出力をスイッチングトランジスタＱ１のベー
スに与え、スイッチングトランジスタＱ１がスイッチン
グ動作する。このスイッチング出力は整流用ダイオード
Ｄｉによって整流され、コイルＬと平滑用コンデンサＣ
１とによって平滑され、５Ｖの直流電圧が出力電圧Ｖｏ
として出力される。そして、負荷が短絡すると、コンデ
ンサＣ２が充電され、充電が完了したときに、出力電圧
Ｖｏが出ていなければ、制御用ＩＣ１はスイッチングト
ランジスタＱ１への発振出力を停止させる。
【０００５】図４は従来のＤＣ／ＤＣコンバータの他の
例であって、たとえば５Ｖの入力電圧Ｖｉに対して、−
１２Ｖの出力電圧Ｖｏを出力する回路図である。図４に
おいて、コイルＬの接続位置に整流用ダイオードＤｉを
接続し、整流用ダイオードＤｉの接続位置にコイルＬを
接続した以外は、前述の図３と同じであり、入力電圧Ｖ
ｉとして５Ｖが入力されると、出力電圧Ｖｏとして−１
２Ｖを出力し、負荷が短絡されたときの動作は図３と同
じである。
例であって、たとえば５Ｖの入力電圧Ｖｉに対して、−
１２Ｖの出力電圧Ｖｏを出力する回路図である。図４に
おいて、コイルＬの接続位置に整流用ダイオードＤｉを
接続し、整流用ダイオードＤｉの接続位置にコイルＬを
接続した以外は、前述の図３と同じであり、入力電圧Ｖ
ｉとして５Ｖが入力されると、出力電圧Ｖｏとして−１
２Ｖを出力し、負荷が短絡されたときの動作は図３と同
じである。
【０００６】図５は従来のＤＣ／ＤＣコンバータのさら
に他の例であって、たとえば５Ｖの直流電圧が入力され
ると、＋１２Ｖの直流電圧を出力する昇圧型である。図
５において、コイルＬと整流用ダイオードＤｉとを直列
接続し、コイルＬと整流用ダイオードＤｉとの接続点に
スイッチングトランジスタＱ１のコレクタを接続し、ス
イッチングトランジスタＱ１のエミッタを接地した以外
は図３と同様にして構成される。この図５に示したＤＣ
／ＤＣコンバータは、入力電圧ＶｉによってコイルＬに
エネルギが蓄積され、制御用ＩＣ１の発振出力に応じて
スイッチングトランジスタＱ１がスイッチングすると、
コイルＬに蓄積されたエネルギが整流用ダイオードＤｉ
を介して出力され、入力電圧Ｖｉが昇圧されて出力電圧
Ｖｏとして出力される。
に他の例であって、たとえば５Ｖの直流電圧が入力され
ると、＋１２Ｖの直流電圧を出力する昇圧型である。図
５において、コイルＬと整流用ダイオードＤｉとを直列
接続し、コイルＬと整流用ダイオードＤｉとの接続点に
スイッチングトランジスタＱ１のコレクタを接続し、ス
イッチングトランジスタＱ１のエミッタを接地した以外
は図３と同様にして構成される。この図５に示したＤＣ
／ＤＣコンバータは、入力電圧ＶｉによってコイルＬに
エネルギが蓄積され、制御用ＩＣ１の発振出力に応じて
スイッチングトランジスタＱ１がスイッチングすると、
コイルＬに蓄積されたエネルギが整流用ダイオードＤｉ
を介して出力され、入力電圧Ｖｉが昇圧されて出力電圧
Ｖｏとして出力される。
【０００７】
【発明が解決しようとする課題】図５に示したＤＣ／Ｄ
Ｃコンバータにおいては、負荷が短絡すると、前述の図
３と同様にして、制御用ＩＣ１の発振出力がスイッチン
グトランジスタＱ１のベースに与えられなくなり、スイ
ッチングトランジスタＱ１がスイッチング動作を停止す
る。しかし入力電圧Ｖｉが与えられている限り、図６に
示すように、コイルＬから整流用ダイオードＤｉを介し
て短絡電流が流れてしまい、コイルＬや整流用ダイオー
ドＤｉを破壊してしまうおそれがある。
Ｃコンバータにおいては、負荷が短絡すると、前述の図
３と同様にして、制御用ＩＣ１の発振出力がスイッチン
グトランジスタＱ１のベースに与えられなくなり、スイ
ッチングトランジスタＱ１がスイッチング動作を停止す
る。しかし入力電圧Ｖｉが与えられている限り、図６に
示すように、コイルＬから整流用ダイオードＤｉを介し
て短絡電流が流れてしまい、コイルＬや整流用ダイオー
ドＤｉを破壊してしまうおそれがある。
【０００８】また、図７に示すように、制御用ＩＣ１の
制御端子ＣＴＬと入力電源との間にスイッチ２を接続
し、スイッチ２をオフさせたときには待機状態とし、ス
イッチ２をオンさせたときのみ、制御用ＩＣ１から発振
出力をスイッチングトランジスタＱ１のベースに与える
ように制御することができる。しかしながら、スイッチ
２をオフして、制御用ＩＣ１の発振を停止させて待機状
態にしても、入力電圧Ｖｉが供給されているため、出力
端に負荷電流に応じた電圧Ｖｏ＝Ｖｉ−ＶD （Ｖ D は負
荷電流に応じて変化する）が出力されてしまい、負荷側
に接続された機器や装置の誤動作を引起こすなどの不具
合を生じる。
制御端子ＣＴＬと入力電源との間にスイッチ２を接続
し、スイッチ２をオフさせたときには待機状態とし、ス
イッチ２をオンさせたときのみ、制御用ＩＣ１から発振
出力をスイッチングトランジスタＱ１のベースに与える
ように制御することができる。しかしながら、スイッチ
２をオフして、制御用ＩＣ１の発振を停止させて待機状
態にしても、入力電圧Ｖｉが供給されているため、出力
端に負荷電流に応じた電圧Ｖｏ＝Ｖｉ−ＶD （Ｖ D は負
荷電流に応じて変化する）が出力されてしまい、負荷側
に接続された機器や装置の誤動作を引起こすなどの不具
合を生じる。
【０００９】それゆえに、この発明の主たる目的は、負
荷短絡時や出力待機時に出力電流を遮断できるようなＤ
Ｃ／ＤＣコンバータを提供することである。
荷短絡時や出力待機時に出力電流を遮断できるようなＤ
Ｃ／ＤＣコンバータを提供することである。
【００１０】
【課題を解決するための手段】請求項１に係る発明は、
負荷短絡時に発振を停止できる保護回路を内蔵した集積
回路を使用するＤＣ／ＤＣコンバータにおいて、集積回
路と負荷との間に接続される出力電流遮断用のトランジ
スタを含み、負荷短絡時または待機時にトランジスタを
非導通にできるように、制御電圧を与えるように構成さ
れる。
負荷短絡時に発振を停止できる保護回路を内蔵した集積
回路を使用するＤＣ／ＤＣコンバータにおいて、集積回
路と負荷との間に接続される出力電流遮断用のトランジ
スタを含み、負荷短絡時または待機時にトランジスタを
非導通にできるように、制御電圧を与えるように構成さ
れる。
【００１１】請求項２に係る発明は、請求項１のトラン
ジスタのしきい値電圧と入力電圧および出力電圧の電圧
差に応じて、トランジスタを遮断する。
ジスタのしきい値電圧と入力電圧および出力電圧の電圧
差に応じて、トランジスタを遮断する。
【００１２】
【作用】この発明に係るＤＣ／ＤＣコンバータは、負荷
短絡時または待機時に集積回路と負荷との間に接続され
ている出力電流遮断用のトランジスタを非導通にするよ
うにしたので、負荷短絡時にＤＣ／ＤＣコンバータを構
成する各素子が破壊されるおそれをなくすことができ
る。
短絡時または待機時に集積回路と負荷との間に接続され
ている出力電流遮断用のトランジスタを非導通にするよ
うにしたので、負荷短絡時にＤＣ／ＤＣコンバータを構
成する各素子が破壊されるおそれをなくすことができ
る。
【００１３】
【実施例】図１はこの発明の一実施例の電気回路図であ
る。図１において、整流用ダイオードＤｉのカソードと
出力端との間にはトランジスタＱ２のエミッタ−コレク
タが接続され、トランジスタＱ２のベースは抵抗Ｒ３を
介して接地されるとともに、抵抗Ｒ４を介してトランジ
スタＱ２のエミッタに接続される。それ以外の構成は図
７と同じである。
る。図１において、整流用ダイオードＤｉのカソードと
出力端との間にはトランジスタＱ２のエミッタ−コレク
タが接続され、トランジスタＱ２のベースは抵抗Ｒ３を
介して接地されるとともに、抵抗Ｒ４を介してトランジ
スタＱ２のエミッタに接続される。それ以外の構成は図
７と同じである。
【００１４】通常動作時においては、制御用ＩＣ１の発
振動作によってスイッチングトランジスタＱ１がスイッ
チングし、コイルＬに蓄積されたエネルギが整流用ダイ
オードＤｉを介して出力されるが、整流用ダイオードＤ
ｉのカソード、すなわちＡ点の電圧ＶA は次の第（１）
式で表すことができる。
振動作によってスイッチングトランジスタＱ１がスイッ
チングし、コイルＬに蓄積されたエネルギが整流用ダイ
オードＤｉを介して出力されるが、整流用ダイオードＤ
ｉのカソード、すなわちＡ点の電圧ＶA は次の第（１）
式で表すことができる。
【００１５】ＶA ＝ＶO ＋ＶCES ≒ＶO …（１） また、負荷短絡時には、電圧ＶA は次の第（２）式で表
すことができる。
すことができる。
【００１６】ＶA ＝Ｖｉ−ＶD ≒Ｖi …（２） ここで、ＶCES はトランジスタＱ２のコレクタ・エミッ
タ間電圧であり、ＶD は整流用ダイオードＤｉのカソー
ド・アノード間によって生じる電圧降下分の電圧であ
る。上述の第（１）式および第（２）式において、Ｖ
CES ，ＶD ＜＜Ｖｉ，Ｖｏであるので無視すると、通常
動作時はＶA ≒Ｖｏ，負荷短絡時はＶA ≒Ｖｉと置くこ
とができる。よって、通常動作時と負荷短絡時での電圧
ＶA の比はＶｏ／Ｖｉとなる。
タ間電圧であり、ＶD は整流用ダイオードＤｉのカソー
ド・アノード間によって生じる電圧降下分の電圧であ
る。上述の第（１）式および第（２）式において、Ｖ
CES ，ＶD ＜＜Ｖｉ，Ｖｏであるので無視すると、通常
動作時はＶA ≒Ｖｏ，負荷短絡時はＶA ≒Ｖｉと置くこ
とができる。よって、通常動作時と負荷短絡時での電圧
ＶA の比はＶｏ／Ｖｉとなる。
【００１７】また、トランジスタＱ２のベース・エミッ
タ間電圧ＶBEはＶBE＝ＶA （Ｒ３／（Ｒ３＋Ｒ４））と
なり、通常動作時と負荷短絡時でのＶBEの比はＤＣ／Ｄ
Ｃコンバータの入力電圧Ｖｉと出力電圧Ｖｏの比Ｖｏ／
Ｖｉと同じになる。
タ間電圧ＶBEはＶBE＝ＶA （Ｒ３／（Ｒ３＋Ｒ４））と
なり、通常動作時と負荷短絡時でのＶBEの比はＤＣ／Ｄ
Ｃコンバータの入力電圧Ｖｉと出力電圧Ｖｏの比Ｖｏ／
Ｖｉと同じになる。
【００１８】一方、バイポーラトランジスタのオン状態
とオフ状態のしきい値電圧は一般に、ＶBE(on)ＭＩＮ．
＝約０．６Ｖであり、ＶBE(off) ＭＡＸ．＝約０．４Ｖ
であり、その電圧比はＶBE(on)／ＶBE(off) ＝約１．５
となる。
とオフ状態のしきい値電圧は一般に、ＶBE(on)ＭＩＮ．
＝約０．６Ｖであり、ＶBE(off) ＭＡＸ．＝約０．４Ｖ
であり、その電圧比はＶBE(on)／ＶBE(off) ＝約１．５
となる。
【００１９】実際のトランジスタＱ２のベースエミッタ
間電圧ＶBEは、ＶBE＝ＶA （Ｒ３／（Ｒ３＋Ｒ４））で
あり、電圧ＶA を抵抗Ｒ３とＲ４とで分圧して得られ
る。今、入力電圧Ｖｉ，出力電圧Ｖｏのとき、ベース・
エミッタ間電圧ＶBEがオン状態（ＶBE＝０．６Ｖ）にな
るように、出力電圧Ｖｏに応じて抵抗Ｒ３とＲ４とを設
定する。また、抵抗Ｒ４はトランジスタＱ２に負荷電流
に応じてベース電流が流せる値とする。次に、この抵抗
Ｒ３とＲ４の定数のとき、入出力電圧比（昇圧比）がＶ
ｏ／Ｖｉ＝１．５以上であれば、負荷短絡時にトランジ
スタＱ２のベース・エミッタ間電圧ＶBEは、ＶBE＝０．
４Ｖ以下となり、オフ状態とすることができる。
間電圧ＶBEは、ＶBE＝ＶA （Ｒ３／（Ｒ３＋Ｒ４））で
あり、電圧ＶA を抵抗Ｒ３とＲ４とで分圧して得られ
る。今、入力電圧Ｖｉ，出力電圧Ｖｏのとき、ベース・
エミッタ間電圧ＶBEがオン状態（ＶBE＝０．６Ｖ）にな
るように、出力電圧Ｖｏに応じて抵抗Ｒ３とＲ４とを設
定する。また、抵抗Ｒ４はトランジスタＱ２に負荷電流
に応じてベース電流が流せる値とする。次に、この抵抗
Ｒ３とＲ４の定数のとき、入出力電圧比（昇圧比）がＶ
ｏ／Ｖｉ＝１．５以上であれば、負荷短絡時にトランジ
スタＱ２のベース・エミッタ間電圧ＶBEは、ＶBE＝０．
４Ｖ以下となり、オフ状態とすることができる。
【００２０】ただし、昇圧比が１．５以下の場合、負荷
短絡時にＶBE＝０．４Ｖ以上となり、オフ状態にはする
ことができない。つまり、ベース・エミッタ間電圧ＶBE
のオン／オフのしきい値電圧よりも昇圧比が大の場合に
おいてのみ適用できる。したがって、通常動作時におい
ては、トランジスタＱ２がオンし、負荷側へ出力電圧Ｖ
ｏを出力することができ、負荷短絡時にはトランジスタ
Ｑ２がオフし、出力電圧Ｖｏを遮断することが可能とな
る。
短絡時にＶBE＝０．４Ｖ以上となり、オフ状態にはする
ことができない。つまり、ベース・エミッタ間電圧ＶBE
のオン／オフのしきい値電圧よりも昇圧比が大の場合に
おいてのみ適用できる。したがって、通常動作時におい
ては、トランジスタＱ２がオンし、負荷側へ出力電圧Ｖ
ｏを出力することができ、負荷短絡時にはトランジスタ
Ｑ２がオフし、出力電圧Ｖｏを遮断することが可能とな
る。
【００２１】図２はこの発明の他の実施例を示す電気回
路図である。この図２に示した実施例は図１のバイポー
ラトランジスタＱ２に代えて、ＭＯＳ ＦＥＴＱ３を用
いたものであり、その他の構成は図１と同じであり、Ｍ
ＯＳ ＦＥＴＱ３のゲートとソース間に与えられる設定
電圧ＶGSのみが異なる。このようにＭＯＳ ＦＥＴＱ３
を用いても、図１と同様の効果を得ることができる。
路図である。この図２に示した実施例は図１のバイポー
ラトランジスタＱ２に代えて、ＭＯＳ ＦＥＴＱ３を用
いたものであり、その他の構成は図１と同じであり、Ｍ
ＯＳ ＦＥＴＱ３のゲートとソース間に与えられる設定
電圧ＶGSのみが異なる。このようにＭＯＳ ＦＥＴＱ３
を用いても、図１と同様の効果を得ることができる。
【００２２】
【発明の効果】以上のように、この発明によれば、集積
回路と負荷との間にトランジスタを接続し、負荷短絡時
または待機時にトランジスタを非導通にするようにした
ので、負荷短絡時または待機時に過大な負荷電流が流れ
て電子部品が破損するのを防止できる。
回路と負荷との間にトランジスタを接続し、負荷短絡時
または待機時にトランジスタを非導通にするようにした
ので、負荷短絡時または待機時に過大な負荷電流が流れ
て電子部品が破損するのを防止できる。
【図１】この発明の一実施例の電気回路図である。
【図２】この発明の他の実施例の電気回路図である。
【図３】従来の他励式非絶縁型ＤＣ／ＤＣコンバータの
基本回路図である。
基本回路図である。
【図４】従来のＤＣ／ＤＣコンバータの他の例を示す回
路図である。
路図である。
【図５】従来の昇圧型のＤＣ／ＤＣコンバータの電気回
路図である。
路図である。
【図６】図５に示したＤＣ／ＤＣコンバータで短絡電流
が流れる動作を説明するための図である。
が流れる動作を説明するための図である。
【図７】従来の待機型のＤＣ／ＤＣコンバータの一例を
示す電気回路図である。
示す電気回路図である。
１ 制御用ＩＣ ２ スイッチ Ｑ１，Ｑ２ トランジスタ Ｑ３ ＭＯＳ ＦＥＴ Ｄｉ 整流用ダイオード Ｌ コイル Ｒ１〜Ｒ４ 抵抗 Ｃ１，Ｃ２ コンデンサ
Claims (2)
- 【請求項１】 負荷短絡時に発振を停止できる保護回路
を内蔵した集積回路を使用するＤＣ／ＤＣコンバータに
おいて、 前記集積回路と負荷との間に接続される出力電流遮断用
のトランジスタを備え、 負荷短絡時または待機時に前記トランジスタを非導通に
できるように、該トランジスタに制御電圧を与えること
を特徴とする、ＤＣ／ＤＣコンバータ。 - 【請求項２】 前記トランジスタのしきい値電圧と入力
電圧および出力電圧の電圧差に応じて該トランジスタを
遮断することを特徴とする、請求項１のＤＣ／ＤＣコン
バータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23614793A JP3240773B2 (ja) | 1993-09-22 | 1993-09-22 | Ｄｃ／ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23614793A JP3240773B2 (ja) | 1993-09-22 | 1993-09-22 | Ｄｃ／ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0795764A true JPH0795764A (ja) | 1995-04-07 |
| JP3240773B2 JP3240773B2 (ja) | 2001-12-25 |
Family
ID=16996457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23614793A Expired - Fee Related JP3240773B2 (ja) | 1993-09-22 | 1993-09-22 | Ｄｃ／ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3240773B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009240025A (ja) * | 2008-03-26 | 2009-10-15 | Mitsumi Electric Co Ltd | 昇圧型ｄｃ−ｄｃコンバータおよび電源駆動用半導体集積回路 |
-
1993
- 1993-09-22 JP JP23614793A patent/JP3240773B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009240025A (ja) * | 2008-03-26 | 2009-10-15 | Mitsumi Electric Co Ltd | 昇圧型ｄｃ−ｄｃコンバータおよび電源駆動用半導体集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3240773B2 (ja) | 2001-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4062307B2 (ja) | コンバータ | |
| JPH07123709A (ja) | 電源装置 | |
| JP2000324807A (ja) | スイッチングレギュレータ | |
| JP3236573B2 (ja) | スイッチング電源装置 | |
| US8184457B2 (en) | Switch mode power supply for in-line voltage applications | |
| EP1552596B1 (en) | Capacitively coupled power supply | |
| US6538492B2 (en) | Power supply, electronic device using the same, and output | |
| JP2000184698A (ja) | スイッチング電源 | |
| JP3475904B2 (ja) | スイッチング電源装置 | |
| JP4483867B2 (ja) | 電源装置 | |
| JPH11168883A (ja) | Ｄｃ／ｄｃコンバータ | |
| JPH0795764A (ja) | Ｄｃ／ｄｃコンバータ | |
| JP3141675B2 (ja) | スイッチング電源装置 | |
| JPH1132480A (ja) | スイッチング型直流電源装置 | |
| JP2003333841A (ja) | スイッチング電源装置 | |
| JP3939587B2 (ja) | 昇圧型スイッチング電源装置 | |
| US5838553A (en) | Voltage stabilized self-oscillating power supply | |
| JP4110789B2 (ja) | 起動回路 | |
| JPH09233813A (ja) | 電源回路 | |
| JPH09201051A (ja) | 直流電源装置 | |
| JPH09308231A (ja) | スイッチング電源 | |
| JP2002136108A (ja) | 昇圧回路 | |
| JPS642543Y2 (ja) | ||
| JP3392250B2 (ja) | 電源回路のスタンバイ消費電力低減回路 | |
| JPH09201052A (ja) | 直流電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010918 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071019 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081019 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |