JPH0795407A - 画像形成装置 - Google Patents

Abstract

(57)【要約】 【目的】 出力画像のノンリニアな特性を補正する。 【構成】 アナログ調整部１０２のＤ／Ａ変換部からの
リニアなアナログ信号をアナログ調整部１０２により調
整し、Ａ／Ｄ変換部１０３により得られるディジタル信
号に基づき、ノンリニア補正部１０４により基準データ
を生成する。生成された基準データと実際の画像データ
の差分をＣＰＵ１０７によりとり、その差分と基準デー
タとから補正データをＣＰＵ１０７により生成する。こ
の補正データに基づき画像データを補正する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、原稿画像を読み取り、
読み取った画像データに対して各種画像処理を加えるこ
とのできる画像形成装置に関するものである。

【０００２】

【従来の技術】原稿画像を読み取る方法および読み取っ
た画像データに対して行われる各種画像処理方法に関し
ては、すでに、幾つかの方式が公表されている。原稿画
像の読み取り方法として、一般的に、原稿画像にハロゲ
ンランプ等により光を当て、その反射光を光電変換素子
（ＣＣＤイメージセンサ，ＢＡＳＩＳ等）で受光してア
ナログ画像電気信号を得る方法が用いられている。

【０００３】

【発明が解決しようとする課題】画像処理装置の構成
が、必要十分な反射光が得られないような構成になって
いる場合、光電変換素子の黒レベルの感度およびアナロ
グ画像信号を過大に増幅するために、アナログ調整回路
のＳ／Ｎが低下し、図４に示すように原稿濃度の濃度変
化に対して、出力では黒レベルのリニアリティが低下し
てしまい、出力画像の濃度が濃い部分に微妙な色味の違
いが発生することがあった。しかし、従来、これを補正
する処理は行われていなかった。

【０００４】本発明の目的は、出力画像信号のノンリニ
アな特性が補正することができる画像形成装置を提供す
ることにある。

【０００５】

【課題を解決するための手段】本発明は、光電変換素子
からのアナログ画像信号のゲイン、オフセット等を調整
する調整手段を有する画像形成装置において、リニアに
変化するアナログ信号を生成するアナログ信号生成手段
と、該アナログ信号発生手段からのアナログ信号を前記
調整手段により調整して得られる信号に基づき基準デー
タを生成する基準データ生成手段と、該基準データ生成
手段により生成された基準データと実際の画像データの
差分をとる差分手段と、該差分手段からの差分と前記基
準データとから補正データを生成する補正データ生成手
段と、該補正生成手段からの補正データに基づき前記画
像データを補正する補正手段とを備えたことを特徴とす
る。

【０００６】

【作用】本発明では、アナログ信号発生手段からのリニ
アなアナログ信号を調整手段により調整して得られる信
号に基づき、基準データを基準データ生成手段により生
成し、生成された基準データと実際の画像データの差分
を差分手段によりとり、差分手段からの差分と基準デー
タとから補正データを補正データ生成手段により生成
し、補正データに基づき画像データを補正手段により補
正する。

【０００７】

【実施例】以下、添付図面を参照して本発明の実施例を
詳細に説明する。

【０００８】＜実施例１＞図１は本発明の実施例１を示
す。

【０００９】図１において、１０１は光電変換素子であ
り、入射光信号をアナログ電気信号に変換するものであ
る。１０２はアナログ調整部であり、光電変換素子１０
１からの画像信号のレベル調整を行うものである。１０
３はＡ／Ｄ変換部であり、アナログ調整部１０２により
レベル調整された画像信号をディジタル信号に変換する
ものである。１０４は入力画像処理部であり、シェーデ
ィング／入力マスキング等の補正を行うものである。１
０５はノンリニア補正部であり、ノンリニアの特性の補
正を行うものである。１０６は出力画像処理部であり、
ガンマ補正／出力マスキング／２値化等の補正処理を行
うものである。１０７はＣＰＵであり、システム全体の
動作を制御するとともに、アナログ調整部１０２、入力
画像処理部１０４、ノンリニア補正部１０５、および出
力画像処理部１０６を制御するものである。

【００１０】次に、動作を説明する。

【００１１】ランプ１００により照明された原稿９９か
ら反射されてくる画像光信号は、光電変換素子１０１で
受光され、アナログ電気信号に変換される。アナログ電
気信号に変換された画像信号は、アナログ調整部１０２
によりゲイン、オフセット等の画像信号のレベル調整が
行われる。また、アナログ的に調整された画像信号は、
Ａ／Ｄ変換部１０３により、後の各種画像処理が行い易
いように、デジタル電気信号に変換される。入力画像処
理部１０４では、シェーディング／入力マスキング等の
主に光電変換素子１０１の持っている独特な特性の補正
が行われる。さらに、ノンリニア補正部１０５では、ア
ナログ調整部１０２内部のアナログ回路のＳ／Ｎの低下
によって発生する入力／出力のノンリニアな特性の補正
を行う。ノンリニア補正部１０５では、実際にコピー動
作に入る前に、アナログ調整部１０２の入力を光電変換
素子１０１からＣＰＵ１０７出力に切り替えて、ＣＰＵ
１０７からレベルを可変させた信号を与え、その出力を
メモリを用いてデータサンプリングし、ＣＰＵにて演算
して補正データを生成し、実際にコピー動作に入る際
に、シェーディング動作で決定したゲイン値に応じた補
正データを後記するデータ変換メモリに格納し、ノンリ
ニアな特性を補正する。そして、出力画像処理部１０６
はガンマ変換／出力マスキング／２値化等の主に出力素
子（本実施例では、インクバブルジェット方式を用いて
いる）の特性を補正する処理を行う。

【００１２】次に、アナログ調整部１０２の動作を説明
する。

【００１３】図２にアナログ調整部１０２の構成を示
す。アナログ調整部１０２は、Ｒ，Ｇ，Ｂに対して同一
の構成であり、アナログスイッチ２０１と、増幅回路２
０２と、Ｒ／Ｇ／Ｂ分離回路２０３と、サンプルホール
ド回路２０４と、増幅回路２０５と、ゲイン可変回路２
０６と、オフセット可変回路２０７と、Ａ／Ｄ変換部２
０８と、Ｄ／Ａ変換部２０９とより構成されている。図
には、Ｒに対する構成のみを示す。

【００１４】光電変換素子１０１から出力されたレベル
の低いアナログ電気信号は、後のゲイン調整およびオフ
セット調整等が行い易いように、増幅回路２０２により
増幅され、その後、光電変換素子１０１からＲ／Ｇ／Ｂ
シリアルで出力される画像信号を、各色独立にゲイン，
オフセット調整するために、Ｒ／Ｇ／Ｂ分離回路２０３
により分離される。各色毎に分離された画像信号は、サ
ンプルホールド回路２０４でＡ／Ｄ変換するために一定
期間だけ電荷が保持される。また光電変換素子１０１の
出力は、各色毎に光学フィルタおよび感度の違いによ
り、信号レベルが異なるため、増幅回路２０５で各色独
立の増幅度をもたせて、全て一律の信号レベルに増幅す
る。またゲイン可変回路２０６では、ランプの光量およ
び光電変換素子１０１の製造ロットのバラツキで発生す
る信号レベルの大小を補正するためにＣＰＵにて増幅度
の微調整を行う。オフセット調整回路２０７もゲイン可
変回路２０６と同様に、ランプと、光電変換素子１０１
と、オフセット調整回路２０７より前のアナログ回路で
発生するオフセットのバラツキの微調整を行う。その
後、後段で行われる各種画像処理を行い易いように、Ａ
／Ｄ変換部２０８でデジタル電気信号に変換する。また
Ｄ／Ａ変換部２０９では前記増幅回路２０２からオフセ
ット可変回路２０７までのアナログ回路で発生するノン
リニアな特性を測定するために、アナログスイッチ２０
１のＢ側を選択して、ＣＰＵにてデータを００から３Ｆ
（本実施例では、６ビットのＤ／Ａコンバータを使用し
ている。）まで可変し、上述したノンリニア補正部１０
５で画像データのサンプリングおよび補正を行う。

【００１５】次に、図１に示すノンリニア補正部１０５
の動作を図３を参照して説明する。

【００１６】図３において、３０１〜３０４はセレク
タ、３０５はカウンタ、３０６，３０７はメモリを示
す。上述したリニアリティデータのサンプリングは、画
像データ取り込み用メモリ３０６で行う。サンプリング
する際はセレクタ３０１は画像データ側を、またセレク
タ３０２はカウンタ３０５側をＣＰＵにて選択する。予
めＣＰＵにて画像同期信号を生成しておき、画像データ
がメモリ３０６に入力されるのと同時にカウンタ３０５
を駆動してメモリのアドレスを生成し、データの取り込
みを行う。データの取り込み終了後、ＣＰＵによりセレ
クタ３０１，３０２を反対側に設定し、ＣＰＵによりメ
モリの内容を読み出して補正データの生成を行う。ＣＰ
Ｕにて生成された補正データは、セレクタ３０３はＣＰ
ＵＡＢ側を、またセレクタ３０４はＣＰＵＤＢ側を選択
して、画像データ変換用メモリ３０７に格納する。補正
データの格納が終了した後、セレクタ３０３，３０４を
反対側に設定し、コピー動作に入る。コピー動作で画像
データが流れてくると、メモリ３０７によりデータ変換
され、ノンリニアな特性が補正される。

【００１７】図４は図１に示すＣＰＵ１０７による補正
手順を示すフローチャートである。

【００１８】実際のデータと理想データとの間には図５
に示すように差異があるので、データの演算は、理想値
と、メモリ３０６に読み込まれた値との差分を算出し、
その差分値と理想値を加算して得られる値を補正データ
としてメモリ３０７に格納する。補正データは図６に示
すようになる。

【００１９】コピー動作とは別に補正モードを作る。こ
の補正モードはゲイン可変回路２０６のゲイン値によ
り、アナログ回路全体のＳ／Ｎが異なり、当然リニアリ
ティの曲線も異なるため、全て（または、必要分だけで
もよい）のゲイン値でのデータ補正を行う。

【００２０】ステップＳ６１にてゲイン値（００）を設
定し、ステップＳ６２にてオフセット調整を行い、ステ
ップＳ６３にてシェーディング補正を行う。ステップＳ
６４にて、データをメモリに格納する。ついで、ステッ
プＳ６５にて、Ｄ／Ａ変換器の設定データが３Ｆである
か否かを判定する。判定した結果、否定判定された場合
は、ステップＳ６６に移行し、ステップＳ６６にて、ゲ
イン値を１つだけ上げて設定し、ステップＳ６２に戻
る。以後、このサイクルをゲイン値が３Ｆを超えるまで
繰り返し、データ取り込みが終了した後、ステップＳ６
７に移行する。ステップＳ６７にてメモリを読み出し、
ステップＳ６８にて、上述した補正データの演算を行
い、その演算結果をバックアップメモリに保持してお
き、実際にコピー動作が開始されてゲイン値が決定した
とき、データ変換メモリにそのゲイン値での補正データ
を格納する。このようにすることにより、アナログ回路
によるノンリニアな特性を補正することができる。

【００２１】＜実施例２＞実施例１では、ノンリニアな
特性データをサンプリングする際に、光電変換素子の代
りにＤ／Ａ変換器を用いて、ＣＰＵからデータを与えて
リニアな入力を与える例を説明した。実際にアナログ回
路でＳ／Ｎに起因してリニアリティが悪くなるのは、ゲ
インが大きく設定され、なおかつ、入力が小さいときで
あり、入力が数ｍＶのときである。データサンプリング
するときはこの入力が小さいときこそ分解能が必要であ
り、Ｄ／Ａ変換器でここまでの分解能があるものは、コ
ストが高くなってしまう。

【００２２】本実施例は、図７のように抵抗分圧および
アナログスイッチを用いた例である。図７において、７
０１，７０２はアナログスイッチ、７０３はＤ／Ａ変換
器、７０４は抵抗を示す。

【００２３】他の回路は実施例１と同様の構成および同
様の動作を行うので、説明は省略する。上述したよう
に、Ｄ／Ａ変換部７０３の分解能を補正するために、抵
抗７０４を所望の分解能分だけ配置し、Ｄ／Ａ変換器出
力の分圧を行う。またアナログスイッチ７０２はデータ
サンプリングにおいてあまり分解能が必要でない場合、
Ｄ／Ａの直出を選択し、分解能がほしい場合のみ希望す
る分圧比を選択する。またアナログスイッチ７０１は光
電変換素子の出力およびリニアリティデータサンプリン
グ時のリニアな入力を切り替える際に使用する。このよ
うに構成することにより、よりコストが安く、精度の高
い、ノンリニアなデータを補正することが可能となる。

【００２４】＜実施例３＞実施例１では、ノンリニアな
特性データのサンプリングおよびデータ変換を専用メモ
リまたはガンマ変換等で使用している既存のメモリを用
いた例を説明したが、本実施例では、黒シェーディング
を行う際に、ノンリニアな部分だけ補正データを差分し
た。本実施例では、このようにしたので、データ変換用
の専用メモリが必要でなくなり、コストを下げることが
できる。

【００２５】

【発明の効果】以上述べたように、本発明によれば、ア
ナログ回路で発生する黒レベルのノンリニアな特性を補
正するようにしたので、原稿画像に対して忠実な濃度を
再現することが可能となる。

【図面の簡単な説明】

【図１】本発明に係る実施例１を示すブロック図であ
る。

【図２】図１に示すアナログ調整部１０２の構成を示す
ブロック図である。

【図３】図１に示すノンリニア補正部１０５の構成を示
すブロック図である。

【図４】図１に示すＣＰＵ１０７による制御手順を示す
フローチャートである。

【図５】実際のデータと理想データとの間に差異がある
ことをを説明するための説明図である。

【図６】補正方法を説明するための説明図である。

【図７】本発明に係る実施例２を示すブロック図であ
る。

【符号の説明】

１０１ 光電素子 １０２ アナログ調整部 １０３ Ａ／Ｄ変換部 １０４ 入力画像処理部 １０５ ノンリニア補正部 １０６ 出力画像処理部 １０７ ＣＰＵ ２０１ アナログスイッチ ２０９ Ｄ／Ａ変換部

Claims (3)

【特許請求の範囲】
1. 【請求項１】 光電変換素子からのアナログ画像信号の
   ゲイン、オフセット等を調整する調整手段を有する画像
   形成装置において、 リニアに変化するアナログ信号を生成するアナログ信号
   生成手段と、 該アナログ信号発生手段からのアナログ信号を前記調整
   手段により調整して得られる信号に基づき基準データを
   生成する基準データ生成手段と、 該基準データ生成手段により生成された基準データと実
   際の画像データの差分をとる差分手段と、 該差分手段からの差分と前記基準データとから補正デー
   タを生成する補正データ生成手段と、 該補正生成手段からの補正データに基づき前記画像デー
   タを補正する補正手段とを備えたことを特徴とする画像
   形成装置。
2. 【請求項２】 請求項１において、前記アナログ信号生
   成手段はディジタル値をインクリメントする手段と、該
   インクリメント手段からのディジタル値をアナログ値に
   変換するＤ／Ａ変換器とを備えたことを特徴とする画像
   形成装置。
3. 【請求項３】 請求項２において、前記Ｄ／Ａ変換器の
   アナログ出力を分圧する抵抗分圧手段と、該抵抗分圧手
   段により分圧して得られる電圧を選択する選択手段をさ
   らに備えたことを特徴とする画像形成装置。