JPH0795071A - 広帯域、低雑音の微細なステップの同調を行う位相ロックループ周波数シンセサイザ - Google Patents

広帯域、低雑音の微細なステップの同調を行う位相ロックループ周波数シンセサイザ

Info

Publication number
JPH0795071A
JPH0795071A JP6014506A JP1450694A JPH0795071A JP H0795071 A JPH0795071 A JP H0795071A JP 6014506 A JP6014506 A JP 6014506A JP 1450694 A JP1450694 A JP 1450694A JP H0795071 A JPH0795071 A JP H0795071A
Authority
JP
Japan
Prior art keywords
frequency
signal
phase
reference frequency
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6014506A
Other languages
English (en)
Inventor
S Lang Steve
スティーブ・エス・ラング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Hughes Aircraft Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hughes Aircraft Co filed Critical Hughes Aircraft Co
Publication of JPH0795071A publication Critical patent/JPH0795071A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

(57)【要約】 【目的】 本発明は、良好な周波数アジリティで、低位
相雑音で、広帯域幅の周波数シンセサイザおよび合成方
法を提供することを目的とする。 【構成】 予め定められた基準周波数Ｆ1 ，Ｆ2 ，Ｆ3
の信号を供給する基準周波数発生器14と、周波数Ｆ1 の
第１の周波数信号の周波数を周波数Ｆ1'にシフトする第
１の周波数シフト手段16と、周波数Ｆ1'の基準周波数信
号と周波数Ｆ2 の第２の基準周波数信号を受けて周波数
ＦI の中間出力信号を出力する第１の位相ロックループ
20と、その出力から周波数ＦT の周波数シフトされた中
間周波数信号を出力する第２の周波数シフト手段39と、
周波数Ｆ3 の第３の基準周波数信号と周波数ＦT の中間
信号を受けて周波数ＦO で周波数シンセサイザの出力信
号を供給する第２の位相ロックループ40とを具備してい
ることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は周波数シンセサイザおよ
び合成方法、特に広帯域幅、低雑音、微細な周波数ステ
ップ位相ロックループ周波数シンセサイザおよび多数の
周波数ステップを行う合成方法に関する。
【０００２】
【従来の技術】周波数シンセサイザはレーダシステム、
通信システム、試験装置および多数のその他の装置用の
基準周波数を生成するために使用される。これらの多く
の応用では低位相雑音と周波数アジリティ（agility ）
の必要性がある。通常、周波数シンセサイザは信号源、
周波数逓倍器または分周装置および位相ロックループを
含む。信号源（典型的に結晶発振器）は基準周波数で信
号を提供する。周波数逓倍器または分周装置は問題の周
波数で信号を合成するためこの信号を使用する。位相ロ
ックループは入力信号で問題の周波数で信号を同期す
る。
【０００３】信号周囲の雑音はキャリアの振幅または位
相のいずれかの変動として表される。この雑音は位相の
変動が典型的にキャリアに近接する優勢な雑音源である
ので通常位相雑音と呼ばれる。位相雑音は多重信号環境
で受信機を低感度にし、ドップラレーダシステムでクラ
ッタ雑音を生じ、デジタル通信システムで位相エラーを
生じさせる。位相雑音は弱い信号が強い妨害信号の存在
するところで処理されると基本的な限定が設けられる。
受信機では受信機の局部発振器の位相雑音側帯波は強い
妨害信号のＩＦ積に転移され、弱い所望の信号を覆って
しまう。ドップラレーダシステムでは強い妨害信号は大
型の静止物体からの反射により生成される。この不所望
な反射信号の位相雑音側帯波は遅延により相関されなく
され、潜在的にクラッタ雑音形態の弱いドップラ信号を
覆い隠してしまう。位相雑音もデジタルデータ伝送シス
テムの限定要素である。位相雑音は全体的なシステム雑
音に付加され、ビットエラー率を増加し、キャリアまた
はデータクロック回復のサイクルスリップを起こす可能
性がある。
【０００４】通常の位相ロックループ周波数シンセサイ
ザはより高い基準周波数を使用するより良い周波数アジ
リティを示す。このことは通常位相ロックループが信号
を獲得する（ロック）するために幾つかのサイクルを要
する事実によるものである。より高い周波数ではより多
数のサイクルが短期間で利用できる。
【０００５】通常のシステムでは周波数シンセサイザに
より与えられた位相ロックされた合成周波数は高い位相
雑音を伴う多少の微細なステップまたは非常に限定され
た同調ステップの大きさを伴った低い位相雑音を有す
る。特に以下に記載した特許は通常のシンセサイザを開
示して、それらは低い位相雑音と、同時に多くの微細な
ステップを有する合成された周波数との両者を提供でき
ない。これらの通常のシステムには低い位相雑音と、同
時に多くの微細なステップを有する合成された周波数と
の両者を提供するものはない。
【０００６】前述の従来の特許はHelfrickによる“Freq
uency Synthesis Method and Apparatus Using Approxi
mation to Provide Closely Spaced Discrete Frequenc
iesOver a Wide Range with Rapid Acquisition”、と
題する米国特許第4,940,950号明細書、“Direct Digita
l Synthesizer Driven Phase Lock Loop FrequencySynt
hesizer ”と題するGilmore による米国特許第4,965,53
3 号明細書、Motegiによる“VCO Controlled by Separa
te Phase Locked Loop”と題する米国特許第4,912,433
号明細書、Riley,Jrによる“Control Device for a Pha
se Lock LoopVernier Frequency Synthesizer”と題す
る米国特許第4,234,929 号明細書、Bickley による“Fr
equency Synthesizer Having Plural Phase Locked Loo
ps”と題する米国特許第4,388,597 号明細書、Glalani
による“Plural Feedback LoopDigital Frequency Synt
hesizer”と題する米国特許第4,912,432 号明細書等で
ある。
【０００７】Bickley の特許は合成を達成するため３つ
の位相ロックループを使用する。シンセサイザはミキサ
と位相検出器を具備する第１の位相ロックループを含
む。プログラム可能な除算器を有する第２の位相ロック
ループは予め定められたステップでミキサに基準周波数
を供給し、一方第３の位相ロックループは位相検出器に
予め定められたステップで基準周波数を提供し、このス
テップは第２の位相ロックループにより与えられたステ
ップとは異なっている。また好ましい実施例では第４の
位相ロックループは動作周波数を減少するために第３の
位相ロックループ中のミキサに基準信号を提供し、第４
の位相ロックループの出力はシンセサイザの領域を拡張
するため第１の位相ロックループからの出力と混合され
る。
【０００８】Galaniの特許は比較的密接して間隔を隔て
た多数の周波数の選択された１つと比較的高速な周波数
スイッチング時間を有する信号を生成するように構成さ
れた間接的なデジタル周波数シンセサイザを開示してい
る。多重フィードバックループは周波数がシンセサイザ
により与えられた所望の周波数分割よりも大きい基準周
波数信号を供給される。各フィードバックループの帯域
幅は各ループに供給される基準周波数の周波数よりも小
さく、基準周波数の周波数よりも小さい周波数分割の達
成は各フィードバックループが増加した帯域幅と減少し
た周波数スイッチング時間と増加した雑音抑制を有する
ことを可能にする。
【０００９】
【発明が解決しようとする課題】前述の特許で明示され
たような従来の技術を進歩させるためSteven S. Yangに
よる“Low Noise, Fine Frequency Step Synthesizer”
と題する米国特許第5,150,078 号明細書は低い位相雑音
を達成する周波数シンセサイザを開示し、多くの微細な
ステップを有する合成周波数を与え、微細な周波数ステ
ップの同調を有する低い位相雑音周波数を与える。この
シンセサイザは２つの位相ロックループ回路を使用して
半整数のデジタル周波数分周、ＶＣＯ周波数オフセッ
ト、局部発振器の高調波混合用に設けられる。第１のル
ープは必要な周波数ステップを生成し、第２のループで
は信号は両者の周波数ステップの大きさと位相雑音を減
少するために固定した数により分割される。第２のルー
プ出力は２で分割され、第１のループの低位相雑音周波
数にロックされるオフセット周波数を生成するために基
準周波数の第３の高調波と混合される。本発明は広帯域
幅の周波数動作のためのシンセサイザの改良である。
【００１０】前述の説明から明らかなように、良好な周
波数アジリティと低い位相雑音を示し、多くのチャンネ
ルを提供し、広帯域幅の動作を許容する周波数シンセサ
イザおよび合成方法の必要性が存在する。
【００１１】
【課題を解決するための手段】本発明は、良好な周波数
アジリティと低位相雑音を示す広帯域幅、低雑音、微細
な周波数ステップ同調、位相ロックループ周波数シンセ
サイザに関する。本発明のシンセサイザは、逐次的な位
相ロックループを伴う３個のデジタル的にプログラム可
能な周波数分周装置を使用する逐次的な位相ロックルー
プ構造を具備する。
【００１２】本発明のシンセサイザは基準周波数Ｆ１、
Ｆ２、Ｆ３を有する複数の関連した基準信号を生成する
ための基準周波数源と逓倍器を含む。シンセサイザは第
１の基準信号Ｆ１の周波数を周波数Ｆ１´にシフトする
ように構成される第１の周波数シフタ（分周器）を含
む。第１の位相ロックループは応答において周波数Ｆ１
において中間周波数信号を提供するために周波数Ｆ１´
で周波数シフトされた第１の基準信号および第２の基準
信号を処理するように構成される。中間周波数信号Ｆ１
は中間周波数信号の周波数を周波数ＦＴにシフトするよ
うに構成されている第２の周波数シフタ（分周器）によ
り処理される。シフトされた中間周波数信号は第２の位
相ロックループに結合される。第２の位相ロックループ
は周波数シフトされた中間信号ＦＴと第３の基準信号を
処理し、応答において周波数ＦＯにおけるシンセサイザ
の出力周波数信号を提供する。
【００１３】第１の位相ロックループは第１の基準信号
の位相を第１のフィードバック信号の位相と比較し、応
答において第１の位相基準信号を与えるために第１の位
相検出器を含む。第１の電圧制御発振器は第１の位相基
準信号に応答して中間信号を与えるために第１の位相検
出器に結合される。第１のミキサは応答において第１の
フィードバック信号を提供するため第１の電圧制御発振
器に結合され中間信号を第２の基準信号と混合するよう
に構成されている。第３の周波数シフタ（分周器）は第
１の位相検出器に供給される前に第１のフィードバック
信号の周波数をシフトするように第１のミキサと第１の
位相検出器との間に結合される。
【００１４】第２の位相ロックループはシフトされた中
間信号の位相を第２のフィードバック信号の位相と比較
し、応答において第２の位相基準信号を提供するために
第２の位相検出器を含む。第２の電圧制御発振器は第２
の位相基準信号に応答して出力信号を提供するために第
２の位相検出器に結合される。第２のミキサは第２の電
圧制御発振器に結合され、出力信号と第３の基準信号を
混合するように構成され、応答において第２のフィード
バック信号を提供する。
【００１５】本発明は周波数合成方法を提供する。この
ような方法の１つは以下のステップを有する。複数の基
準周波数信号を供給する。第１の予め定められた数によ
り第１の基準周波数信号を周波数分割する。周波数で中
間周波数信号を生成するために周波数分割された第１の
基準周波数信号と第２の基準周波数信号を処理する。第
２の予め定められた数により中間周波数信号を周波数分
割する。出力周波数信号を生成するために周波数分割さ
れた中間周波数信号と第３の基準周波数信号を処理す
る。
【００１６】
【実施例】図面を参照すると、本発明の広帯域幅、低雑
音で、微細な周波数ステップの位相ロックループ周波数
シンセサイザ10の構成のブロック図が示されている。シ
ンセサイザ10は結晶発振器12または基準発振器12を含
み、これは予め決められた源の周波数で基準周波数信号
（Ｆ）を提供する。基準発振器12の特性は重要であり、
それはシンセサイザ10からの出力信号（ＦＯ）の位相雑
音がそれに依存し、そこから得られるためである。基準
発振器12により与えられる源周波数が非常に低いＡＭお
よび位相雑音で適切な短期間の周波数安定性を必要とす
る。基準発振器12は非常に高いＱ係数のオーバートーン
結晶または表面音響波（ＳＡＷ）共振器のいずれかを使
用して典型的に市場で入手可能な回路である。
【００１７】結晶発振器12の出力は通常の周波数逓倍回
路14に結合される。図示された実施例では周波数逓倍回
路14は結晶発振器12により与えられる源周波数の逓倍で
幾つかの基準周波数信号を提供し、これはＦ１、Ｆ２、
Ｆ３として示される。一次的な基準周波数Ｆ１における
第１の基準周波数信号は第１の周波数シフト回路を具備
する第１のプログラム可能な除算回路16（“Ｙ”により
分割される）に結合される。第１のプログラム可能な除
算回路16は当業者によく知られている方法でデジタル的
にプログラム可能な除算器を使用して構成される。第１
のプログラム可能な除算回路16は周波数Ｆ１´でシフト
された信号を与えるため第１の基準周波数信号の周波数
を分割またはシフトするように構成される。
【００１８】周波数シンセサイザ10は第１、第２の逐次
的な位相ロックループ20,40 を含む。第１の位相ロック
ループ20は第１のプログラム可能な除算回路16から得ら
れる入力を有し、周波数Ｆ１´でシフト信号を処理する
第１の位相検出器22を含む。第１の位相検出器22の出力
は第１のビデオ増幅器24に結合される。第１のビデオ増
幅器24は第１のビデオ増幅器24の出力をフィルタ処理す
るための第１のフィードバック抵抗26と第１のフィード
バックキャパシタ28を有する。
【００１９】第１のビデオ増幅器24の出力は、第１の電
圧制御発振器30に結合される。第１の電圧制御発振器30
の出力は、第１のフィードバック路によって位相検出器
22にフィードバックされる。第１のフィードバック路は
第１のミキサ32、第１のループフィルタ34（ローパスフ
ィルタ）、第１のループ増幅器36および第２の周波数シ
フト回路を構成する第２のプログラム可能な除算回路38
（“Ｘ”で除算）を含んでいる。第２のプログラム可能
な除算回路38は、ステップ周波数発生器として動作する
デジタルプログラム可能な除算器を使用して構成され
る。第１のミキサ32は、逓倍器14によって供給された第
２の周波数Ｆ2 の第２の基準信号と第１の電圧制御発振
器30の出力を混合するように構成される。ミキサ32の出
力は第１のループフィルタ34によってローパスフィルタ
処理され、第１のループ増幅器36に供給される。第１の
ループ増幅器36の出力は、第２のプログラム可能な除算
回路38を通って第１の位相検出器22に結合される。
【００２０】第１の位相ロックループ20の出力は、第１
の電圧制御発振器30によって供給され、第３の周波数シ
フト回路を含む第３のプログラム可能な除算回路39
（“Ｚ”で除算）を通って第２の位相ロックループ40に
結合される中間周波数信号（ＦI）を含む。第３のプロ
グラム可能な除算回路39は、ステップ周波数発生器とし
て動作するデジタルプログラム可能な除算器を使用して
構成される。第３のプログラム可能な除算回路39は、周
波数Ｆ1 でシフトされた中間周波数信号を供給するよう
に中間周波数信号（Ｆ1'）の周波数を除算またはシフト
するように構成されている。
【００２１】第２の位相ロックループ40は、第３のプロ
グラム可能な除算回路39から導出さた入力を有する第２
の位相検出器42を含む。第２の位相検出器42の出力は、
第２のビデオ増幅器44に結合される。第２のビデオ増幅
器44は、第２のビデオ増幅器44の出力をフィルタ処理す
る第２のフィードバック抵抗46および第２のフィードバ
ックキャパシタ48を含むフィードバックループを有す
る。
【００２２】第２のビデオ増幅器44の出力は、第２の電
圧制御発振器50に結合される。第２の電圧制御発振器50
の出力は、第２のフィードバック路によって第２の位相
検出器42にフィードバックされる。第２のフィードバッ
ク路は第２のミキサ52、第２のループフィルタ54（ロー
パスフィルタ）および第２のループ増幅器56を含む。第
２のミキサ52は、逓倍器14によって与えられた周波数Ｆ
3 （変換オフセット周波数Ｆ3 ）で第３の基準周波数信
号と第２の電圧制御発振器50の出力を混合するように構
成されている。第２のミキサ52の出力は、第２のループ
フィルタ54によってフィルタ処理され、第２のループ増
幅器56に結合される。第２のループ増幅器56の出力は、
第２の位相検出器42の第２の入力に結合される。第２の
電圧制御発振器50の出力は周波数シンセサイザ10の出力
周波数信号ＦO を含んでいる。
【００２３】動作において、第１の位相ロックループ20
の周波数は第１の電圧制御発振器30によって設定され
る。第１の位相ロックループ20の周波数は、第１のミキ
サ32において周波数Ｆ2 で第２の基準周波数信号によっ
てオフセットされる。第１のループフィルタ34は、第１
のミキサ32によって供給された出力信号の望ましくない
成分を除去する。フィルタ処理された出力信号は第１の
ループ増幅器36によって増幅され、第２のプログラム可
能な除算回路38に供給される。第２の除算回路38は、所
望のチャンネルに対してフィードバック信号の周波数を
適切に除算する。第１の位相検出器22は、第１の除算回
路16から導出された割当てられた基準周波数信号と除算
されたフィードバック信号の位相を比較する。これら２
つの入力間の位相差を表す出力電圧は第１のビデオ増幅
器24によって増幅され、第１の電圧制御発振器30に供給
される。この増幅された電圧は、第１の電圧制御発振器
30の周波数を調節および制御し、それによって特定のチ
ャンネルの割当てられた周波数に第１の位相ロックルー
プ20をロックするために使用される。
【００２４】第１の電圧制御発振器30の周波数が割当て
られたチャンネルにロックされた後、第３の除算回路39
は同調のアジリティに影響を与えずに周波数、チャンネ
ル間隔および位相雑音を低下させる。第３の除算回路39
によって供給された周波数の減少された信号は、出力周
波数信号ＦO の所望の出力周波数を供給するために変換
されるべき第２の位相ロックループ40に供給される。
【００２５】第２の位相ロックループ40の動作は、第１
の位相ロックループ20の動作に類似している。第２の電
圧制御発振器50によって供給された信号の周波数は、第
２のミキサ52において変換オフセット周波数Ｆ3 によっ
てオフセットされる。第２のミキサ52によって供給され
た信号はフィルタ処理および増幅され、第２の位相検出
器42に供給される。第２の位相検出器42は、第３の除算
回路39から第１の位相ロックループ20によって供給され
た信号に第２のフィードバック路から導出された増幅さ
れフィルタ処理されたフィードバック信号を比較する。
第２の位相検出器42の出力は、第２の電圧制御発振器50
の周波数を制御するように第２のビデオ増幅器44および
そのフィードバック路によって増幅およびフィルタ処理
される。第２の電圧制御発振器50の出力は、以下の式か
ら定められる周波数ＦO のシステム出力周波数信号であ
る： ＦO ＝Ｆ3 ±（Ｆ2 ±ＸＦ1 ／Ｙ）／Ｚ ［１］ またはＦO ＝Ｆ3 ±Ｆ2 ／Ｚ±Ｘ（Ｆ1 ／ＹＺ）
［２］ ここにおいて、Ｆ1 は第１の位相ロックループ20の１次
基準周波数であり、Ｆ2は第１の位相ロックループ20の
オフセット周波数であり、Ｆ3 は第２の位相ロックルー
プ40の変換オフセット周波数であり、ＦO はシンセサイ
ザ10の出力周波数であり、Ｘは第２の除算回路38の除数
であり、Ｙは第１の除算回路16の除数であり、Ｚは第３
の除算回路39の除数である。
【００２６】式［２］から、本発明はＹおよびＺ除数を
固定し、Ｘ除数を変化することによって周波数のバッチ
の生成を可能にすると理解されるべきである。出力周波
数ＦO はＦ1 ／ＹＺの周波数インクレメントで変化す
る。バッチ中のチャンネルの数は、Ｘの大きさに依存す
る。同様に、周波数のバッチは除数Ｘの各値に対して除
数Ｚを変化することによって生成される。さらに、ＹＺ
積がＸの全ての値に対して一定ならば、周波数の各バッ
チは同じチャンネル周波数インクレメントを有する。除
数Ｚは変数であるため、シンセサイザ10はそのうちのい
くつかが重複する周波数チャンネルの多数のバッチを生
成することができる。周波数チャンネルのバッチがＸの
小さい値で互いに非常に近いように選択された場合、狭
い周波数間隔が設けられる。したがって、連続したチャ
ンネルは非常に低い位相雑音と共に発生されてもよい。
通常の位相ロックループシンセサイザにおけるこのシン
セサイザ10の雑音減少能力を理解するために、その電圧
制御発振器の位相雑音はループ除算数に比例して増加さ
れる。
【００２７】第３の除算回路39は、第２の除算回路38に
よって発生された位相雑音を減少するように設けられて
いる。例えば、第２の除算回路38の最大除数（Ｘ）が 1
00であるならば、第１の電圧制御発振器30の最大位相雑
音はその基準信号（Ｆ1 ／Ｙ）より上の20 log 100＝40
ｄｂである。他方において、第１の位相ロックループ20
の出力周波数が第３の除算回路39において除数Ｚによっ
て除算された場合、それは 20 log 20＝26ｄｂの係数だ
け第１の位相ロックループ20の位相雑音を減少する。し
たがって、全体的な位相雑音増加は14ｄｂであり、これ
は値５によって除算されたループ除数Ｘに等しい。
【００２８】シンセサイザ10が付加的な位相雑音減少を
要求した場合、基準周波数は増加され、除数Ｚは所望の
雑音減少度を達成するために増加される。さらに、位相
ロックループは低い周波数信号より高い周波数信号を迅
速に獲得し、基準周波数はチャンネルインクレメント周
波数よりＺ倍高いため、周波数獲得時間は基準としてイ
ンクレメント周波数に直接ロックするシンセサイザに対
するよりもＺ倍速い。
【００２９】式［２］を参照すると、出力周波数ＦO は
オフセット周波数Ｆ3 により所望の周波数帯域に変換さ
れる。第２の項Ｆ2 ／Ｚは、Ｚの全ての新しい値が新し
いチャンネルのバッチの生成を行う周波数を決定する。
最後の項Ｘ（Ｆ1 ／ＹＺ）はチャンネルインクレメント
周波数間隔であり、Ｘはインクレメント数である。
【００３０】以下は、任意の所望の周波数帯域において
75ＭＨｚ以上の帯域幅にわたって連続的に 100ｋＨｚの
チャンネル周波数インクレメント間隔でこの技術にした
がって低い位相雑音周波数シンセサイザ10を提供する設
計例である。この例において、周波数インクレメント間
隔Ｆ1 ／ＹＺはＺの値にかかわらず 100ｋＨｚである。
この要求を満足するために、ＹＺ積は以下のように選択
される： ＹＺ＝２×２×２×３×３×３×５×７＝７５６０ これらの係数のいくつかはＺとしてグループ化され、そ
れらの残りのものはＹとしてグループ化される。この方
法において、ＺおよびＹは乗算され、この場合７５６０
の定数を生成する。示されたシンセサイザ10中のグルー
プは、（420 ，18），（378 ，20），（360 ，21），
（315 ，24），（280 ，27），（252 ，30），（210 ，
36），（168 ，45），（140 ，54），（108 ，70）およ
び（90，84）である。その他多数のグループもまた選択
されてもよい。ＹＺの値が決定されているため、基準周
波数Ｆ1 ＝ 100ｋＨｚ×ＸＹ＝756 ＭＨｚである。多重
の基準発振器を不要にするために、Ｆ2 ＝ 2Ｆ1 ＝1512
ＭＨｚである。
【００３１】周波数Ｆ1 およびＦ2 並びにＸおよびＹ除
数の値が一度決定されると、チャンネル連続性、位相雑
音および同調アジリティを確認するために以下に示され
ているように詳細な周波数の表が生成される。
【００３２】
【数１】 表中の列ＩはＹ除数を示し、列IIはＺ除数を示す。列II
I ，ＩＶ，ＶおよびＶＩにおける周波数はＭＨｚであ
る。同じ行において、これらの除数の積は、 100ｋＨｚ
にシステムチャンネル周波数インクレメントを維持する
ために7560である。列III は、周波数の各バッチがロッ
クする第１の位相ロックループ20の基準周波数を示す。
このシンセサイザ10の周波数はＹおよびＺ除数の組合せ
に応じて 1.8ＭＨｚ乃至10.8ＭＨｚである。これらの周
波数はチャンネル獲得時間を決定し、 100ｋＨｚのチャ
ンネルインクレメント周波数よりかなり高い。
【００３３】列ＩＶは、除数Ｚの除算数によって決定さ
れたバッチオフセット周波数を示している。この例には
12個の異なるバッチオフセット周波数が存在している。
列Ｖは、各バッチの最大および最小除算数を決定するた
めに使用される周波数の各バッチにおける第１の位相ロ
ックループ20のＸに対する最小および最大の除算数を示
す。これらの値はまた同じ行中のＺの除算数によって除
算されたＸの除算数によって各バッチの最大位相雑音を
計算するために使用されることができる。列ＶＩは各バ
ッチの最大周波数および最小周波数を示す。これらの数
はまたチャンネルの連続性を検査するために使用され
る。表において、ＹおよびＺの異なる除算数の組合せを
持つ周波数の12個の異なるバッチが与えられる。合計 7
60個のチャンネルは、 100ｋＨｚの周波数連続インクレ
メントで提供される。
【００３４】悪い雑音チャンネルは、２ＭＨｚの基準周
波数より上の（20 log 114-20 log20）＝15.2ｄｂであ
る第２のバッチにある。悪い獲得時間は、 1.8ＭＨｚに
ロックされなければならない第１のバッチである。次
に、第１の位相ロックループ20における周波数チャンネ
ルが生成された後、周波数は基準周波数Ｆ3 によって第
２の位相ロックループ40において所望の周波数帯域に変
換され、その後シンセサイザ10の設計が終了される。
【００３５】したがって、順次の位相ロックループ20，
40中で３つのデジタルプログラム可能な除算器16，38，
39を使用すると、小さい周波数インクレメントチャンネ
ルを迅速に同調するバッチは非常に低い位相雑音で生成
される。等しい周波数インクレメントを持つ長い順次の
低い位相雑音チャンネルは、近接して整列された周波数
チャンネルのバッチを提供するように注意深く選択され
たＹおよびＺ除数と共にブリッジされる。周波数チャン
ネルは、Ｘのいくつかの小さい数と共に連続的にブリッ
ジされる。順次連続した等しい間隔の周波数チャンネル
が第１の位相ロックループ20において生成された後、そ
れらは任意の周波数帯域に変換される。
【００３６】上記から、本発明はまた周波数を合成する
ための処理方法を考慮していることが明らかである。こ
のような１つの方法は、複数の基準周波数信号を供給
し、第１の予め定められた数によって第１の基準周波数
信号を周波数分割し、中間周波数信号を周波数で発生す
るために周波数分割された第１の基準周波数信号および
第２の基準周波数信号を処理し、第２の予め定められた
数で中間周波数信号を周波数分割し、出力周波数信号を
生成するように周波数分割された中間周波数信号および
第３の基準周波数信号を処理するステップを含む。
【００３７】第１の処理ステップは、それに応答して第
１のフィードバック信号を供給するように第２の基準周
波数信号と中間周波数信号を混合し、第１のフィードバ
ック信号を周波数分割し、周波数分割された第１の基準
周波数信号の位相を周波数分割された第１のフィードバ
ック信号と比較し、それに応答して第１の位相差信号を
供給し、第１の位相差信号に応答して中間周波数信号を
生成するステップを含む。第２の処理ステップは、中間
周波数信号を周波数分割し、それに応答して第２のフィ
ードバック信号を供給するように第３の基準周波数信号
と出力周波数信号を混合し、周波数分割された中間周波
数信号の位相と第２の基準周波数信号の位相を比較し、
それに応答して第２の位相差信号を供給し、第２の位相
差信号に応答して出力周波数信号を生成するステップを
含む。
【００３８】以上、新しい改良された広い帯域幅、低い
雑音で、微細な周波数ステップの位相ロックループ周波
数シンセサイザを説明してきた。上記の実施例は本発明
の原理の適用を表した多数の特定の実施例のいくつかの
単なる例示に過ぎないことを理解すべきである。当業者
は、本発明の技術的範囲を逸脱することなく種々の、お
よびその他の構成を容易に考えることができることは明
らかである。
【図面の簡単な説明】
【図１】本発明の原理による広帯域、低雑音の微細な周
波数ステップ位相ロックループ周波数シンセサイザおよ
び処理方法を示したブロック図。

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 予め定められた基準周波数Ｆ1 ，Ｆ2 ，
    Ｆ3 を有する複数の基準周波数信号を供給する基準周波
    数手段と、 この基準周波数手段に結合され、周波数Ｆ1'の周波数シ
    フトされた基準周波数信号を供給するように周波数Ｆ1
    の第１の周波数信号の周波数をシフトする第１の周波数
    シフト手段と、 周波数Ｆ1'の周波数シフトされた基準周波数信号および
    周波数Ｆ2 の第２の基準周波数信号を受信し、それに応
    答して周波数ＦI で中間出力信号を供給する基準周波数
    手段に結合された第１の位相ロックループ手段と、 第１の位相ロックループ手段に結合され、周波数ＦI の
    中間周波数信号の周波数をシフトして周波数ＦT の周波
    数シフトされた中間周波数信号を供給する第２の周波数
    シフト手段と、 基準周波数手段および第２の周波数シフト手段に結合さ
    れ、周波数Ｆ3 の第３の基準周波数信号および周波数Ｆ
    T の周波数シフトされた中間信号を受信し、それに応答
    して周波数ＦO で周波数シンセサイザの出力信号を供給
    する第２の位相ロックループ手段とを具備していること
    を特徴とする装置。
  2. 【請求項２】 第１の位相ロックループ手段は、 第１の位相差信号に応答して周波数シフトされた中間信
    号Ｆ1 を供給する第１の電圧制御発振器手段と、 周波数Ｆ2 の第２の基準周波数信号と中間周波数信号を
    混合し、それに応答して第１のフィードバック信号を供
    給する第１の電圧制御発振器手段および基準周波数手段
    に結合された第１の混合手段と、 周波数シフトされた第１のフィードバック信号を供給す
    るように第１のフィードバック信号の周波数をシフトす
    るために第１の混合手段に結合された第３の周波数シフ
    ト手段と、 周波数シフトされた第１のフィードバック信号の位相と
    周波数Ｆ1'の周波数シフトされた基準周波数信号の位相
    を比較し、それに応答して第１の位相差信号を供給する
    第１および第３の周波数シフト手段に結合された第１の
    位相検出器手段とを含んでいる請求項１記載の装置。
  3. 【請求項３】 第１、第２および第３の周波数シフト手
    段はそれぞれプログラム可能な除算器を含んでいる請求
    項２記載の装置。
  4. 【請求項４】 第１の位相ロックループ手段は、第１の
    フィードバック信号をフィルタ処理する第１の混合手段
    と第３の周波数シフト手段との間に結合された第１のル
    ープフィルタ手段を含んでいる請求項２記載の装置。
  5. 【請求項５】 複数の基準周波数信号を供給する基準周
    波数ソースと、 それによって与えられる第１の周波数の第１の基準周波
    数信号の周波数を除算する基準周波数ソースに結合され
    た第１の除算手段と、 除算された第１の基準周波数信号を受信し、それに応答
    して中間周波数信号を供給する第１の除算手段に結合さ
    れた第１の位相ロックループ手段であって、 第１のフィードバック信号の位相と第１の基準周波数信
    号の位相を比較し、それに応答して第１の位相差信号を
    供給する第１の除算手段に結合された第１の位相検出器
    手段と、 第１の位相差信号に応答して中間信号を供給する第１の
    位相検出器手段に結合された第１の電圧制御発振器手段
    と、 基準周波数ソースによって与えられた第２の周波数の第
    ２の信号と中間周波数信号を混合し、それに応答して第
    １のフィードバック信号を供給する第１の電圧制御発振
    器手段および基準周波数ソースに結合された第１の混合
    手段と、 周波数シフトされた第１のフィードバック信号を供給す
    るように第１のフィードバック信号を周波数シフトする
    第１の混合手段と第１の位相検出器手段との間に結合さ
    れた第２の除算手段とを含む第１の位相ロックループ手
    段と、 周波数シフトされた中間信号を供給するように中間信号
    の周波数をシフトする第１の電圧制御発振器手段に結合
    された第３の除算手段と、 周波数シフトされた中間信号を受信し、それに応答して
    周波数シンセサイザの出力信号を供給する第２の位相ロ
    ックループ手段であって、 第２のフィードバック信号の位相と周波数シフトされた
    中間信号の位相を比較し、それに応答して第２の位相差
    信号を供給する第３の除算手段に結合された第２の位相
    検出器手段と、 第２の位相差信号に応答して周波数シンセサイザの出力
    信号を供給する第２の位相検出器手段に結合された第２
    の電圧制御発振器手段と、 基準周波数ソースによって与えられた第３の周波数の第
    ３の信号と出力信号を混合し、それに応答して第２のフ
    ィードバック信号を供給する基準周波数ソース、第２の
    電圧制御発振器手段および第２の位相検出器手段に結合
    された第２の混合手段とを含む第２の位相ロックループ
    手段とを具備していることを特徴とする周波数シンセサ
    イザ。
  6. 【請求項６】 第１の位相ロックループ手段はさらに第
    １の位相差信号を増幅しフィルタ処理する第１の位相検
    出器手段と第１の電圧制御発振器手段との間に結合され
    た第１のビデオ増幅手段および第１のフィルタ手段を含
    んでいる請求項５記載の周波数シンセサイザ。
  7. 【請求項７】 第２の位相ロックループ手段はさらに第
    ２の位相差信号を増幅しフィルタ処理する第２の位相検
    出器手段と第２の電圧制御発振器手段との間に結合され
    た第２のビデオ増幅器手段および第２のフィルタ手段を
    含んでいる請求項５記載の装置。
  8. 【請求項８】 第２の位相ロックループ手段は、 第２のフィードバック信号をフィルタ処理する第２の混
    合手段と第２の位相検出器手段との間に結合された第２
    のループフィルタ手段と、 第２のフィードバック信号を増幅するために第２の混合
    手段と第２の位相検出器手段との間に結合された第２の
    ループ増幅手段とを含んでいる請求項７記載の装置。
  9. 【請求項９】 複数の基準周波数信号を供給し、 第１の予め定められた数で第１の基準周波数信号を分周
    し、 中間周波数信号を周波数で発生するために分周された第
    １の基準周波数信号および第２の基準周波数信号を処理
    し、 第２の予め定められた数で中間周波数信号を分周し、 出力周波数信号を生成するように分周された中間周波数
    信号および第３の基準周波数信号を処理する方法。
  10. 【請求項１０】 第１の処理ステップは、 それに応答して第１のフィードバック信号を供給するよ
    うに第２の基準周波数信号と中間周波数信号を混合し、 第１のフィードバック信号を分周し、 周波数分割された第１のフィードバック信号の位相と分
    周された第１の基準周波数信号の位相とを比較し、それ
    に応答して第１の位相差信号を供給し、 第１の位相差信号に応答して中間周波数信号を生成する
    ステップを含み、 第２の処理ステップは、 中間周波数信号を分周し、 第３の基準周波数信号と出力周波数信号とを混合してそ
    れに応答して第２のフィードバック信号を供給し、 分周された中間周波数信号の位相と第２の基準周波数信
    号の位相を比較し、それに応答して第２の位相差信号を
    供給し、 第２の位相差信号に応答して出力周波数信号を生成する
    ステップを含んでいる請求項９記載の方法。
JP6014506A 1993-02-08 1994-02-08 広帯域、低雑音の微細なステップの同調を行う位相ロックループ周波数シンセサイザ Pending JPH0795071A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US015957 1993-02-08
US08/015,957 US5317284A (en) 1993-02-08 1993-02-08 Wide band, low noise, fine step tuning, phase locked loop frequency synthesizer

Publications (1)

Publication Number Publication Date
JPH0795071A true JPH0795071A (ja) 1995-04-07

Family

ID=21774546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6014506A Pending JPH0795071A (ja) 1993-02-08 1994-02-08 広帯域、低雑音の微細なステップの同調を行う位相ロックループ周波数シンセサイザ

Country Status (9)

Country Link
US (1) US5317284A (ja)
EP (1) EP0611134B1 (ja)
JP (1) JPH0795071A (ja)
AU (1) AU654789B2 (ja)
CA (1) CA2114984C (ja)
DE (1) DE69405791T2 (ja)
ES (1) ES2107126T3 (ja)
IL (1) IL108564A (ja)
NO (1) NO940398L (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0143023B1 (ko) * 1994-08-03 1998-08-01 김광호 디지탈 무선전화기의 송수신 신호처리 회로
US6020733A (en) * 1994-12-22 2000-02-01 Anritsu Company Two port handheld vector network analyzer with frequency monitor mode
US6087865A (en) * 1994-12-22 2000-07-11 Anritsu Company Programmable frequency divider
US5642039A (en) * 1994-12-22 1997-06-24 Wiltron Company Handheld vector network analyzer
US5717730A (en) * 1995-12-22 1998-02-10 Microtune, Inc. Multiple monolithic phase locked loops
US5870592A (en) * 1996-10-31 1999-02-09 International Business Machines Corp. Clock generation apparatus and method for CMOS microprocessors using a differential saw oscillator
US5838205A (en) * 1997-02-18 1998-11-17 International Business Machines Corporation Variable-speed phase-locked loop system with on-the-fly switching and method therefor
DE19738834A1 (de) * 1997-09-05 1999-03-11 Hella Kg Hueck & Co Induktiver Winkelsensor für ein Kraftfahrzeug
US5977779A (en) * 1997-10-24 1999-11-02 Anritsu Company Handheld vecor network analyzer (VNA) operating at a high frequency by mixing LO and RF signals having offset odd harmonics
US6014047A (en) * 1998-01-07 2000-01-11 International Business Machines Corporation Method and apparatus for phase rotation in a phase locked loop
US5949262A (en) * 1998-01-07 1999-09-07 International Business Machines Corporation Method and apparatus for coupled phase locked loops
DE19920190A1 (de) * 1999-05-03 2000-11-09 Hella Kg Hueck & Co Induktiver Linearsensor und induktuver Winkelsensor
US6107891A (en) * 1999-05-06 2000-08-22 Applied Micro Circuits Corporation Integrated circuit and method for low noise frequency synthesis
US6564039B1 (en) * 2000-02-29 2003-05-13 Motorola, Inc. Frequency generation circuit and method of operating a tranceiver
GB2363268B (en) * 2000-06-08 2004-04-14 Mitel Corp Timing circuit with dual phase locked loops
US6281727B1 (en) 2000-10-05 2001-08-28 Pericom Semiconductor Corp. Fine-tuning phase-locked loop PLL using variable resistor between dual PLL loops
ITTO20010083A1 (it) * 2001-01-30 2002-07-30 Marconi Mobile S P A Perfezionamenti in, o relativi a, dispositivi ad anello ad aggancio di fase.
US7155289B1 (en) 2001-08-17 2006-12-26 Advanced Bionics Corporation Auto-referencing mixed mode phase locked loop for audio playback applications
US7292891B2 (en) * 2001-08-20 2007-11-06 Advanced Bionics Corporation BioNet for bilateral cochlear implant systems
US6720806B1 (en) * 2002-04-25 2004-04-13 Applied Micro Circuits Corporation Method and circuit for producing a reference frequency signal using a reference frequency doubler having frequency selection controls
FR2845840B1 (fr) * 2002-10-14 2005-09-16 St Microelectronics Sa Dispositif radiofrequence du type a frequence intermediaire nulle ou quasi-nulle minimisant la modulation frequentielle parasite appliquee a un oscillateur local integre.
US20050062547A1 (en) * 2003-09-22 2005-03-24 Yossi Reuven Method and apparatus to generate signals using two or more phase locked loops
GB2430090B (en) * 2005-09-08 2007-10-17 Motorola Inc RF synthesizer and RF transmitter or receiver incorporating the synthesizer
US20120112806A1 (en) * 2010-11-09 2012-05-10 Sony Corporation Frequency synthesizer and frequency synthesizing method
US9444474B2 (en) * 2014-05-09 2016-09-13 Microsemi Semiconductor Ulc Crystal oscillator noise compensation method for a multi-loop PLL
CN111106830B (zh) * 2019-12-31 2022-12-23 陕西烽火电子股份有限公司 一种快速捷变的宽带频率合成器
CN117949899A (zh) * 2024-03-26 2024-04-30 西安晟昕科技股份有限公司 基于数字合成技术的雷达信号生成优化方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63151220A (ja) * 1986-12-16 1988-06-23 Matsushita Electric Ind Co Ltd マイクロ波帯周波数シンセサイザ
US5150078A (en) * 1991-11-29 1992-09-22 Hughes Aircraft Company Low noise fine frequency step synthesizer

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4234929A (en) * 1979-09-24 1980-11-18 Harris Corporation Control device for a phase lock loop vernier frequency synthesizer
NL8001903A (nl) * 1980-04-01 1981-11-02 Philips Nv Inrichting voor het versterken van een gemoduleerd draaggolfsignaal.
US4388597A (en) * 1980-06-03 1983-06-14 Motorola Inc. Frequency synthesizer having plural phase locked loops
EP0166085B1 (de) * 1981-06-30 1987-10-28 Waldemar Link (GmbH & Co.) Gelenkendoprothese
ZA824464B (en) * 1981-07-03 1983-04-27 Smith & Nephew Res Cement compositions
US4785260A (en) * 1986-03-18 1988-11-15 International Mobile Machines Corporation Frequency synthesizer for broadcast telephone system having multiple assignable frequency channels
US4839603A (en) * 1987-09-24 1989-06-13 Unisys Corporation Multiple-loop microwave frequency synthesizer using two phase lockloops
JP2531742B2 (ja) * 1988-05-17 1996-09-04 株式会社東芝 電圧制御発振回路
US4940950A (en) * 1988-08-12 1990-07-10 Tel-Instrument Electronics Corporation Frequency synthesis method and apparatus using approximation to provide closely spaced discrete frequencies over a wide range with rapid acquisition
JP2881791B2 (ja) * 1989-01-13 1999-04-12 ソニー株式会社 周波数シンセサイザ
JPH02244820A (ja) * 1989-03-16 1990-09-28 Oki Electric Ind Co Ltd Ｐｌｌ回路
US4912432A (en) * 1989-04-17 1990-03-27 Raytheon Company Plural feedback loop digital frequency synthesizer
US4965533A (en) * 1989-08-31 1990-10-23 Qualcomm, Inc. Direct digital synthesizer driven phase lock loop frequency synthesizer
US4943787A (en) * 1989-09-05 1990-07-24 Motorola, Inc. Digital time base generator with adjustable delay between two outputs
JPH04313917A (ja) * 1991-03-29 1992-11-05 Mitsubishi Electric Corp ダブルｐｌｌ装置
DE4113865A1 (de) * 1991-04-27 1992-10-29 Ant Nachrichtentech Mikrowellenoszillator
JPH0537435A (ja) * 1991-07-31 1993-02-12 Nec Corp Ｔｄｍａ方式に用いる局部発振周波数シンセサイザ
US5105168A (en) * 1991-08-28 1992-04-14 Hewlett-Packard Company Vector locked loop
FR2683105A1 (fr) * 1991-10-29 1993-04-30 Erfatec Sarl Synthetiseur a boucle auxiliaire de reference spectrale.

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63151220A (ja) * 1986-12-16 1988-06-23 Matsushita Electric Ind Co Ltd マイクロ波帯周波数シンセサイザ
US5150078A (en) * 1991-11-29 1992-09-22 Hughes Aircraft Company Low noise fine frequency step synthesizer
JPH05284022A (ja) * 1991-11-29 1993-10-29 Hughes Aircraft Co 低雑音微細周波数ステップシンセサイザ

Also Published As

Publication number Publication date
CA2114984C (en) 2000-05-02
DE69405791D1 (de) 1997-10-30
AU5500994A (en) 1994-08-18
EP0611134A1 (en) 1994-08-17
ES2107126T3 (es) 1997-11-16
CA2114984A1 (en) 1994-08-09
EP0611134B1 (en) 1997-09-24
NO940398D0 (no) 1994-02-07
AU654789B2 (en) 1994-11-17
NO940398L (no) 1994-08-09
US5317284A (en) 1994-05-31
IL108564A (en) 1998-02-08
DE69405791T2 (de) 1998-05-14

Similar Documents

Publication Publication Date Title
JPH0795071A (ja) 広帯域、低雑音の微細なステップの同調を行う位相ロックループ周波数シンセサイザ
US5146186A (en) Programmable-step, high-resolution frequency synthesizer which substantially eliminates spurious frequencies without adversely affecting phase noise
US5150078A (en) Low noise fine frequency step synthesizer
JPH04507183A (ja) 分数ｎ／ｍの合成
US5831481A (en) Phase lock loop circuit having a broad loop band and small step frequency
US4603304A (en) Reference frequency generation for split-comb frequency synthesizer
US7579916B1 (en) Low noise frequency synthesizer
US5301366A (en) High performance frequency tuning with low cost synthesizer
JPH0946225A (ja) マイクロ波・ミリ波帯位相同期発振回路
US4878027A (en) Direct frequency synthesizer using powers of two synthesis techniques
EP0526074B1 (en) Atomic clock RF chain
US6806746B1 (en) Direct frequency synthesizer for offset loop synthesizer
US6198354B1 (en) System for limiting if variation in phase locked loops
JP2016144054A (ja) 周波数シンセサイザ
JPH04358415A (ja) シンセサイズド信号発生装置
JPS63151220A (ja) マイクロ波帯周波数シンセサイザ
Sotiriadis Diophantine Frequency Synthesis The Mathematical Principles
JP2563256B2 (ja) マイクロ波帯周波数シンセサイザ
GB2130827A (en) Frequency synthesizer
JPS61261926A (ja) 周波数シンセサイザ
JPS61131914A (ja) 周播数合成装置
JPH06224957A (ja) 無線送信器
JPS63308413A (ja) 位相同期ル−プ回路
JPH0998084A (ja) 位相同期発振回路
JPH0345936B2 (ja)