JPH0794708A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0794708A JPH0794708A JP5238577A JP23857793A JPH0794708A JP H0794708 A JPH0794708 A JP H0794708A JP 5238577 A JP5238577 A JP 5238577A JP 23857793 A JP23857793 A JP 23857793A JP H0794708 A JPH0794708 A JP H0794708A
- Authority
- JP
- Japan
- Prior art keywords
- doped layer
- doped
- impurity
- semiconductor material
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 91
- 239000012535 impurity Substances 0.000 claims abstract description 71
- 239000000463 material Substances 0.000 claims abstract description 44
- 229910003460 diamond Inorganic materials 0.000 claims abstract description 27
- 239000010432 diamond Substances 0.000 claims abstract description 27
- 230000004913 activation Effects 0.000 abstract description 10
- 239000000969 carrier Substances 0.000 abstract description 9
- 239000000758 substrate Substances 0.000 abstract description 6
- 230000005284 excitation Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1602—Diamond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
- H01L29/157—Doping structures, e.g. doping superlattices, nipi superlattices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
- H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 深い不純物準位を有する半導体材料を使用し
つつ、室温から高温までの温度範囲で動作特性が安定な
半導体装置を提供する。 【構成】 ドープ層とノンドープ層とを交互に積層して
構成したものであり、（ａ）半絶縁性の基板１００と、
（ｂ）実質的に不純物が添加されていないダイヤモンド
半導体材料から成るノンドープ層１１０1 〜１１０n+1
と、（ｃ）ノンドープ層１１０1 〜１１０n+1 に挟まれ
るように形成され、不純物としてＢが添加されたダイヤ
モンド半導体材料から成る薄いドープ層１２０1 〜１２
０n と、から構成される。
つつ、室温から高温までの温度範囲で動作特性が安定な
半導体装置を提供する。 【構成】 ドープ層とノンドープ層とを交互に積層して
構成したものであり、（ａ）半絶縁性の基板１００と、
（ｂ）実質的に不純物が添加されていないダイヤモンド
半導体材料から成るノンドープ層１１０1 〜１１０n+1
と、（ｃ）ノンドープ層１１０1 〜１１０n+1 に挟まれ
るように形成され、不純物としてＢが添加されたダイヤ
モンド半導体材料から成る薄いドープ層１２０1 〜１２
０n と、から構成される。
Description
【０００１】
【産業上の利用分野】本発明は、不純物準位が深い半導
体を主材とする半導体装置に関し、より詳細には、不純
物準位が深く且つ室温から高温に渡る広範囲の温度下で
安定して動作する半導体装置に関する。
体を主材とする半導体装置に関し、より詳細には、不純
物準位が深く且つ室温から高温に渡る広範囲の温度下で
安定して動作する半導体装置に関する。
【０００２】
【従来の技術】従来、半導体デバイスを構成する材料と
しては、ＳｉやＧａＡｓ等がほとんどを占めてきた。し
かしながら近年では、より高機能を有して耐環境性に優
れた半導体デバイスの実現を目指し、従来よりも大きい
バンドギャップを有する材料（以後、ワイドバンドギャ
ップ材料と呼ぶ）が注目されており、実用化のための研
究開発が活発になっている。例えば、青色発光素子を目
的に用いるＺｎＳｅや、耐熱性デバイスをも可能にする
ＳｉＣ及びダイヤモンドなどがある。
しては、ＳｉやＧａＡｓ等がほとんどを占めてきた。し
かしながら近年では、より高機能を有して耐環境性に優
れた半導体デバイスの実現を目指し、従来よりも大きい
バンドギャップを有する材料（以後、ワイドバンドギャ
ップ材料と呼ぶ）が注目されており、実用化のための研
究開発が活発になっている。例えば、青色発光素子を目
的に用いるＺｎＳｅや、耐熱性デバイスをも可能にする
ＳｉＣ及びダイヤモンドなどがある。
【０００３】しかしながら、このような材料におけるド
ナー準位およびアクセプタ準位（以後、双方の準位を総
称して不純物準位と呼ぶ）は、Ｓｉなどに比べて、それ
ぞれ伝導帯および価電子帯から禁制帯側へ大きく隔たっ
ている（以後、これらの隔たりを深さと呼ぶ）。このた
め、ワイドバンドギャップ材料の長所を活かしたトラン
ジスタなどのデバイスを制作することが困難であり、現
状、研究・試作がなされている段階である。例えば、
５．５ｅＶという大きなバンドギャップ値を有するダイ
ヤモンド半導体に対する一つの試みが、公報「特開平４
−２８０６２２号」に開示されている。
ナー準位およびアクセプタ準位（以後、双方の準位を総
称して不純物準位と呼ぶ）は、Ｓｉなどに比べて、それ
ぞれ伝導帯および価電子帯から禁制帯側へ大きく隔たっ
ている（以後、これらの隔たりを深さと呼ぶ）。このた
め、ワイドバンドギャップ材料の長所を活かしたトラン
ジスタなどのデバイスを制作することが困難であり、現
状、研究・試作がなされている段階である。例えば、
５．５ｅＶという大きなバンドギャップ値を有するダイ
ヤモンド半導体に対する一つの試みが、公報「特開平４
−２８０６２２号」に開示されている。
【０００４】
【発明が解決しようとする課題】不純物（ドーパント）
がドープされた半導体内のキャリア密度は、ｅｘｐ（−
ΔＥ／ｋＴ）あるいはｅｘｐ（−ΔＥ／２ｋＴ）に比例
する。ここで、ΔＥは不純物準位の深さである。Ｓｉで
は、ｐ型不純物としてＢをドープした場合の不純物準位
の深さは０．０４５ｅＶであり、ｎ型不純物としてＰ，
Ａｓ，Ｓｂをドープした場合の不純物準位の深さは夫々
０．０４５ｅＶ，０．０４９ｅＶ，０．０３９ｅＶであ
る。一方、ｋＴの値は、室温（３００Ｋ）で約０．０２
５ｅＶ、６００Ｋで約０．０５０なので、この温度範囲
でのキャリア濃度の変動は１桁を越えることはない。
がドープされた半導体内のキャリア密度は、ｅｘｐ（−
ΔＥ／ｋＴ）あるいはｅｘｐ（−ΔＥ／２ｋＴ）に比例
する。ここで、ΔＥは不純物準位の深さである。Ｓｉで
は、ｐ型不純物としてＢをドープした場合の不純物準位
の深さは０．０４５ｅＶであり、ｎ型不純物としてＰ，
Ａｓ，Ｓｂをドープした場合の不純物準位の深さは夫々
０．０４５ｅＶ，０．０４９ｅＶ，０．０３９ｅＶであ
る。一方、ｋＴの値は、室温（３００Ｋ）で約０．０２
５ｅＶ、６００Ｋで約０．０５０なので、この温度範囲
でのキャリア濃度の変動は１桁を越えることはない。
【０００５】しかし、不純物をドープしたバンドギャッ
プが大きな半導体の不純物準位は深い、すなわちΔＥの
値が大きいので、キャリア濃度の温度依存性が大きくな
る。例えば、ΔＥ＝０．３７ｅＶとすると、３００Ｋ〜
６００Ｋの温度範囲でキャリア濃度の変動は３桁に達す
る。したがって、こうした半導体を使用した半導体の電
気的な動作特性は動作温度によって大きく異なることと
なり、所望の動作特性を有する動作温度範囲が狭くな
る、という問題点があった。
プが大きな半導体の不純物準位は深い、すなわちΔＥの
値が大きいので、キャリア濃度の温度依存性が大きくな
る。例えば、ΔＥ＝０．３７ｅＶとすると、３００Ｋ〜
６００Ｋの温度範囲でキャリア濃度の変動は３桁に達す
る。したがって、こうした半導体を使用した半導体の電
気的な動作特性は動作温度によって大きく異なることと
なり、所望の動作特性を有する動作温度範囲が狭くな
る、という問題点があった。
【０００６】バンドギャップが大きな半導体材料を有効
に利用するためには、キャリア濃度の温度依存性を抑制
する必要がある。一般に、不純物準位が縮退する不純物
濃度を越えて不純物をドーピングすると、キャリア濃度
が温度に依存しなくなることが知られている。しかし、
このような半導体材料は金属と同様な振る舞いを呈し、
半導体として求められる、電界によってキャリアの空
乏層が生じることにより電流の制御が可能になる、ある
いは、ｐｎ接合が可能であり整流性を有する、といっ
た性質が失われてしまうといった問題点があった。
に利用するためには、キャリア濃度の温度依存性を抑制
する必要がある。一般に、不純物準位が縮退する不純物
濃度を越えて不純物をドーピングすると、キャリア濃度
が温度に依存しなくなることが知られている。しかし、
このような半導体材料は金属と同様な振る舞いを呈し、
半導体として求められる、電界によってキャリアの空
乏層が生じることにより電流の制御が可能になる、ある
いは、ｐｎ接合が可能であり整流性を有する、といっ
た性質が失われてしまうといった問題点があった。
【０００７】本発明は、上記の問題点に鑑みてなされた
ものであり、深い不純物準位を有する半導体材料を使用
しつつ、室温から高温までの温度範囲で動作特性が安定
な半導体装置を提供することを目的とする。
ものであり、深い不純物準位を有する半導体材料を使用
しつつ、室温から高温までの温度範囲で動作特性が安定
な半導体装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明の第１の半導体装
置は、（ａ）ダイヤモンド半導体材料から成り、実質的
に不純物が添加されていない第１のノンドープ層と、
（ｂ）第１のノンドープ層の一方の表面に形成された、
ダイヤモンド半導体材料から成り、不純物が添加され、
単体では室温で不純物の５０％以上が活性化しない、３
ｎｍ以下の厚さを有するドープ層と、（ｃ）第１のノン
ドープ側とは反対側のドープ層の表面に形成された、ダ
イヤモンド半導体材料からなり、実質的に不純物が添加
されていない第２のノンドープ層と、を備えることを特
徴とする。
置は、（ａ）ダイヤモンド半導体材料から成り、実質的
に不純物が添加されていない第１のノンドープ層と、
（ｂ）第１のノンドープ層の一方の表面に形成された、
ダイヤモンド半導体材料から成り、不純物が添加され、
単体では室温で不純物の５０％以上が活性化しない、３
ｎｍ以下の厚さを有するドープ層と、（ｃ）第１のノン
ドープ側とは反対側のドープ層の表面に形成された、ダ
イヤモンド半導体材料からなり、実質的に不純物が添加
されていない第２のノンドープ層と、を備えることを特
徴とする。
【０００９】この第１の半導体装置は、ノンドープ層と
ドープ層とが交互に積層されるとともに、両端の層をノ
ンドープ層として構成することが可能である。また、ド
ープ層に添加する不純物は、ＢあるいはＮが好適であ
る。
ドープ層とが交互に積層されるとともに、両端の層をノ
ンドープ層として構成することが可能である。また、ド
ープ層に添加する不純物は、ＢあるいはＮが好適であ
る。
【００１０】本発明の第２の半導体装置は、（ａ）バン
ドギャップの値が１．４３ｅＶよりも大きく、ｎ型不純
物を添加した場合のドナー準位が伝導帯の端の準位から
５０ｍｅＶ以上隔たり、ｐ型不純物を添加した場合のア
クセプタ準位が価電子帯の端の準位から５０ｍｅＶ以上
隔たるダイヤモンド半導体以外の半導体材料から成り、
実質的に不純物が添加されていない第１のノンドープ層
と、（ｂ）第１のノンドープ層の一方の表面に形成され
た、上記半導体材料からなり、不純物が添加され、単体
では室温で不純物の５０％以上が活性化しないドープ層
と、（ｃ）第１のノンドープ側とは反対側のドープ層の
表面に形成された、上記半導体材料からなり、実質的に
不純物が添加されていない第２のノンドープ層と、を備
えることを特徴とする。
ドギャップの値が１．４３ｅＶよりも大きく、ｎ型不純
物を添加した場合のドナー準位が伝導帯の端の準位から
５０ｍｅＶ以上隔たり、ｐ型不純物を添加した場合のア
クセプタ準位が価電子帯の端の準位から５０ｍｅＶ以上
隔たるダイヤモンド半導体以外の半導体材料から成り、
実質的に不純物が添加されていない第１のノンドープ層
と、（ｂ）第１のノンドープ層の一方の表面に形成され
た、上記半導体材料からなり、不純物が添加され、単体
では室温で不純物の５０％以上が活性化しないドープ層
と、（ｃ）第１のノンドープ側とは反対側のドープ層の
表面に形成された、上記半導体材料からなり、実質的に
不純物が添加されていない第２のノンドープ層と、を備
えることを特徴とする。
【００１１】この第２の半導体装置は、ノンドープ層と
ドープ層とが交互に積層されるとともに、両端の層をノ
ンドープ層として構成することが可能である。また、半
導体材料としてＳｉＣを採用し、ドープ層に添加する不
純物をＡｌあるいはＮとしてもよいし、半導体材料とし
てＡｌＮあるいはＧａＮを採用してもよい。
ドープ層とが交互に積層されるとともに、両端の層をノ
ンドープ層として構成することが可能である。また、半
導体材料としてＳｉＣを採用し、ドープ層に添加する不
純物をＡｌあるいはＮとしてもよいし、半導体材料とし
てＡｌＮあるいはＧａＮを採用してもよい。
【００１２】
【作用】本発明の第１の半導体装置では、ダイヤモンド
半導体材料から成り、３ｎｍ以下の厚さを有する不純物
ドープ層を挟んで、ダイヤモンド半導体材料から成り、
実質的に不純物が添加されていないノンドープ層が配置
されている。このとき、ドープ層が３ｎｍ以下と非常に
薄いので、キャリア濃度の勾配が生じ、不純物準位が深
いにも拘らず、ドープ層からノンドープ層へキャリアが
拡散する。この結果、ドープ層単体では、室温でキャリ
アの活性化率が小さいが、ドープ層およびノンドープ層
の組み合わせでは、室温でもキャリアの活性化率が向上
するとともに、キャリア活性化率の温度依存性が低減す
る。また、ドープ層とノンドープ層とを交互に積層する
ことにより、キャリアが活性であるいわゆるチャンネル
層の厚みを調整することができ、このチャンネル層の厚
さと添加する不純物濃度とを調整することにより、電界
の印加などによる動作特性の制御が容易となる。
半導体材料から成り、３ｎｍ以下の厚さを有する不純物
ドープ層を挟んで、ダイヤモンド半導体材料から成り、
実質的に不純物が添加されていないノンドープ層が配置
されている。このとき、ドープ層が３ｎｍ以下と非常に
薄いので、キャリア濃度の勾配が生じ、不純物準位が深
いにも拘らず、ドープ層からノンドープ層へキャリアが
拡散する。この結果、ドープ層単体では、室温でキャリ
アの活性化率が小さいが、ドープ層およびノンドープ層
の組み合わせでは、室温でもキャリアの活性化率が向上
するとともに、キャリア活性化率の温度依存性が低減す
る。また、ドープ層とノンドープ層とを交互に積層する
ことにより、キャリアが活性であるいわゆるチャンネル
層の厚みを調整することができ、このチャンネル層の厚
さと添加する不純物濃度とを調整することにより、電界
の印加などによる動作特性の制御が容易となる。
【００１３】また、本発明の第２の半導体装置では、ダ
イヤモンド半導体以外のワイドギャップ材料を用いて、
ダイヤモンド半導体材料の場合と同様に、薄い不純物ド
ープ層を挟んで実質的に不純物が添加されていないノン
ドープ層が配置されている。この半導体装置も、ダイヤ
モンド半導体材料を用いた半導体装置と同様に、キャリ
ア濃度の勾配が生じ、不純物準位が深いにも拘らず、ド
ープ層からノンドープ層へキャリアが拡散する。この結
果、ドープ層単体では、室温でキャリアの活性化率が小
さいが、ドープ層およびノンドープ層の組み合わせで
は、室温でもキャリアの活性化率が向上するとともに、
キャリア活性化率の温度依存性が低減する。また、ドー
プ層とノンドープ層とを交互に積層することにより、キ
ャリアが活性であるいわゆるチャンネル層の厚みを調整
することができ、このチャンネル層の厚さと添加する不
純物濃度とを調整することにより、電界の印加などによ
る動作特性の制御が容易となる。
イヤモンド半導体以外のワイドギャップ材料を用いて、
ダイヤモンド半導体材料の場合と同様に、薄い不純物ド
ープ層を挟んで実質的に不純物が添加されていないノン
ドープ層が配置されている。この半導体装置も、ダイヤ
モンド半導体材料を用いた半導体装置と同様に、キャリ
ア濃度の勾配が生じ、不純物準位が深いにも拘らず、ド
ープ層からノンドープ層へキャリアが拡散する。この結
果、ドープ層単体では、室温でキャリアの活性化率が小
さいが、ドープ層およびノンドープ層の組み合わせで
は、室温でもキャリアの活性化率が向上するとともに、
キャリア活性化率の温度依存性が低減する。また、ドー
プ層とノンドープ層とを交互に積層することにより、キ
ャリアが活性であるいわゆるチャンネル層の厚みを調整
することができ、このチャンネル層の厚さと添加する不
純物濃度とを調整することにより、電界の印加などによ
る動作特性の制御が容易となる。
【００１４】
【実施例】以下、添付図面を参照して、本発明の実施例
を説明する。
を説明する。
【００１５】（第１実施例）図１は、本発明の第１実施
例の半導体装置の構成図である。図示のように、この半
導体装置は、（ａ）半絶縁性の基板１００と、（ｂ）基
板１００の表面上に形成され、実質的に不純物が添加さ
れていないダイヤモンド半導体材料から成るノンドープ
層１１０と、（ｃ）ノンドープ層１１０の表面上に形成
され、不純物としてＢが添加されたダイヤモンド半導体
材料から成るドープ層１２０と、（ｄ）ドープ層１２０
の表面上に形成され、実質的に不純物が添加されていな
いダイヤモンド半導体材料から成るノンドープ層１３０
と、から構成される。以後、ドープ層に数が１つである
本実施例の半導体装置をＳＤＤとも呼ぶ。
例の半導体装置の構成図である。図示のように、この半
導体装置は、（ａ）半絶縁性の基板１００と、（ｂ）基
板１００の表面上に形成され、実質的に不純物が添加さ
れていないダイヤモンド半導体材料から成るノンドープ
層１１０と、（ｃ）ノンドープ層１１０の表面上に形成
され、不純物としてＢが添加されたダイヤモンド半導体
材料から成るドープ層１２０と、（ｄ）ドープ層１２０
の表面上に形成され、実質的に不純物が添加されていな
いダイヤモンド半導体材料から成るノンドープ層１３０
と、から構成される。以後、ドープ層に数が１つである
本実施例の半導体装置をＳＤＤとも呼ぶ。
【００１６】発明者は、図１の半導体装置に関して、ド
ープ層への不純物添加濃度（ＮA ）、ドープ層の厚さ
（ｄ）および温度（Ｔ）をパラメータとして、キャリア
であるホールの濃度およびホールの励起効率を調べた。
この際、ポアソンの方程式などの基本的な方程式を用
い、バンドギャップ（Ｅｇ）＝５．５ｅＶ，誘電率
（ε）＝５．７ε0 （ε0 は真空の誘電率），ホールの
有効質量（ｍ）＝０．７５ｍ0（ｍ0 は真空中の自由電
子の質量），不純物準位の深さ＝０．３ｅＶとして、計
算機によりシミュレーションした。
ープ層への不純物添加濃度（ＮA ）、ドープ層の厚さ
（ｄ）および温度（Ｔ）をパラメータとして、キャリア
であるホールの濃度およびホールの励起効率を調べた。
この際、ポアソンの方程式などの基本的な方程式を用
い、バンドギャップ（Ｅｇ）＝５．５ｅＶ，誘電率
（ε）＝５．７ε0 （ε0 は真空の誘電率），ホールの
有効質量（ｍ）＝０．７５ｍ0（ｍ0 は真空中の自由電
子の質量），不純物準位の深さ＝０．３ｅＶとして、計
算機によりシミュレーションした。
【００１７】図２は、不純物添加濃度（ＮA ）＝１０19
ｃｍ-3の場合のホール密度の分布のグラフである。な
お、図２において、実線はドープ層の厚さ（ｄ）＝０．
５ｎｍの場合のホール密度を、破線はドープ層の厚さ
（ｄ）＝２５ｎｍの場合のホール密度を示す。ドープ層
の厚さを小さくするにつれて、ドープ層以外のノンドー
プダイヤモンド層にもホールが有効に励起されいる様子
がわかる。
ｃｍ-3の場合のホール密度の分布のグラフである。な
お、図２において、実線はドープ層の厚さ（ｄ）＝０．
５ｎｍの場合のホール密度を、破線はドープ層の厚さ
（ｄ）＝２５ｎｍの場合のホール密度を示す。ドープ層
の厚さを小さくするにつれて、ドープ層以外のノンドー
プダイヤモンド層にもホールが有効に励起されいる様子
がわかる。
【００１８】図３は、不純物添加濃度（ＮA ）＝１０19
ｃｍ-3，５×１０18ｃｍ-3におけるホール励起効率のド
ープ層の厚さ（ｄ）に対する依存性を示すグラフであ
る。図示のように、不純物添加濃度に拘らず、ドープ層
の厚さ（ｄ）≦３ｎｍで急激にホール励起効率が向上す
ることが確認できる。
ｃｍ-3，５×１０18ｃｍ-3におけるホール励起効率のド
ープ層の厚さ（ｄ）に対する依存性を示すグラフであ
る。図示のように、不純物添加濃度に拘らず、ドープ層
の厚さ（ｄ）≦３ｎｍで急激にホール励起効率が向上す
ることが確認できる。
【００１９】図４は、温度（Ｔ）＝５００Ｋ，ドープ層
の厚さ（ｄ）＝２５ｎｍ，１５ｎｍ，５ｎｍにおけるホ
ール励起効率の不純物添加濃度（ＮA ）に対する依存性
を示すグラフである。図示のように、不純物添加濃度
（ＮA ）≦２×１０18ｃｍ-3で急激にホール励起効率が
向上することが確認できる。
の厚さ（ｄ）＝２５ｎｍ，１５ｎｍ，５ｎｍにおけるホ
ール励起効率の不純物添加濃度（ＮA ）に対する依存性
を示すグラフである。図示のように、不純物添加濃度
（ＮA ）≦２×１０18ｃｍ-3で急激にホール励起効率が
向上することが確認できる。
【００２０】（第２実施例）図５は、本発明の第２実施
例の半導体装置の構成図である。この半導体装置は、ド
ープ層とノンドープ層とを交互に積層して構成したもの
（以後、ＭＤＤとも呼ぶ）である。図示のように、この
半導体装置は、（ａ）半絶縁性の基板１００と、（ｂ）
実質的に不純物が添加されていないダイヤモンド半導体
材料から成るノンドープ層１１０1 〜１１０N+1 と、
（ｃ）ノンドープ層１１０1 〜１１０N+1 に挟まれるよ
うに形成され、不純物としてＢが添加されたダイヤモン
ド半導体材料から成るドープ層１２０1 〜１２０N と、
から構成される。
例の半導体装置の構成図である。この半導体装置は、ド
ープ層とノンドープ層とを交互に積層して構成したもの
（以後、ＭＤＤとも呼ぶ）である。図示のように、この
半導体装置は、（ａ）半絶縁性の基板１００と、（ｂ）
実質的に不純物が添加されていないダイヤモンド半導体
材料から成るノンドープ層１１０1 〜１１０N+1 と、
（ｃ）ノンドープ層１１０1 〜１１０N+1 に挟まれるよ
うに形成され、不純物としてＢが添加されたダイヤモン
ド半導体材料から成るドープ層１２０1 〜１２０N と、
から構成される。
【００２１】発明者は、図５の半導体装置に関して、ド
ープ層への不純物添加濃度（ＮA ）、ドープ層の厚さ
（ｄ）、温度（Ｔ）、ドープ層間の距離（ｄs ）、およ
びドープ層の数（Ｎ）をパラメータとして、キャリアで
あるホールの濃度およびシートコンダクタンスを調べ
た。この際、第１実施例における条件に加え、ドープ層
内の移動度＝２０ｃｍ2 ／Ｖ・ｓ，ノンドープ層内の移
動度＝４００（Ｔ／３００）1.5 ｃｍ2 ／Ｖ・ｓ（Ｔは
絶対温度）として、計算機によりシミュレーションし
た。
ープ層への不純物添加濃度（ＮA ）、ドープ層の厚さ
（ｄ）、温度（Ｔ）、ドープ層間の距離（ｄs ）、およ
びドープ層の数（Ｎ）をパラメータとして、キャリアで
あるホールの濃度およびシートコンダクタンスを調べ
た。この際、第１実施例における条件に加え、ドープ層
内の移動度＝２０ｃｍ2 ／Ｖ・ｓ，ノンドープ層内の移
動度＝４００（Ｔ／３００）1.5 ｃｍ2 ／Ｖ・ｓ（Ｔは
絶対温度）として、計算機によりシミュレーションし
た。
【００２２】図６は、ドープ層の厚さ（ｄ）＝１ｎｍ，
不純物添加濃度（ＮA ）＝１０19ｃｍ-3，ドープ層間の
距離（ｄs ）＝３０ｎｍ，ドープ層の数（Ｎ）＝１０の
場合の温度（Ｔ）＝４００Ｋ，５００Ｋ，６００Ｋにお
けるホール密度の分布のグラフである。図示のように、
第１実施例と同様の１桁近く向上したホール濃度がドー
プ層およびノンドープ層の全体に渡って分布することが
確認できる。また、第１実施例と同様に、ホール濃度の
温度依存性も向上していることが確認できる。
不純物添加濃度（ＮA ）＝１０19ｃｍ-3，ドープ層間の
距離（ｄs ）＝３０ｎｍ，ドープ層の数（Ｎ）＝１０の
場合の温度（Ｔ）＝４００Ｋ，５００Ｋ，６００Ｋにお
けるホール密度の分布のグラフである。図示のように、
第１実施例と同様の１桁近く向上したホール濃度がドー
プ層およびノンドープ層の全体に渡って分布することが
確認できる。また、第１実施例と同様に、ホール濃度の
温度依存性も向上していることが確認できる。
【００２３】図７は、ドープ層への不純物添加濃度（Ｎ
A ）＝１０19ｃｍ-3，ドープ層の厚さ（ｄ）＝０．５ｎ
ｍ，温度（Ｔ）＝５００Ｋの場合における、シートコン
ダクタンス（Ｇ）のドープ層間の距離（ｄs ）あるいは
ドープ層の数（Ｎ）に関する依存性を示すグラフであ
る。図示のように、ドープ層間の距離（ｄs ）が同一で
あれば、ドープ層の数（Ｎ）が大きいほどシートコンダ
クタンスは大きくなることが確認できる。また、ドープ
層の数（Ｎ）が同一であれば、ドープ層間の距離
（ｄs ）が少なくとも７０ｎｍ以下では、シートコンダ
クタンスはドープ層間の距離（ｄs ）の単調増加関数で
ある。
A ）＝１０19ｃｍ-3，ドープ層の厚さ（ｄ）＝０．５ｎ
ｍ，温度（Ｔ）＝５００Ｋの場合における、シートコン
ダクタンス（Ｇ）のドープ層間の距離（ｄs ）あるいは
ドープ層の数（Ｎ）に関する依存性を示すグラフであ
る。図示のように、ドープ層間の距離（ｄs ）が同一で
あれば、ドープ層の数（Ｎ）が大きいほどシートコンダ
クタンスは大きくなることが確認できる。また、ドープ
層の数（Ｎ）が同一であれば、ドープ層間の距離
（ｄs ）が少なくとも７０ｎｍ以下では、シートコンダ
クタンスはドープ層間の距離（ｄs ）の単調増加関数で
ある。
【００２４】（第３実施例）図８は、本発明の第３実施
例の半導体装置の構成図である。本実施例の半導体装置
は、第１実施例の半導体装置または第２実施例の半導体
装置を使用して電界効果トランジスタ（ＦＥＴ）を構成
したものである。図８（ａ）は、第１実施例の半導体装
置を利用して、ノンドープ層１３１の表面にソース電極
２１０、ゲート電極２２０およびドレイン電極２３０が
形成されて構成される。また、図８（ｂ）は、第２実施
例の半導体装置を利用して、ノンドープ層１３２の表面
にソース電極２１０、ゲート電極２２０およびドレイン
電極２３０が形成されて構成される。
例の半導体装置の構成図である。本実施例の半導体装置
は、第１実施例の半導体装置または第２実施例の半導体
装置を使用して電界効果トランジスタ（ＦＥＴ）を構成
したものである。図８（ａ）は、第１実施例の半導体装
置を利用して、ノンドープ層１３１の表面にソース電極
２１０、ゲート電極２２０およびドレイン電極２３０が
形成されて構成される。また、図８（ｂ）は、第２実施
例の半導体装置を利用して、ノンドープ層１３２の表面
にソース電極２１０、ゲート電極２２０およびドレイン
電極２３０が形成されて構成される。
【００２５】発明者は、図８の半導体装置に関して、ド
ープ層への不純物添加濃度（ＮA ）、ドープ層の厚さ
（ｄ）、温度（Ｔ）、ドープ層間の距離（ｄs ）、およ
びドープ層の数（Ｎ）をパラメータとして、シートコン
ダクタンス（Ｇ）およびチャネルコンダクタンス（Ｇ
ｍ）を調べた。この際、第２実施例の条件に加え、チャ
ネルの形状を１ｃｍの長さ、１ｃｍの幅で規格化したサ
イズのもとに、計算機によりシミュレーションした。
ープ層への不純物添加濃度（ＮA ）、ドープ層の厚さ
（ｄ）、温度（Ｔ）、ドープ層間の距離（ｄs ）、およ
びドープ層の数（Ｎ）をパラメータとして、シートコン
ダクタンス（Ｇ）およびチャネルコンダクタンス（Ｇ
ｍ）を調べた。この際、第２実施例の条件に加え、チャ
ネルの形状を１ｃｍの長さ、１ｃｍの幅で規格化したサ
イズのもとに、計算機によりシミュレーションした。
【００２６】図９は、ドープ層への不純物添加濃度（Ｎ
A ）＝２．５×１０18ｃｍ-3，５×１０18ｃｍ-3，１０
19ｃｍ-3，温度（Ｔ）＝５００Ｋの場合における、ＳＤ
ＤあるいはＭＤＤのシートコンダクタンス（Ｇ）の面不
純物濃度（ＮB ）に関する依存性を示すグラフである。
図示のように、ＳＤＤの場合には、広い面不純物濃度
（ＮB ）範囲でシートコンダクタンス（Ｇ）＝１〜２×
１０-5Ｓの値を実現できる。また、ＭＤＤの場合には、
同一の面不純物濃度（ＮB ）ではＳＤＤよりはるかに大
きなシートコンダクタンス（Ｇ）値が実現できる。した
がって、従来のダイヤモンド半導体からなるＦＥＴにお
ける、シートコンダクタンス（Ｇ）＝数μＳという値に
対して、１桁から１桁以上のシートコンダクタンス
（Ｇ）値の向上が可能であることが確認できる。
A ）＝２．５×１０18ｃｍ-3，５×１０18ｃｍ-3，１０
19ｃｍ-3，温度（Ｔ）＝５００Ｋの場合における、ＳＤ
ＤあるいはＭＤＤのシートコンダクタンス（Ｇ）の面不
純物濃度（ＮB ）に関する依存性を示すグラフである。
図示のように、ＳＤＤの場合には、広い面不純物濃度
（ＮB ）範囲でシートコンダクタンス（Ｇ）＝１〜２×
１０-5Ｓの値を実現できる。また、ＭＤＤの場合には、
同一の面不純物濃度（ＮB ）ではＳＤＤよりはるかに大
きなシートコンダクタンス（Ｇ）値が実現できる。した
がって、従来のダイヤモンド半導体からなるＦＥＴにお
ける、シートコンダクタンス（Ｇ）＝数μＳという値に
対して、１桁から１桁以上のシートコンダクタンス
（Ｇ）値の向上が可能であることが確認できる。
【００２７】図１０は、ドープ層への不純物添加濃度
（ＮA ）＝５×１０18ｃｍ-3，温度（Ｔ）＝５００Ｋの
場合における、ＳＤＤあるいはＭＤＤのチャネルコンダ
クタンス（Ｇｍ）のゲート電圧（ＶG ）に関する依存性
を示すグラフである。図示のように、ＳＤＤの場合には
図示の条件で、ゲート電圧（ＶG ）値によりチャネルコ
ンダクタンス（Ｇｍ）が約１．７倍程度の範囲で調整可
能であり、ＭＤＤの場合には図示の条件で、ゲート電圧
（ＶG ）値によりチャネルコンダクタンス（Ｇｍ）が約
１７倍程度の範囲で調整可能である、ことが確認でき
る。
（ＮA ）＝５×１０18ｃｍ-3，温度（Ｔ）＝５００Ｋの
場合における、ＳＤＤあるいはＭＤＤのチャネルコンダ
クタンス（Ｇｍ）のゲート電圧（ＶG ）に関する依存性
を示すグラフである。図示のように、ＳＤＤの場合には
図示の条件で、ゲート電圧（ＶG ）値によりチャネルコ
ンダクタンス（Ｇｍ）が約１．７倍程度の範囲で調整可
能であり、ＭＤＤの場合には図示の条件で、ゲート電圧
（ＶG ）値によりチャネルコンダクタンス（Ｇｍ）が約
１７倍程度の範囲で調整可能である、ことが確認でき
る。
【００２８】本発明は、上記の実施例に限定されるもの
ではなく、様々な変形が可能である。例えば、上記実施
例では、ダイヤモンド半導体に添加する不純物としてＢ
を使用したが、不純物としてＮを使用しても、導電型が
変わるだけで同様に作用する。また、上記実施例では、
ダイヤモンド半導体を使用したが、ＳｉＣ、ＡｌＮ、あ
るいはＧａＮなどを主材料として使用することが可能で
ある。ここで、添加する不純物は、主材料に応じて選択
する。なお、主材料としてＳｉＣの場合には、Ａｌまた
はＮを採用することが可能である。また、電子デバイス
としてはＦＥＴの他に、ｐｎダイオード、ｐｎｐトラン
ジスタ、ｎｐｎトランジスタ、サイリスタなども本発明
の半導体装置を使用して構成することが可能である。
ではなく、様々な変形が可能である。例えば、上記実施
例では、ダイヤモンド半導体に添加する不純物としてＢ
を使用したが、不純物としてＮを使用しても、導電型が
変わるだけで同様に作用する。また、上記実施例では、
ダイヤモンド半導体を使用したが、ＳｉＣ、ＡｌＮ、あ
るいはＧａＮなどを主材料として使用することが可能で
ある。ここで、添加する不純物は、主材料に応じて選択
する。なお、主材料としてＳｉＣの場合には、Ａｌまた
はＮを採用することが可能である。また、電子デバイス
としてはＦＥＴの他に、ｐｎダイオード、ｐｎｐトラン
ジスタ、ｎｐｎトランジスタ、サイリスタなども本発明
の半導体装置を使用して構成することが可能である。
【００２９】
【発明の効果】以上、詳細に説明した通り、本発明の半
導体装置によれば、バンドギャップ値が大きいことに伴
い、従来のＳｉやＧａＡｓに比べて不純物準位が深い半
導体材料を使用し、不純物準位が縮退しない程度の濃度
で不純物が添加された薄いドープ層を挟んで実質的なノ
ンドープ層を配置して構成したので、ドープ層から実質
的なノンドープ層へキャリア濃度勾配によるキャリアの
拡散が生じ、キャリアの活性化率が高く、且つ、室温か
ら６００℃程度までの温度範囲で安定となる。したがっ
て、深い不純物準位を有する半導体材料を使用しつつ、
室温から高温までの広い温度範囲で動作特性が安定であ
り、キャリア濃度の制御性に優れた半導体装置を実現す
ることができる。こうした、半導体装置を使用すること
により、耐熱性の高い電子デバイスや青色光や紫外光の
発光素子といった、ワイドバンドギャップのｐｎダイオ
ード、ｐｎｐトランジスタ、ｎｐｎトランジスタ、サイ
リスタ、または電界効果トランジスタなどが可能とな
る。
導体装置によれば、バンドギャップ値が大きいことに伴
い、従来のＳｉやＧａＡｓに比べて不純物準位が深い半
導体材料を使用し、不純物準位が縮退しない程度の濃度
で不純物が添加された薄いドープ層を挟んで実質的なノ
ンドープ層を配置して構成したので、ドープ層から実質
的なノンドープ層へキャリア濃度勾配によるキャリアの
拡散が生じ、キャリアの活性化率が高く、且つ、室温か
ら６００℃程度までの温度範囲で安定となる。したがっ
て、深い不純物準位を有する半導体材料を使用しつつ、
室温から高温までの広い温度範囲で動作特性が安定であ
り、キャリア濃度の制御性に優れた半導体装置を実現す
ることができる。こうした、半導体装置を使用すること
により、耐熱性の高い電子デバイスや青色光や紫外光の
発光素子といった、ワイドバンドギャップのｐｎダイオ
ード、ｐｎｐトランジスタ、ｎｐｎトランジスタ、サイ
リスタ、または電界効果トランジスタなどが可能とな
る。
【図１】本発明の第１実施例の半導体装置の構成図であ
る。
る。
【図２】第１実施例におけるホール密度の分布のグラフ
である。
である。
【図３】第１実施例におけるホール励起効率のドープ層
の厚さに対する依存性を示すグラフである。
の厚さに対する依存性を示すグラフである。
【図４】第１実施例におけるホール励起効率の不純物添
加濃度に対する依存性を示すグラフである。
加濃度に対する依存性を示すグラフである。
【図５】本発明の第２実施例の半導体装置の構成図であ
る。
る。
【図６】第２実施例におけるホール密度の分布のグラフ
である。
である。
【図７】第２実施例におけるシートコンダクタンスのド
ープ層間の距離あるいはドープ層の数に関する依存性を
示すグラフである。
ープ層間の距離あるいはドープ層の数に関する依存性を
示すグラフである。
【図８】本発明の第３実施例の半導体装置の構成図であ
る。
る。
【図９】第３実施例におけるシートコンダクタンスの面
不純物濃度に関する依存性を示すグラフである。
不純物濃度に関する依存性を示すグラフである。
【図１０】第３実施例におけるチャネルコンダクタンス
のゲート電圧に関する依存性を示すグラフである。
のゲート電圧に関する依存性を示すグラフである。
１００…基板、１１０，１３０…ノンドープ層、１２０
…ドープ層、２１０，２２０，２３０…電極。
…ドープ層、２１０，２２０，２３０…電極。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鹿田 真一 兵庫県伊丹市昆陽北一丁目１番１号 住友 電気工業株式会社伊丹製作所内 (72)発明者 藤森 直治 兵庫県伊丹市昆陽北一丁目１番１号 住友 電気工業株式会社伊丹製作所内
Claims (7)
- 【請求項１】 ダイヤモンド半導体材料から成り、実質
的に不純物が添加されていない第１のノンドープ層と、 前記第１のノンドープ層の一方の表面に形成された、ダ
イヤモンド半導体材料から成り、不純物が添加され、単
体では室温で不純物の５０％以上が活性化しない、３ｎ
ｍ以下の厚さを有するドープ層と、 前記第１のノンドープ側とは反対側の前記ドープ層の表
面に形成された、ダイヤモンド半導体材料からなり、実
質的に不純物が添加されていない第２のノンドープ層
と、 を備えることを特徴とする半導体装置。 - 【請求項２】 前記ノンドープ層と前記ドープ層とが交
互に積層されるとともに、両端の層はノンドープ層であ
る、ことを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記ドープ層に添加する不純物は、Ｂあ
るいはＮである、ことを特徴とする請求項１記載の半導
体装置。 - 【請求項４】 バンドギャップの値が１．４３ｅＶより
も大きく、ｎ型不純物を添加した場合のドナー準位が伝
導帯の端の準位から５０ｍｅＶ以上隔たり、ｐ型不純物
を添加した場合のアクセプタ準位が価電子帯の端の準位
から５０ｍｅＶ以上隔たるダイヤモンド半導体以外の半
導体材料から成り、実質的に不純物が添加されていない
第１のノンドープ層と、 前記第１のノンドープ層の一方の表面に形成された、前
記半導体材料からなり、不純物が添加され、単体では室
温で不純物の５０％以上が活性化しないドープ層と、 前記第１のノンドープ側とは反対側の前記ドープ層の表
面に形成された、前記半導体材料からなり、実質的に不
純物が添加されていない第２のノンドープ層と、 を備えることを特徴とする半導体装置。 - 【請求項５】 前記ノンドープ層と前記ドープ層とが交
互に積層されるとともに、両端の層はノンドープ層であ
る、ことを特徴とする請求項４記載の半導体装置。 - 【請求項６】 前記半導体材料はＳｉＣであり、前記ド
ープ層に添加する不純物はＡｌあるいはＮである、こと
を特徴とする請求項４記載の半導体装置。 - 【請求項７】 前記半導体材料はＡｌＮあるいはＧａＮ
である、ことを特徴とする請求項４記載の半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23857793A JP3563093B2 (ja) | 1993-09-24 | 1993-09-24 | 半導体装置 |
| EP94114876A EP0646970B1 (en) | 1993-09-24 | 1994-09-21 | Semiconductor device having a deep impurity level for high temperature range operation |
| DE69425030T DE69425030T2 (de) | 1993-09-24 | 1994-09-21 | Halbleiter Bauelement mit tiefen Störstellenniveau für Anwendung bei hoher Temperatur |
| AT94114876T ATE194250T1 (de) | 1993-09-24 | 1994-09-21 | Halbleiter bauelement mit tiefen störstellenniveau für anwendung bei hoher temperatur |
| US08/619,105 US5670796A (en) | 1993-09-24 | 1996-03-20 | Semiconductor device consisting of a semiconductor material having a deep impurity level |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23857793A JP3563093B2 (ja) | 1993-09-24 | 1993-09-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0794708A true JPH0794708A (ja) | 1995-04-07 |
| JP3563093B2 JP3563093B2 (ja) | 2004-09-08 |
Family
ID=17032286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23857793A Expired - Fee Related JP3563093B2 (ja) | 1993-09-24 | 1993-09-24 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5670796A (ja) |
| EP (1) | EP0646970B1 (ja) |
| JP (1) | JP3563093B2 (ja) |
| AT (1) | ATE194250T1 (ja) |
| DE (1) | DE69425030T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003303954A (ja) * | 2002-02-07 | 2003-10-24 | Sumitomo Electric Ind Ltd | ｎ型ダイヤモンド半導体 |
| JP2004282091A (ja) * | 2000-06-27 | 2004-10-07 | Matsushita Electric Ind Co Ltd | 半導体デバイス |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6043548A (en) * | 1993-04-14 | 2000-03-28 | Yeda Research And Development Co., Ltd. | Semiconductor device with stabilized junction |
| DE19643550A1 (de) * | 1996-10-24 | 1998-05-14 | Leybold Systems Gmbh | Lichttransparentes, Wärmestrahlung reflektierendes Schichtensystem |
| US6858080B2 (en) * | 1998-05-15 | 2005-02-22 | Apollo Diamond, Inc. | Tunable CVD diamond structures |
| US6582513B1 (en) * | 1998-05-15 | 2003-06-24 | Apollo Diamond, Inc. | System and method for producing synthetic diamond |
| US8591856B2 (en) * | 1998-05-15 | 2013-11-26 | SCIO Diamond Technology Corporation | Single crystal diamond electrochemical electrode |
| JP3650727B2 (ja) * | 2000-08-10 | 2005-05-25 | Ｈｏｙａ株式会社 | 炭化珪素製造方法 |
| DE10061191A1 (de) | 2000-12-08 | 2002-06-13 | Ihp Gmbh | Schichten in Substratscheiben |
| US6953740B2 (en) * | 2002-03-15 | 2005-10-11 | Cornell Research Foundation, Inc. | Highly doped III-nitride semiconductors |
| US20050181210A1 (en) * | 2004-02-13 | 2005-08-18 | Doering Patrick J. | Diamond structure separation |
| US7709317B2 (en) * | 2005-11-14 | 2010-05-04 | International Business Machines Corporation | Method to increase strain enhancement with spacerless FET and dual liner process |
| US10515969B2 (en) | 2016-11-17 | 2019-12-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4785340A (en) * | 1985-03-29 | 1988-11-15 | Director-General Of The Agency Of Industrial Science And Technology | Semiconductor device having doping multilayer structure |
| JPH065774B2 (ja) * | 1985-08-07 | 1994-01-19 | 工業技術院長 | 太陽電池 |
| US5229625A (en) * | 1986-08-18 | 1993-07-20 | Sharp Kabushiki Kaisha | Schottky barrier gate type field effect transistor |
| US5135885A (en) * | 1989-03-27 | 1992-08-04 | Sharp Corporation | Method of manufacturing silicon carbide fets |
| JPH02299273A (ja) * | 1989-05-15 | 1990-12-11 | Toshiba Corp | 電界効果トランジスタ |
| US4966862A (en) * | 1989-08-28 | 1990-10-30 | Cree Research, Inc. | Method of production of light emitting diodes |
| US5055141A (en) * | 1990-01-19 | 1991-10-08 | Solarex Corporation | Enhancement of short-circuit current by use of wide bandgap n-layers in p-i-n amorphous silicon photovoltaic cells |
| JP2961812B2 (ja) * | 1990-05-17 | 1999-10-12 | 住友電気工業株式会社 | 半導体装置 |
| US5173761A (en) * | 1991-01-28 | 1992-12-22 | Kobe Steel Usa Inc., Electronic Materials Center | Semiconducting polycrystalline diamond electronic devices employing an insulating diamond layer |
| JP2985337B2 (ja) * | 1991-03-08 | 1999-11-29 | 住友電気工業株式会社 | 半導体装置 |
| US5254862A (en) * | 1991-08-14 | 1993-10-19 | Kobe Steel U.S.A., Inc. | Diamond field-effect transistor with a particular boron distribution profile |
| JPH0685286A (ja) * | 1992-09-03 | 1994-03-25 | Sumitomo Electric Ind Ltd | 電界効果トランジスタおよびその製造方法 |
| CA2090441A1 (en) * | 1993-02-26 | 1994-08-27 | Shigeru Nakajima | Field-effect transistor having a double pulse-doped structure |
-
1993
- 1993-09-24 JP JP23857793A patent/JP3563093B2/ja not_active Expired - Fee Related
-
1994
- 1994-09-21 AT AT94114876T patent/ATE194250T1/de not_active IP Right Cessation
- 1994-09-21 EP EP94114876A patent/EP0646970B1/en not_active Expired - Lifetime
- 1994-09-21 DE DE69425030T patent/DE69425030T2/de not_active Expired - Lifetime
-
1996
- 1996-03-20 US US08/619,105 patent/US5670796A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004282091A (ja) * | 2000-06-27 | 2004-10-07 | Matsushita Electric Ind Co Ltd | 半導体デバイス |
| JP2003303954A (ja) * | 2002-02-07 | 2003-10-24 | Sumitomo Electric Ind Ltd | ｎ型ダイヤモンド半導体 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5670796A (en) | 1997-09-23 |
| JP3563093B2 (ja) | 2004-09-08 |
| EP0646970A2 (en) | 1995-04-05 |
| EP0646970B1 (en) | 2000-06-28 |
| DE69425030T2 (de) | 2001-03-22 |
| DE69425030D1 (de) | 2000-08-03 |
| ATE194250T1 (de) | 2000-07-15 |
| EP0646970A3 (en) | 1996-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI648855B (zh) | 包含具電子平均自由路徑控制層之共振穿隧二極體結構之半導體元件及其相關方法 | |
| JPH0794708A (ja) | 半導体装置 | |
| JPH05110086A (ja) | トンネルトランジスタ | |
| JPH04247664A (ja) | 変調ドープ形ｍｉｓｆｅｔ及びその製造方法 | |
| JP2001036092A5 (ja) | ||
| JPH0541520A (ja) | 半導体装置 | |
| JPH09129751A (ja) | トランジスタ用の半導体構造及び回路 | |
| JP5200372B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| KR20030034072A (ko) | 전하 캐리어 추출 트랜지스터 | |
| JP2005086171A (ja) | 半導体装置及びその製造方法 | |
| JP2991753B2 (ja) | 半導体装置及びその製造方法 | |
| EP2074662A1 (en) | Tunnel field effect transistor | |
| TW200849597A (en) | MOSFET device including a source with alternating p-type and n-type regions | |
| JPH06104438A (ja) | 薄膜トランジスタ | |
| EP0200933B1 (en) | Heterojunction transistor having bipolar characteristics | |
| EP0228624B1 (en) | field effect transistor | |
| KR20210094332A (ko) | 2d 채널을 포함하는 트랜지스터 | |
| JPH0837292A (ja) | 電界効果型半導体装置 | |
| JP3707766B2 (ja) | 電界効果型半導体装置 | |
| JP5117031B2 (ja) | ノーマリオフで動作するｈｅｍｔ | |
| JP2800675B2 (ja) | トンネルトランジスタ | |
| JP3119207B2 (ja) | 共鳴トンネルトランジスタおよびその製造方法 | |
| JPS60263471A (ja) | 半導体装置 | |
| TWI734257B (zh) | 包含用於降低接觸電阻之源極/汲極摻雜物擴散阻擋超晶格的半導體元件及相關方法 | |
| JPH0620142B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20031112 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040309 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040309 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040601 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040602 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080611 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |