JPH0793545B2 - 直流電力増幅回路 - Google Patents

直流電力増幅回路

Info

Publication number
JPH0793545B2
JPH0793545B2 JP61131410A JP13141086A JPH0793545B2 JP H0793545 B2 JPH0793545 B2 JP H0793545B2 JP 61131410 A JP61131410 A JP 61131410A JP 13141086 A JP13141086 A JP 13141086A JP H0793545 B2 JPH0793545 B2 JP H0793545B2
Authority
JP
Japan
Prior art keywords
transistor
load
transistors
emitter
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61131410A
Other languages
English (en)
Other versions
JPS62287706A (ja
Inventor
茂 下生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61131410A priority Critical patent/JPH0793545B2/ja
Publication of JPS62287706A publication Critical patent/JPS62287706A/ja
Publication of JPH0793545B2 publication Critical patent/JPH0793545B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は直流電力増幅回路に関し、特に入力信号に応じ
て、DCモータ等に電力を供給する負荷駆動のための電力
増幅回路に関する。
〔従来の技術〕
モータ等の負荷に直流電流を供給し、負荷を駆動する直
流電力増幅回路は種々の方法が考えられているが、比較
的低い電源電圧で大きな電力を負荷に供給する方法とし
ては、ブリッジ形(略称H型)駆動回路が用いられる。
これは、第2図に示すように、ブリッジ形(2列)に配
置された4つのトランジスタにより出力段を構成し、正
および負極性の駆動に対しては対角のトランジスタをそ
れぞれオンにして負荷に電力を供給するものであり、正
負両極性の駆動が可能である上に負荷には極性によら
ず、ほぼ電源電圧いっぱいの電圧を印加することがで
き、負荷の片側を接地する単一端子出力形(Single End
cd型又はY型)の電力増幅回路に比べて、負荷に供給で
きる電力が大きくなるという特徴がある。
〔発明が解決しようとする問題点〕
しかし、上述した従来のブリッジ形増幅回路は駆動の方
向(極性)に応じて対角のトランジスタをオンしなけれ
ばならないため制御が複雑となり、特にリニア動作をさ
せようとすると、出力段の前段に位相反転回路が必要と
なり、回路構成が複雑である上に特性も十分でないとい
う欠点があった。
第2図を参照して詳しく説明すると、負荷40に正極性の
電流を供給する際にはトランジスタ30がオンになり、そ
のエミッタ電位が高くなることによりトランジスタ33を
オンにするとともに、そのコレクタ電位が低くなること
によりトランジスタ34をオンにして負荷40に電流を供給
する。一方、負荷性の電流を供給する際にはトランジス
タ31がオンになることによりトランジスタ32と35をオン
にして負荷40に負極性の電流を供給する。
このような動作を行うためには、トランジスタ30および
31のベースには正の半サイクルの信号のみを供給する必
要があり、このために半波整流回路,極性反転回路等複
雑な回路を付加しなければならない。また正から負極性
への切りかわりの際には、トランジスタ33と34がオフと
なると同時にトランジスタ32と35がオンにならなければ
ならないが、半波整流回路等では、この切りかえが正確
に行なわれるような信号を作り出すことは困難であり、
負荷に供給される出力電流にはクロスオーバー歪みが避
けられず、この点を改善しようとすると、トランジスタ
32と33あるいはトランジスタ34と35が同時にオンになる
ことによる電力ロスが発生するという問題があった。
〔問題点を解決するための手段〕
本発明の直流電力増幅回路は、ベースを入力とする第1
のNPNトランジスタと、ベースを一定値にバイアスされ
エミッタを第1のトランジスタのエミッタに接続された
第2のPNPトランジスタと、第1のトランジスタのベー
ルと共通の入力をベースに受ける第3のPNPトランジス
タと、ベースを一定値にバイアスされ、エミッタを第3
のトランジスタのエミッタに接続された第4のNPNトラ
ンジスタと、ブリッジ形に構成されそれぞれのベースを
前記第1から第4の4つのトランジスタのそれぞれに接
続された4つのトランジスタとから構成されており、従
来の方式で必要であった半波整流回路、極性反転回路等
を付加することなく負荷は正負両極性で駆動できる。ま
た極性の切換えは、入力信号のレベル(極性)に応じて
行なわれ、従来問題となった半波ごとに入力信号を切り
かえることによるクロスオーバ歪みを殆んど無くなると
いう特徴も有している。
〔実施例〕
以下に本発明について図面を参照して詳しく説明する。
第1図は本発明の直流電力増幅回路の一実施例を示す回
路図である。負荷29に供給する電流を制御するための制
御入力信号101が入力すると演算増幅器10はその出力電
圧を入力に応じて上下させる。演算増幅器10の出力は第
1のNPNトランジスタ11と第3のPNPトランジスタ13のベ
ースに接続されており、演算増幅器10の出力電圧が高く
なると、第1のNPNトランジスタ11がオンとなる。第1
のトランジスタ11のエミッタは抵抗21を介して第2のPN
Pトランジスタ12のエミッタと接続されており、第2の
トランジスタ12のベースはダイオード20と抵抗23及び24
により一定値にバイアスされているから、第1のトラン
ジスタ11のエミッタ電流は第2のトランジスタ12のエミ
ッタに流れ込む。従って、第1のトランジスタ11がオン
になるとき、第2のトランジスタ12もオンとなり、それ
ぞれのコレクタからは極性が逆で値の等しい電流が出力
される。
一方、演算増幅器10の出力電圧が低くなると第1のトラ
ンジスタ11はオフとなり、第3のPNPトランジスタ12が
オンとなる。第3のトランジスタ13のエミッタは抵抗22
を介して第4のNPNトランジスタ14のエミッタと接続さ
れており、第4のトランジスタ14のベースは、ダイオー
ド20と抵抗23及び24により一定値にバイアスされてお
り、第3のトランジスタ13のエミッタ電流と第4のトラ
ンジスタ14のエミッタから流れ出る電流は同じ値とな
る。従って第3のトランジスタ13がオンになるとき、第
4のトランジスタ14もオンになり、それぞれのコレクタ
電流の値は等しくなる。
第1のトランジスタ11あるいは第3のトランジスタ13が
オンになる条供は第2のトジスタ12および第4のトラン
ジスタ14のベースバイアス電圧によって規定され、第1
のトランジスタ11のベース電圧が第2のトランジスタ12
に対し、第1のトランジスタ11および第2のトランジス
タ12のベースエミッタ間オン電圧より高くなると、第1
のトランジスタ11および第2のトランジスタ12がオンと
なる。同様に第3のトランジスタ13のベース電圧が第4
のトランジスタ14のベース電圧に対し、第3のトランジ
スタ13および第4のトランジスタ14のベースエミッタ間
オン電圧より低くなると、第3のトランジスタ13および
第4のトランジスタ14がオンになる。従って第2のトラ
ンジスタ12と第4のトランジスタ14のベース電位が適正
な値になるように、ダイオード20等の調整によりバイア
ス電圧を設定すると、第1のトランジスタ11と第3のト
ランジスタ13のオンオフの切りかわりが殆んど連続的に
行なわれるようになり、クロスオーバ歪みは殆んど生じ
なくなる。
なお、トランジスタのエミッタ間に挿入された抵抗21お
よび22は第1および第2のトランジスタ11および12、あ
るいは第3および第4のトランジスタ13および14に流れ
る電流が急激に変化するのを押え、リニア増幅動作を安
定に行なわせるためもので基本的には無くても動作す
る。
出力段は4つのトランジスタ15,16,17および18によるブ
リッジ構成となっており、トランジスタ15と16のコレク
タが接続されて負荷29の一端がつながり、トランジスタ
17と18のコレクタが接続されて負荷29のもう一方の端子
に接続されている。
トランジスタ15のベースには第1トランジスタ11のコレ
クタが接続され、トランジスタ18のベースには第2のト
ランジスタ12のコレクタが接続されており、第1のトラ
ンジスタ11がオンになると、トランジスタ15およびトラ
ンジスタ18がオンになって負荷29に正極性の電流を供給
する。また、トランジスタ16のベースには第3のトラン
ジスタ13のコレクタが接続され、トランジスタ18のベー
スには第4のトランジスタ14のコレクタが接続されてお
り、第3のトランジスタ13がオンになると、トランジス
タ16および17がオンとなって負荷29に負極性の電流を供
給する。即ち、第1および第3のトランジスタ11および
13のベースに入力する電圧(演算増幅器10の出力電圧)
に応じて、負荷29には正負の電流が供給される。
トランジスタ17のエミッタと正電源(+VDD)の間には
負荷電流検出用の抵抗25が接続され、トランジスタ18の
エミッタと負電源(−VSS)の間には正電流検出用の抵
抗26が接続されており、それぞれの抵抗の端子電圧を演
算増幅器10の入力にフィードバッグすることにより制御
入力信号101に比例した電流が負荷29に供給されるよう
に電流制御が行なわれる。
このような動作においては、トランジスタ15および16は
スイッチング動作となり、トランジスタ17および18がリ
ニア動作となって負荷229に供給する電流を制御する。
抵抗25および26の値は負荷29のインピーダンス(抵抗)
より十分小さく設定できるから、負荷29には最大限、電
源電圧に近い電圧を印加することができ、比較的低い電
源電圧でも負荷に大電力を供給できる効率の高い電力増
幅が行なわれる。
〔発明の効果〕
以上説明したように、本発明は、エミッタどうしを接続
したNPNとPNPトランジスタのペアを2つ使ってブリッジ
形に構成された出力段トランジスタをドライブするため
の信号を発生することにより、構成が簡単で、出力に歪
みが少なく、かつ電源の利用効率の高い直流電力増幅回
路が得られる効果がある。このような電力増幅回路は電
源電圧が制限され、かつ回路規模も小さくしたい場合特
に有効である。
【図面の簡単な説明】
第1図は本発明の直流電力増幅回路の一実施例を示す回
路図、第2図は従来のブリッジ形電力増幅回路の例を示
す回路図である。 10……演算増幅器、11,14,16,18……NPNトランジスタ、
12,13,15,17……PNPトランジスタ、21,22,23,24,25,26
……抵抗、29……負荷。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】ベースを入力とする第1のNPNトランジス
    タと、 ベースを一定値にバイアスされた第2のPNPトランジス
    タと、 第1のトランジスタのエミッタと第2のトランジスタの
    エミッタとを接続する第1の抵抗と、 第1のトランジスタのベースと共通の入力をベースに受
    ける第3のPNPトランジスタと、 ベースを一定値にバイアスされた第4のNPNトランジス
    タと、 第3のトランジスタのエミッタと第4のトランジスタの
    エミッタとを接続する第2の抵抗と、 ブリッジ形に構成されそれぞれのベースを前記第1から
    第4の4つのトランジスタのそれぞれのコレクタに接続
    された4つのトランジスタとを有し、 前記第1及び第3のトランジスタの入力に対応して前記
    ブリッジ形に構成されたトランジスタから負荷に電力を
    供給することを特徴とする直流電力増幅回路。
JP61131410A 1986-06-05 1986-06-05 直流電力増幅回路 Expired - Lifetime JPH0793545B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61131410A JPH0793545B2 (ja) 1986-06-05 1986-06-05 直流電力増幅回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61131410A JPH0793545B2 (ja) 1986-06-05 1986-06-05 直流電力増幅回路

Publications (2)

Publication Number Publication Date
JPS62287706A JPS62287706A (ja) 1987-12-14
JPH0793545B2 true JPH0793545B2 (ja) 1995-10-09

Family

ID=15057318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61131410A Expired - Lifetime JPH0793545B2 (ja) 1986-06-05 1986-06-05 直流電力増幅回路

Country Status (1)

Country Link
JP (1) JPH0793545B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57109612U (ja) * 1980-12-25 1982-07-06

Also Published As

Publication number Publication date
JPS62287706A (ja) 1987-12-14

Similar Documents

Publication Publication Date Title
JP2840632B2 (ja) 全波整流回路
JP2713167B2 (ja) 比較器
US4015212A (en) Amplifier with FET having gate leakage current limitation
JPH09205789A (ja) モータの駆動回路
JPH0127601B2 (ja)
US4401954A (en) Power amplifier
JPH02892B2 (ja)
JPH0452649B2 (ja)
JP3338847B2 (ja) D級電力増幅器
JPH0793545B2 (ja) 直流電力増幅回路
JPH077337A (ja) 両極性電圧/電流変換回路
JP2815434B2 (ja) 出力回路装置
JPS6119547Y2 (ja)
JPH0683045B2 (ja) スイツチングアンプ
US4476444A (en) Power amplifier circuit
JP3505325B2 (ja) Btl増幅回路
JPS6123687B2 (ja)
JPH036022Y2 (ja)
JPH0744399B2 (ja) Btl接続プツシユプル増幅器
JP2596151B2 (ja) 電圧比較器
JPS6244574Y2 (ja)
JPH024503Y2 (ja)
JPH0472410B2 (ja)
JPS60167506A (ja) 高効率スイツチ増幅器
JPH0637615A (ja) 電流切替形駆動制御回路