JPH0793096A - タスクファイル自動化回路及びタスクファイル回路自動化方法 - Google Patents
タスクファイル自動化回路及びタスクファイル回路自動化方法Info
- Publication number
- JPH0793096A JPH0793096A JP4204958A JP20495892A JPH0793096A JP H0793096 A JPH0793096 A JP H0793096A JP 4204958 A JP4204958 A JP 4204958A JP 20495892 A JP20495892 A JP 20495892A JP H0793096 A JPH0793096 A JP H0793096A
- Authority
- JP
- Japan
- Prior art keywords
- register
- sector
- head
- drive
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【目的】 ＡＴ−ＢＩＯＳと互換性のあるハードディス
クドライブ及びハードディスクコントローラシステムで
使用されるＡＴタスクファイル・レジスタの操作を自動
化する。 【構成】 ８ビットのデジタル・アップカウンタ４個、
４ビットのデジタル・アップカウンタ１個、８ビットの
データ・レジスタ１個と４ビットのデータ・レジスタ１
個を用いている。これらのカウンタは、転送中のデータ
のセクターの物理アドレスを示し、データの各セクター
が転送されるにつれて必要なだけインクリメント又はリ
ロードされる。ディスクドライブ上のセクターのナンバ
ーを保持するために、８ビットのデータ・レジスタ−最
大セクター・レジスタ−を、またディスクドライブ上の
ヘッドのナンバーを保持するために、４ビットのレジス
タ−最大ヘッド・レジスタ−を使用する。次に、各セク
ターが転送されるにつれてマイクロプロセッサの支援な
しに、最大ヘッド・レジスタ及び最大セクター・レジス
タの内容に基づいて必要なだけカウンタがリロード又は
インクリメントされる。
クドライブ及びハードディスクコントローラシステムで
使用されるＡＴタスクファイル・レジスタの操作を自動
化する。 【構成】 ８ビットのデジタル・アップカウンタ４個、
４ビットのデジタル・アップカウンタ１個、８ビットの
データ・レジスタ１個と４ビットのデータ・レジスタ１
個を用いている。これらのカウンタは、転送中のデータ
のセクターの物理アドレスを示し、データの各セクター
が転送されるにつれて必要なだけインクリメント又はリ
ロードされる。ディスクドライブ上のセクターのナンバ
ーを保持するために、８ビットのデータ・レジスタ−最
大セクター・レジスタ−を、またディスクドライブ上の
ヘッドのナンバーを保持するために、４ビットのレジス
タ−最大ヘッド・レジスタ−を使用する。次に、各セク
ターが転送されるにつれてマイクロプロセッサの支援な
しに、最大ヘッド・レジスタ及び最大セクター・レジス
タの内容に基づいて必要なだけカウンタがリロード又は
インクリメントされる。
Description
【０００１】
【産業上の利用分野】本発明は、ＩＢＭ（登録商標）Ａ
Ｔ−ＢＩＯＳ（Basic Input/Output System）、特にホ
ストとマイクロプロセッサ間のＡＴインターフェースに
適合するハードディスク・コントローラシステムの分野
に関するものである。
Ｔ−ＢＩＯＳ（Basic Input/Output System）、特にホ
ストとマイクロプロセッサ間のＡＴインターフェースに
適合するハードディスク・コントローラシステムの分野
に関するものである。
【０００２】
【従来の技術】コンピュータとこれに結合されたディス
クドライブが大量のデータを記憶するため使用されてい
る。一般的には、磁気ディスクのディスク表面の一連の
同心円トラック上にデータが記憶される。読取り／書込
み用ヘッドがディスク上を半径方向に前後に動いて一つ
のトラックの上に選択的に位置することができるように
される。効果的にデータの読取り及び書込みを行うに
は、ヘッドに対するトラックの位置を知る必要がある。
どのトラックの上にヘッドがあるかを知ることの他に、
ヘッドがその特定トラックのどこに位置するかを知る必
要がある。位置情報を得るにはサーボパターンが用いら
れる。セクターサーボはサーボパターンの一種で、これ
はデータ領域間でディスク表面上に配置されたサーボ情
報のバーストによって構成されている。
クドライブが大量のデータを記憶するため使用されてい
る。一般的には、磁気ディスクのディスク表面の一連の
同心円トラック上にデータが記憶される。読取り／書込
み用ヘッドがディスク上を半径方向に前後に動いて一つ
のトラックの上に選択的に位置することができるように
される。効果的にデータの読取り及び書込みを行うに
は、ヘッドに対するトラックの位置を知る必要がある。
どのトラックの上にヘッドがあるかを知ることの他に、
ヘッドがその特定トラックのどこに位置するかを知る必
要がある。位置情報を得るにはサーボパターンが用いら
れる。セクターサーボはサーボパターンの一種で、これ
はデータ領域間でディスク表面上に配置されたサーボ情
報のバーストによって構成されている。
【０００３】また、ヘッドがトラックの円周のどの位置
にあるかを知る必要もある。これは一般にサーボパター
ンの円周の特定箇所に定められる「インデックス」によ
って行われ、これにより各データトラックの開始／終了
箇所が示される。また、適切なアドレス指定のために、
ドライブのヘッドによって現在アクセスされているすべ
てのトラックの組合せであるシリンダ情報も必要であ
る。いったんトラック上の定位置にくると、ヘッドはト
ラックがその下で回転している間その位置にとどまり、
そのヘッドでトラック上のデータを読取り、又はトラッ
ク上にデータを書込むことができる。
にあるかを知る必要もある。これは一般にサーボパター
ンの円周の特定箇所に定められる「インデックス」によ
って行われ、これにより各データトラックの開始／終了
箇所が示される。また、適切なアドレス指定のために、
ドライブのヘッドによって現在アクセスされているすべ
てのトラックの組合せであるシリンダ情報も必要であ
る。いったんトラック上の定位置にくると、ヘッドはト
ラックがその下で回転している間その位置にとどまり、
そのヘッドでトラック上のデータを読取り、又はトラッ
ク上にデータを書込むことができる。
【０００４】ホストコンピュータは、ＡＴバス・インタ
ーフェースのようなインターフェースを通してディスク
ドライブとの通信を行う。多くの場合ＡＴバスインター
フェースには、ホストがディスクドライブ・コントロー
ラと通信するために使用する数個のレジスタが含まれて
いる。レジスタのセット全体は、まとめてＡＴタスクフ
ァイルと呼ばれる。インターフェースのコントロール・
レジスタは、データの書込み及び読取りを行うために、
またホストとディスク・マイクロプロセッサの間でコマ
ンドを出すために用いられている。コントロール・レジ
スタはまた、ホストへエラー状態を含むステータス情報
を伝える。ＡＴタスクファイルのその他のレジスタは、
読取り又は書込みコマンドのための物理アドレスを指定
する。インターフェースを含むこれらのレジスタはすべ
て、ホストとドライブの間を適切に調整するために必要
である。
ーフェースのようなインターフェースを通してディスク
ドライブとの通信を行う。多くの場合ＡＴバスインター
フェースには、ホストがディスクドライブ・コントロー
ラと通信するために使用する数個のレジスタが含まれて
いる。レジスタのセット全体は、まとめてＡＴタスクフ
ァイルと呼ばれる。インターフェースのコントロール・
レジスタは、データの書込み及び読取りを行うために、
またホストとディスク・マイクロプロセッサの間でコマ
ンドを出すために用いられている。コントロール・レジ
スタはまた、ホストへエラー状態を含むステータス情報
を伝える。ＡＴタスクファイルのその他のレジスタは、
読取り又は書込みコマンドのための物理アドレスを指定
する。インターフェースを含むこれらのレジスタはすべ
て、ホストとドライブの間を適切に調整するために必要
である。
【０００５】したがって、ディスクからのデータ情報な
らびにステータス情報は次に、データ情報がホストコン
ピュータに伝達される前にＡＴバス・インターフェース
へ送られる。ＡＴインターフェース内のＡＴタスクファ
イル・レジスタは、レジスタを更新するためにドライブ
からのステータス情報を受け取る。各データセクターを
転送したあと、ＡＴインターフェースのＡＴタスクファ
イル・レジスタは、転送中のデータのセクターの物理ア
ドレスを示すために更新される。
らびにステータス情報は次に、データ情報がホストコン
ピュータに伝達される前にＡＴバス・インターフェース
へ送られる。ＡＴインターフェース内のＡＴタスクファ
イル・レジスタは、レジスタを更新するためにドライブ
からのステータス情報を受け取る。各データセクターを
転送したあと、ＡＴインターフェースのＡＴタスクファ
イル・レジスタは、転送中のデータのセクターの物理ア
ドレスを示すために更新される。
【０００６】ＡＴインターフェースのブロック・ダイア
グラムを、図４に示す。ホストコンピュータ・ブロック
１２０とディスクドライブ・マイクロプロセッサ１１０
は、バスライン１６０を通してＡＴインターフェース１
３０に結合される。ＡＴインターフェース・ブロック１
３０は、ＡＴインターフェース１３０の一部であるＡＴ
タスクファイル・ブロック１４０にも結合される。ＡＴ
タスクファイル１４０は、マイクロプロセッサ１１０に
結合される。ＡＴインターフェースは、ヘッドドライブ
・アセンブリ（ＨＤＡ）１５０に結合したその他の電子
ブロック１７０と結合される。ヘッドドライブ・アセン
ブリ１５０は、マイクロプロセッサ１１０にも結合され
る。その他の電子ブロック１７０はＡＴインターフェー
ス１３０といっしょにディスクドライブのディスクコン
トローラを形成する。
グラムを、図４に示す。ホストコンピュータ・ブロック
１２０とディスクドライブ・マイクロプロセッサ１１０
は、バスライン１６０を通してＡＴインターフェース１
３０に結合される。ＡＴインターフェース・ブロック１
３０は、ＡＴインターフェース１３０の一部であるＡＴ
タスクファイル・ブロック１４０にも結合される。ＡＴ
タスクファイル１４０は、マイクロプロセッサ１１０に
結合される。ＡＴインターフェースは、ヘッドドライブ
・アセンブリ（ＨＤＡ）１５０に結合したその他の電子
ブロック１７０と結合される。ヘッドドライブ・アセン
ブリ１５０は、マイクロプロセッサ１１０にも結合され
る。その他の電子ブロック１７０はＡＴインターフェー
ス１３０といっしょにディスクドライブのディスクコン
トローラを形成する。
【０００７】操作時には、データの読取り又は書込みを
行うため、コマンドがディスクドライブに送られる。こ
のデータは、コンピュータに送り返される。データ情報
がＡＴインターフェース１３０及びバスライン１６０を
通して、ホスト１２０又はマイクロプロセッサ１１０に
転送されると、ＡＴタスクファイル・ブロック１４０
は、ステータス情報に基づいてマイクロプロセッサによ
り更新される。これらのタスクファイル・レジスタに
は、（転送中のデータセクターの物理アドレスを与える
ために、各データブロック又はセクターが転送されたあ
と更新されるが）セクターカウント・レジスタ、セクタ
ーナンバー・レジスタ、ドライブ／ヘッドナンバー・レ
ジスタ、シリンダロー・レジスタ、シリンダハイ・レジ
スタが含まれている。
行うため、コマンドがディスクドライブに送られる。こ
のデータは、コンピュータに送り返される。データ情報
がＡＴインターフェース１３０及びバスライン１６０を
通して、ホスト１２０又はマイクロプロセッサ１１０に
転送されると、ＡＴタスクファイル・ブロック１４０
は、ステータス情報に基づいてマイクロプロセッサによ
り更新される。これらのタスクファイル・レジスタに
は、（転送中のデータセクターの物理アドレスを与える
ために、各データブロック又はセクターが転送されたあ
と更新されるが）セクターカウント・レジスタ、セクタ
ーナンバー・レジスタ、ドライブ／ヘッドナンバー・レ
ジスタ、シリンダロー・レジスタ、シリンダハイ・レジ
スタが含まれている。
【０００８】ＡＴセクターナンバー・レジスタは、ホス
トとマイクロプロセッサの両方で利用できるデュアルポ
ートの、読取り／書込みレジスタである。このレジスタ
は８ビットのパラメータ・レジスタであり、セクターＩ
Ｄを与えるために用いられる。このレジスタは、現在の
読取り／書込みセクターコマンドのための開始セクター
ナンバーを指定するのに用られる。このレジスタは通
常、各セクターがホスト及びコントローラによって転送
されたあと、あるいはコントローラからホストへ転送さ
れた（読取り操作）あと、ローカル・マイクロコントロ
ーラによってインクリメントされる。
トとマイクロプロセッサの両方で利用できるデュアルポ
ートの、読取り／書込みレジスタである。このレジスタ
は８ビットのパラメータ・レジスタであり、セクターＩ
Ｄを与えるために用いられる。このレジスタは、現在の
読取り／書込みセクターコマンドのための開始セクター
ナンバーを指定するのに用られる。このレジスタは通
常、各セクターがホスト及びコントローラによって転送
されたあと、あるいはコントローラからホストへ転送さ
れた（読取り操作）あと、ローカル・マイクロコントロ
ーラによってインクリメントされる。
【０００９】レジスタ値がトラック上の最大セクターＩ
Ｄに達するほどセクターナンバー・レジスタを増加する
と、（セクターナンバー・レジスタの上限）、次にデー
タセクターが転送されときに、マイクロプロセッサは適
切な更新を行うようレジスタをリセットしなければなら
ない。マイクロプロセッサはこの上限値を記憶し、レジ
スタの値がこの値を越えて増加しないようにする。
Ｄに達するほどセクターナンバー・レジスタを増加する
と、（セクターナンバー・レジスタの上限）、次にデー
タセクターが転送されときに、マイクロプロセッサは適
切な更新を行うようレジスタをリセットしなければなら
ない。マイクロプロセッサはこの上限値を記憶し、レジ
スタの値がこの値を越えて増加しないようにする。
【００１０】ＡＴセクターカウント・レジスタは、読取
り／書込みセクターコマンド中に転送されるセクターの
ナンバーを指定するために用いられる。このレジスタは
通常各セクターが転送された後、ローカル・マイクロコ
ントローラによってデクリメントされる。レジスタがゼ
ロでロードされると、２５６個のセクターが転送され
る。
り／書込みセクターコマンド中に転送されるセクターの
ナンバーを指定するために用いられる。このレジスタは
通常各セクターが転送された後、ローカル・マイクロコ
ントローラによってデクリメントされる。レジスタがゼ
ロでロードされると、２５６個のセクターが転送され
る。
【００１１】ＡＴドライブ／ヘッド・レジスタは、ホス
トがヘッドナンバーとドライブナンバーを指定するため
に用いられる８ビットのレジスタである。さらに、この
レジスタの第４ビットは、ホストからアクセスできる２
つのドライブステータス・レジスタの１つ、すなわちド
ライブ０ステータス・レジスタ又はドライブ１ステータ
ス・レジスタを選ぶために用いられる。３〜０ビットに
は、選択されるヘッドの二進化アドレスが含まれてい
る。先のＡＴタスクファイルでは、各トラック又はシリ
ンダの境界を越えると、マイクロプロセッサがヘッドア
ドレスを変更する。
トがヘッドナンバーとドライブナンバーを指定するため
に用いられる８ビットのレジスタである。さらに、この
レジスタの第４ビットは、ホストからアクセスできる２
つのドライブステータス・レジスタの１つ、すなわちド
ライブ０ステータス・レジスタ又はドライブ１ステータ
ス・レジスタを選ぶために用いられる。３〜０ビットに
は、選択されるヘッドの二進化アドレスが含まれてい
る。先のＡＴタスクファイルでは、各トラック又はシリ
ンダの境界を越えると、マイクロプロセッサがヘッドア
ドレスを変更する。
【００１２】ＡＴシリンダロー・レジスタは、ディスク
シリンダアドレスの下位８ビットを指定するために用い
られる。このレジスタは、シリンダハイ・レジスタと一
緒に１６ビットシリンダ・アドレスを構成する。このレ
ジスタは、通常、各シリンダ境界を越えるとローカル・
マイクロコントローラによってインクリメントされる。
コマンド終了時に、このレジスタは現在のシリンダナン
バーを反映するよう更新される。
シリンダアドレスの下位８ビットを指定するために用い
られる。このレジスタは、シリンダハイ・レジスタと一
緒に１６ビットシリンダ・アドレスを構成する。このレ
ジスタは、通常、各シリンダ境界を越えるとローカル・
マイクロコントローラによってインクリメントされる。
コマンド終了時に、このレジスタは現在のシリンダナン
バーを反映するよう更新される。
【００１３】シリンダハイ・レジスタには、ディスクア
クセスのための開始シリンダアドレスの上位のビットが
含まれている。コマンド終了時に、このレジスタは現在
のシリンダナンバーを反映するよう更新される。シリン
ダアドレスの最上位のビットは、シリンダハイ・レジス
タにロードされる。
クセスのための開始シリンダアドレスの上位のビットが
含まれている。コマンド終了時に、このレジスタは現在
のシリンダナンバーを反映するよう更新される。シリン
ダアドレスの最上位のビットは、シリンダハイ・レジス
タにロードされる。
【００１４】各データセクターの転送が完了したら、上
に述べたレジスタは現在のセクター、ヘッド、及びシリ
ンダ情報に従って更新されなければならない。先行技術
では、この過程は通常はシステム・マイクロプロセッサ
によって行われる。この場合には、マイクロプロセッサ
が、転送されるデータの各ブロックのための各タスクフ
ァイル・レジスタを維持し、インクリメントし、リロー
ドする必要がある。だがあいにく、これによって利用で
きるマイクロプロセッサの帯域幅は低下し、ディスクド
ライブからホストコンピュータへデータ転送する場合に
タイムオーバー・ヘッドが増加する。
に述べたレジスタは現在のセクター、ヘッド、及びシリ
ンダ情報に従って更新されなければならない。先行技術
では、この過程は通常はシステム・マイクロプロセッサ
によって行われる。この場合には、マイクロプロセッサ
が、転送されるデータの各ブロックのための各タスクフ
ァイル・レジスタを維持し、インクリメントし、リロー
ドする必要がある。だがあいにく、これによって利用で
きるマイクロプロセッサの帯域幅は低下し、ディスクド
ライブからホストコンピュータへデータ転送する場合に
タイムオーバー・ヘッドが増加する。
【００１５】タスクファイル・レジスタ値を維持しなく
てよいようなマイクロプロセッサの帯域幅をとることが
望ましい。タスクファイルの更新を含めてすべてのドラ
イブ機能を支援するためにディスクドライブで１個のマ
イクロプロセッサが用いられる場合には、タスクファイ
ル・レジスタ値を維持できるマイクロプロセッサの帯域
幅が得られないことがある。マイクロプロセッサがタス
クファイル・レジスタを更新しなくてよいようにするの
が望ましい。
てよいようなマイクロプロセッサの帯域幅をとることが
望ましい。タスクファイルの更新を含めてすべてのドラ
イブ機能を支援するためにディスクドライブで１個のマ
イクロプロセッサが用いられる場合には、タスクファイ
ル・レジスタ値を維持できるマイクロプロセッサの帯域
幅が得られないことがある。マイクロプロセッサがタス
クファイル・レジスタを更新しなくてよいようにするの
が望ましい。
【００１６】
【発明の概要】本発明は、ハードディスク・ドライブ及
びハードディスク・コントローラシステムに用いられて
いるＡＴタスクファイル・レジスタの操作を自動化する
ものである。本発明は、ディスクコントローラ回路とホ
ストコンピュータ間をインターフェースすることのでき
るレジスタを提供する。本発明は、８ビットのデジタル
アップ・カウンタ４個、４ビットのデジタルアップカウ
ンタ１個、８ビットのデータ・レジスタ１個と４ビット
のデータ・レジスタ１個を利用している。
びハードディスク・コントローラシステムに用いられて
いるＡＴタスクファイル・レジスタの操作を自動化する
ものである。本発明は、ディスクコントローラ回路とホ
ストコンピュータ間をインターフェースすることのでき
るレジスタを提供する。本発明は、８ビットのデジタル
アップ・カウンタ４個、４ビットのデジタルアップカウ
ンタ１個、８ビットのデータ・レジスタ１個と４ビット
のデータ・レジスタ１個を利用している。
【００１７】
【動作】これらのカウンタは、転送中のデータのセクタ
ーの物理アドレスを示し、データの各セクターが転送さ
れるにつれて必要なだけインクリメント又はリロードさ
れる。本発明は、ドライブ上のトラックごとにセクター
のナンバーを保持するために、８ビットのデータ・レジ
スタ−最大セクター・レジスタ−を、またディスクドラ
イブ上のヘッドのナンバーを保持するために、４ビット
のレジスタ−最大ヘッド・レジスタ−を使用する。次
に、カウンタは、各セクターが転送されたあとマイクロ
プロセッサの支援なしに、最大ヘッド・レジスタ及び最
大セクター・レジスタの内容に基づいて必要なだけリロ
ード又はインクリメントされる。
ーの物理アドレスを示し、データの各セクターが転送さ
れるにつれて必要なだけインクリメント又はリロードさ
れる。本発明は、ドライブ上のトラックごとにセクター
のナンバーを保持するために、８ビットのデータ・レジ
スタ−最大セクター・レジスタ−を、またディスクドラ
イブ上のヘッドのナンバーを保持するために、４ビット
のレジスタ−最大ヘッド・レジスタ−を使用する。次
に、カウンタは、各セクターが転送されたあとマイクロ
プロセッサの支援なしに、最大ヘッド・レジスタ及び最
大セクター・レジスタの内容に基づいて必要なだけリロ
ード又はインクリメントされる。
【００１８】ホストからディスクドライブへ、又はディ
スクドライブからホストへ、各データセクターが転送さ
れたあと、本発明のセクターカウント・レジスタは自動
的にデクリメントされる。本発明では、セクターナンバ
ー・レジスタ値は、各セクターが転送されたあと最大セ
クター・レジスタの値と比べることによって自動的に更
新される。セクターナンバー・レジスタの値が最大セク
ター・レジスタの値と等しい場合には、それぞれの比較
のあと、セクターナンバー・レジスタには１がロードさ
れる。それ以外の場合は、インクリメントされる。
スクドライブからホストへ、各データセクターが転送さ
れたあと、本発明のセクターカウント・レジスタは自動
的にデクリメントされる。本発明では、セクターナンバ
ー・レジスタ値は、各セクターが転送されたあと最大セ
クター・レジスタの値と比べることによって自動的に更
新される。セクターナンバー・レジスタの値が最大セク
ター・レジスタの値と等しい場合には、それぞれの比較
のあと、セクターナンバー・レジスタには１がロードさ
れる。それ以外の場合は、インクリメントされる。
【００１９】本発明では、ドライブ／ヘッド・レジスタ
も、セクターカウント・レジスタがリロードされると最
大ヘッド・レジスタの値と比べることによって自動的に
更新される。ドライブ／ヘッド・レジスタの下位３ビッ
トが最大ヘッド・レジスタと等しい場合には、各比較の
あとドライブ／ヘッド・レジスタにはゼロがロードされ
る。それ以外の場合は、インクリメントされる。シリン
ダロー・レジスタ値及びシリンダハイ・レジスタ値も、
本発明では自動的に更新される。シリンダロー・レジス
タ値はドライブ／ヘッド・レジスタに記憶されている値
に基づいて更新され、そのあとシリンダハイ・レジスタ
値は、シリンダロー・レジスタに記憶されている値に基
づいて続けて更新される。外部回路（一般にはマイクロ
プロセッサ）は、これらのどの操作にも必要としない。
ＡＴタスクファイルの自動更新を行うのが望ましい。こ
れによって、ＡＴタスクファイルを支援する場合にコマ
ンドオーバー・ヘッド及びマイクロプロセッサ帯域幅条
件を低減することができるからである。本発明は、ＡＴ
Ａ（ＡＴ Attachment） 仕様に適合する（ＡＮＳＩ標準
化又はＢＩＯＳ互換性）。
も、セクターカウント・レジスタがリロードされると最
大ヘッド・レジスタの値と比べることによって自動的に
更新される。ドライブ／ヘッド・レジスタの下位３ビッ
トが最大ヘッド・レジスタと等しい場合には、各比較の
あとドライブ／ヘッド・レジスタにはゼロがロードされ
る。それ以外の場合は、インクリメントされる。シリン
ダロー・レジスタ値及びシリンダハイ・レジスタ値も、
本発明では自動的に更新される。シリンダロー・レジス
タ値はドライブ／ヘッド・レジスタに記憶されている値
に基づいて更新され、そのあとシリンダハイ・レジスタ
値は、シリンダロー・レジスタに記憶されている値に基
づいて続けて更新される。外部回路（一般にはマイクロ
プロセッサ）は、これらのどの操作にも必要としない。
ＡＴタスクファイルの自動更新を行うのが望ましい。こ
れによって、ＡＴタスクファイルを支援する場合にコマ
ンドオーバー・ヘッド及びマイクロプロセッサ帯域幅条
件を低減することができるからである。本発明は、ＡＴ
Ａ（ＡＴ Attachment） 仕様に適合する（ＡＮＳＩ標準
化又はＢＩＯＳ互換性）。
【００２０】
【発明の構成】本願各発明の構成を、以下（１）から
（９）に記載する。 （１）転送中のデータセクターの物理アドレスを与える
ために用いられるＩＢＭ−ＡＴタスクファイル・レジス
タの操作を自動化し、前記タスクファイル・レジスタが
ディスクコントローラ回路とＩＢＭ−ＡＴコンピュータ
の間をインターフェースするための回路であって：イン
ターフェース手段と；前記ドライブコントローラ回路が
使用するセクターのナンバーを記憶するための前記イン
ターフェース手段に結合される第一記憶手段と；前記デ
ィスクコントローラ回路が使用するヘッドのナンバーを
記憶するために前記インターフェース手段に結合される
第二記憶手段と；転送されるセクターのナンバーを指定
するための前記インターフェース手段に結合される第一
カウント手段と；前記インターフェース手段に結合さ
れ、ディスクデータアクセスのための開始セクターナン
バーを指定するための第二カウント手段と；ドライブ及
びヘッドナンバーを指定するために前記インターフェー
ス手段に結合される第三カウント手段と；ディスクシリ
ンダ・アドレスを指定するために前記インターフェース
手段と結合される第四及び第五カウント手段と；前記第
二及び第三カウント手段の更新を決定するために前記第
一記憶手段及び前記第二カウント手段に結合される第一
比較手段と；前記第三、第四及び第五カウント手段の更
新を決定するために前記第二記憶手段及び前記第三カウ
ント手段に結合される第二比較手段、から構成される。
（９）に記載する。 （１）転送中のデータセクターの物理アドレスを与える
ために用いられるＩＢＭ−ＡＴタスクファイル・レジス
タの操作を自動化し、前記タスクファイル・レジスタが
ディスクコントローラ回路とＩＢＭ−ＡＴコンピュータ
の間をインターフェースするための回路であって：イン
ターフェース手段と；前記ドライブコントローラ回路が
使用するセクターのナンバーを記憶するための前記イン
ターフェース手段に結合される第一記憶手段と；前記デ
ィスクコントローラ回路が使用するヘッドのナンバーを
記憶するために前記インターフェース手段に結合される
第二記憶手段と；転送されるセクターのナンバーを指定
するための前記インターフェース手段に結合される第一
カウント手段と；前記インターフェース手段に結合さ
れ、ディスクデータアクセスのための開始セクターナン
バーを指定するための第二カウント手段と；ドライブ及
びヘッドナンバーを指定するために前記インターフェー
ス手段に結合される第三カウント手段と；ディスクシリ
ンダ・アドレスを指定するために前記インターフェース
手段と結合される第四及び第五カウント手段と；前記第
二及び第三カウント手段の更新を決定するために前記第
一記憶手段及び前記第二カウント手段に結合される第一
比較手段と；前記第三、第四及び第五カウント手段の更
新を決定するために前記第二記憶手段及び前記第三カウ
ント手段に結合される第二比較手段、から構成される。
【００２１】（２）前記回路がＡＴＡ(ＡＴ Attachmen
t）仕様（ＢＩＯＳ互換におけるＡＮＳＩ標準化）に適
合することを特徴とする前記（１）記載の回路。
t）仕様（ＢＩＯＳ互換におけるＡＮＳＩ標準化）に適
合することを特徴とする前記（１）記載の回路。
【００２２】（３）各前記データセクターが前記コンピ
ュータと前記ディスクコントローラ回路の間で転送され
たあと前記第一カウント手段が自動的にデクリメントさ
れ、また前記第一カウント手段が多重パラレルロードを
備えた８ビット・ダウンカウンタを含む前記（２）記載
の回路。
ュータと前記ディスクコントローラ回路の間で転送され
たあと前記第一カウント手段が自動的にデクリメントさ
れ、また前記第一カウント手段が多重パラレルロードを
備えた８ビット・ダウンカウンタを含む前記（２）記載
の回路。
【００２３】（４）前記第二カウント手段が多重パラレ
ルロードを備えた８ビット・アップカウンタを含む前記
（３）の回路。
ルロードを備えた８ビット・アップカウンタを含む前記
（３）の回路。
【００２４】（５）前記第三カウント手段が多重パラレ
ルロードを備えた４ビット・アップカウンタを含む前記
（４）記載の回路。
ルロードを備えた４ビット・アップカウンタを含む前記
（４）記載の回路。
【００２５】（６）前記第四及び第五カウント手段がそ
れぞれ８ビット・アップカウンタを含む前記（５）記載
の回路。
れぞれ８ビット・アップカウンタを含む前記（５）記載
の回路。
【００２６】（７）前記第二比較手段が４個のエクスク
ルーシブＮＯＲゲートを含む前記（６）記載の回路。
ルーシブＮＯＲゲートを含む前記（６）記載の回路。
【００２７】（８）前記第一比較手段が８個のエクスク
ルーシブＮＯＲゲートを含む前記（７）記載の回路。
ルーシブＮＯＲゲートを含む前記（７）記載の回路。
【００２８】（９）コンピュータのホストとマイクロプ
ロセッサの両方によってアクセスすることができるＡＴ
インターフェース・ブロックにおいて、データセクター
が転送されたあとＡＴタスクファイル・レジスタの更新
を自動化することによってマイクロプロセッサの性能を
向上させるための方法であって；ドライブのセクターの
ナンバーを記憶する段階と；前記ドライブにヘッドのナ
ンバーを記憶する段階と；各前記セクターが転送された
あとセクターカウント・レジスタを自動的に更新する段
階と；セクターのナンバーをセクターナンバー・レジス
タの値と比較する段階と；前記セクターナンバー・レジ
スタ値が前記セクターナンバーと等しくない場合に前記
セクターナンバー・レジスタの前記値をインクリメント
する段階と；前記セクターナンバー・レジスタ値と前記
セクターナンバーが等しい場合に前記セクターナンバー
・レジスタに１をロードし、ドライブ／ヘッド・レジス
タ値をインクリメントする段階と；前記ヘッドナンバー
を前記ドライブ／ヘッド・レジスタの値と比較する段階
と；前記ヘッドナンバーが前記ドライブ／ヘッド・レジ
スタの前記値と等しくない場合に、前記ドライブ／ ヘ
ッド・レジスタの前記値をインクリメントする段階と；
前記ヘッドナンバーが前記ドライブ／ヘッド・レジスタ
の前記値に等しい場合に、前記ドライブ／ヘッド・レジ
スタにゼロをロードし、シリンダロー・レジスタをイン
クリメントする段階と；前記シリンダロー・レジスタの
値がゼロにリセットされた場合にだけシリンダハイ・レ
ジスタをインクリメントする段階、から構成される。
ロセッサの両方によってアクセスすることができるＡＴ
インターフェース・ブロックにおいて、データセクター
が転送されたあとＡＴタスクファイル・レジスタの更新
を自動化することによってマイクロプロセッサの性能を
向上させるための方法であって；ドライブのセクターの
ナンバーを記憶する段階と；前記ドライブにヘッドのナ
ンバーを記憶する段階と；各前記セクターが転送された
あとセクターカウント・レジスタを自動的に更新する段
階と；セクターのナンバーをセクターナンバー・レジス
タの値と比較する段階と；前記セクターナンバー・レジ
スタ値が前記セクターナンバーと等しくない場合に前記
セクターナンバー・レジスタの前記値をインクリメント
する段階と；前記セクターナンバー・レジスタ値と前記
セクターナンバーが等しい場合に前記セクターナンバー
・レジスタに１をロードし、ドライブ／ヘッド・レジス
タ値をインクリメントする段階と；前記ヘッドナンバー
を前記ドライブ／ヘッド・レジスタの値と比較する段階
と；前記ヘッドナンバーが前記ドライブ／ヘッド・レジ
スタの前記値と等しくない場合に、前記ドライブ／ ヘ
ッド・レジスタの前記値をインクリメントする段階と；
前記ヘッドナンバーが前記ドライブ／ヘッド・レジスタ
の前記値に等しい場合に、前記ドライブ／ヘッド・レジ
スタにゼロをロードし、シリンダロー・レジスタをイン
クリメントする段階と；前記シリンダロー・レジスタの
値がゼロにリセットされた場合にだけシリンダハイ・レ
ジスタをインクリメントする段階、から構成される。
【００２９】
【実施例】本発明は、ディスクコントローラ回路とホス
トコンピュータの間でインターフェースするためのレジ
スタを提供するシステムに関するものである。以下の説
明の中で、レジスタの種類、トラックのナンバーなど多
くの特定の詳細事項について詳しく述べる。しかし、技
術精通者には、これらの特定の詳細事項がなくても本発
明を実施できることは明白であろう。その他の点では、
本発明を不必要にわかりにくくしないよう、公知の特徴
については詳しく説明しない。
トコンピュータの間でインターフェースするためのレジ
スタを提供するシステムに関するものである。以下の説
明の中で、レジスタの種類、トラックのナンバーなど多
くの特定の詳細事項について詳しく述べる。しかし、技
術精通者には、これらの特定の詳細事項がなくても本発
明を実施できることは明白であろう。その他の点では、
本発明を不必要にわかりにくくしないよう、公知の特徴
については詳しく説明しない。
【００３０】本発明は、マイクロプロセッサが実行する
機能の数を減らすことにより、コントローラの性能を向
上させる回路を提供する。この回路には、タスクファイ
ル・レジスタの自動更新が含まれる。タスクファイル・
レジスタは一括して、転送中のデータのセクターの物理
アドレスを示し、またこれらのレジスタはデータの各セ
クターが転送されるにつれて必要なだけインクリメント
され又はリロードされる。たとえば、書込み多重コマン
ド又は読取り多重コマンドを実行する時、タスクファイ
ルのセクターナンバー・レジスタは各セクターが転送さ
れるにつれて、最大セクター・レジスタにより指定され
たセクターナンバーまで自動的にインクリメントされ
る。この値に達したあと、セクターナンバー・レジスタ
は１になり、ドライブ／ヘッド・レジスタはインクリメ
ントされる。
機能の数を減らすことにより、コントローラの性能を向
上させる回路を提供する。この回路には、タスクファイ
ル・レジスタの自動更新が含まれる。タスクファイル・
レジスタは一括して、転送中のデータのセクターの物理
アドレスを示し、またこれらのレジスタはデータの各セ
クターが転送されるにつれて必要なだけインクリメント
され又はリロードされる。たとえば、書込み多重コマン
ド又は読取り多重コマンドを実行する時、タスクファイ
ルのセクターナンバー・レジスタは各セクターが転送さ
れるにつれて、最大セクター・レジスタにより指定され
たセクターナンバーまで自動的にインクリメントされ
る。この値に達したあと、セクターナンバー・レジスタ
は１になり、ドライブ／ヘッド・レジスタはインクリメ
ントされる。
【００３１】図４は、ホストコンピュータ／ＡＴバス／
ディスクドライブ・システムのブロックダイアグラムで
ある。図４では、ホスト１２０は、ＡＴインターフェー
ス１３０に結合されたバスライン１６０に結合されてい
る。ＡＴインターフェース・ブロック１３０内には、Ａ
Ｔタスクファイル・レジスタ・ブロック１４０がある。
ＡＴインターフェース１３０はまた、バスライン１６０
を通してディスクドライブ・マイクロプロセッサ１１０
にも結合されている。ディスクドライブ・プロセッサ１
１０は、ＨＤＡ１５０に結合されている。
ディスクドライブ・システムのブロックダイアグラムで
ある。図４では、ホスト１２０は、ＡＴインターフェー
ス１３０に結合されたバスライン１６０に結合されてい
る。ＡＴインターフェース・ブロック１３０内には、Ａ
Ｔタスクファイル・レジスタ・ブロック１４０がある。
ＡＴインターフェース１３０はまた、バスライン１６０
を通してディスクドライブ・マイクロプロセッサ１１０
にも結合されている。ディスクドライブ・プロセッサ１
１０は、ＨＤＡ１５０に結合されている。
【００３２】図４は、データセクターがホストからディ
スクドライブへ、あるいはディスクドライブからホスト
へ転送されるときに、ホスト及びディスクドライブ・プ
ロセッサが互いにどのように通信するかを示している。
ＡＴインターフェース１３０のＡＴタスクファイル・レ
ジスタ１４０は転送中のデータセクターの物理アドレス
を与える。図４でわかるように、ディスクドライブ・プ
ロセッサ１１０とホスト１２０は両方ともバス１６０を
通してＡＴインターフェース１３０にアクセスする。図
４のシステムは、ホスト１２０とディスクドライブ・プ
ロセッサ１１０が別々に、ＡＴインターフェース１３０
へのアクセスだけを行えるように設計されている。本発
明では、ＡＴインターフェース１３０は、ブロック１４
０のＡＴタスクファイル・レジスタがマイクロプロセッ
サの支援なしに自動的に更新されるように設計されてい
る。
スクドライブへ、あるいはディスクドライブからホスト
へ転送されるときに、ホスト及びディスクドライブ・プ
ロセッサが互いにどのように通信するかを示している。
ＡＴインターフェース１３０のＡＴタスクファイル・レ
ジスタ１４０は転送中のデータセクターの物理アドレス
を与える。図４でわかるように、ディスクドライブ・プ
ロセッサ１１０とホスト１２０は両方ともバス１６０を
通してＡＴインターフェース１３０にアクセスする。図
４のシステムは、ホスト１２０とディスクドライブ・プ
ロセッサ１１０が別々に、ＡＴインターフェース１３０
へのアクセスだけを行えるように設計されている。本発
明では、ＡＴインターフェース１３０は、ブロック１４
０のＡＴタスクファイル・レジスタがマイクロプロセッ
サの支援なしに自動的に更新されるように設計されてい
る。
【００３３】図１は、セクターナンバー・レジスタ値の
更新、ならびにヘッド・レジスタとセクターナンバー・
レジスタの関係を示すフローチャートである。更新は、
開始ブロック１０で始まる。ステップ１２で、データセ
クターがディスクドライブからホストへ転送される。判
定ブロック１４で、「セクターナンバー・レジスタ値は
最大セクター・レジスタ値に等しいか？」という設問が
出る。「ＹＥＳ」の場合は、ステップ１６へ進む。
更新、ならびにヘッド・レジスタとセクターナンバー・
レジスタの関係を示すフローチャートである。更新は、
開始ブロック１０で始まる。ステップ１２で、データセ
クターがディスクドライブからホストへ転送される。判
定ブロック１４で、「セクターナンバー・レジスタ値は
最大セクター・レジスタ値に等しいか？」という設問が
出る。「ＹＥＳ」の場合は、ステップ１６へ進む。
【００３４】ステップ１６で、セクターナンバー・レジ
スタ値がリセットされる。またステップ１６で、ドライ
ブ／ヘッド・レジスタが自動的にインクリメントされ
る。
スタ値がリセットされる。またステップ１６で、ドライ
ブ／ヘッド・レジスタが自動的にインクリメントされ
る。
【００３５】判定ブロック１４での答が「ＮＯ」の場合
は、ステップ１８へ進む。ステップ１８で、セクターナ
ンバー・レジスタは自動的にインクリメントされ、ステ
ップ２０終了へ進む。
は、ステップ１８へ進む。ステップ１８で、セクターナ
ンバー・レジスタは自動的にインクリメントされ、ステ
ップ２０終了へ進む。
【００３６】本発明の最大セクター・レジスタは、マイ
クロプロセッサによって書込まれたトラック上の最大セ
クターＩＤを記憶する。最大セクター・レジスターはセ
クターナンバー・レジスタの上限であるため、判定ブロ
ック１４での答が「ＮＯ」の場合は、セクターナンバー
・レジスタはインクリメントされる。セクターナンバー
・レジスタ値が最大セクター・レジスタ値に等しいと
き、これは、セクターナンバー・レジスタがトラックの
上限に達し、したがってセクターナンバー・レジスタが
自動的に１ にリセットされることを意味している。同
時に、セクターナンバー・レジスタはリセットされ、こ
れによって桁上げが行われ、操作ブロック１６によって
指定されたとおりにドライブ／ヘッド・レジスタがイン
クリメントされる。
クロプロセッサによって書込まれたトラック上の最大セ
クターＩＤを記憶する。最大セクター・レジスターはセ
クターナンバー・レジスタの上限であるため、判定ブロ
ック１４での答が「ＮＯ」の場合は、セクターナンバー
・レジスタはインクリメントされる。セクターナンバー
・レジスタ値が最大セクター・レジスタ値に等しいと
き、これは、セクターナンバー・レジスタがトラックの
上限に達し、したがってセクターナンバー・レジスタが
自動的に１ にリセットされることを意味している。同
時に、セクターナンバー・レジスタはリセットされ、こ
れによって桁上げが行われ、操作ブロック１６によって
指定されたとおりにドライブ／ヘッド・レジスタがイン
クリメントされる。
【００３７】図２は、ドライブ／ヘッド・レジスタの自
動更新、ならびにシリンダロー・レジスタ及びシリンダ
ハイ・レジスタを示すフローチャートである。
動更新、ならびにシリンダロー・レジスタ及びシリンダ
ハイ・レジスタを示すフローチャートである。
【００３８】図２の操作は、開始ブロック２１で始ま
る。ステップ２２で、データセクターはディスクドライ
ブからホスト、又はホストからディスクドライブへ転送
される。この時点で判定ブロック２３へ進み、「ヘッド
・レジスタ値は最大ヘッド・レジスタ値に等しいか？」
という設問が出る。答が「ＹＥＳ」の場合は、ステップ
２４へ進む。ステップ２４で、ヘッド・レジスタがリセ
ットされ、シリンダロー・レジスタがインクリメントさ
れる。判定ブロック２６へと進む。判定ブロック２６
で、「シリンダローがゼロにオーバーフローするか？」
という設問が出される。答が「ＮＯ」の場合は、ステッ
プ３２に進む。
る。ステップ２２で、データセクターはディスクドライ
ブからホスト、又はホストからディスクドライブへ転送
される。この時点で判定ブロック２３へ進み、「ヘッド
・レジスタ値は最大ヘッド・レジスタ値に等しいか？」
という設問が出る。答が「ＹＥＳ」の場合は、ステップ
２４へ進む。ステップ２４で、ヘッド・レジスタがリセ
ットされ、シリンダロー・レジスタがインクリメントさ
れる。判定ブロック２６へと進む。判定ブロック２６
で、「シリンダローがゼロにオーバーフローするか？」
という設問が出される。答が「ＮＯ」の場合は、ステッ
プ３２に進む。
【００３９】判定ブロック２６での、答が「ＹＥＳ」の
場合は、シリンダハイ・レジスタがステップ２８でイン
クリメントされ、最終ブロック３２へ進む。
場合は、シリンダハイ・レジスタがステップ２８でイン
クリメントされ、最終ブロック３２へ進む。
【００４０】判定ブロック２３に戻って、判定ブロック
２３での答が「ＮＯ」の場合は、ステップ３０へ進み、
ヘッド・レジスタがインクリメントされる。次に、最終
ブロック３２へ進む。
２３での答が「ＮＯ」の場合は、ステップ３０へ進み、
ヘッド・レジスタがインクリメントされる。次に、最終
ブロック３２へ進む。
【００４１】本発明のタスクファイル・レジスタの自動
化のためのブロック・ダイアグラムを、図３に示す。図
３には、データバス、８ビットのデジタルアップカウン
タ（レジスタ／カウンタ）４個、４ビットのデジタル・
アップカウンタ（レジスタ／カウンタ）１個、８ビット
のデータ・レジスタ１個、及び４ビットのデータ・レジ
スタ１個が含まれる。最大セクター・レジスタは８ビッ
トのデータ・レジスタであり、最大ドライブ／ヘッド・
レジスタは４ビットのデータ・レジスタであり、セクタ
ーカウンタ・レジスタ、セクターナンバー・レジスタ、
シリンダロー・レジスタ及びシリンダハイ・レジスタは
８ビットのデジタル・アップカウンタであり、ドライブ
／ヘッド・レジスタは４ビットのデジタル・アップカウ
ンタである。
化のためのブロック・ダイアグラムを、図３に示す。図
３には、データバス、８ビットのデジタルアップカウン
タ（レジスタ／カウンタ）４個、４ビットのデジタル・
アップカウンタ（レジスタ／カウンタ）１個、８ビット
のデータ・レジスタ１個、及び４ビットのデータ・レジ
スタ１個が含まれる。最大セクター・レジスタは８ビッ
トのデータ・レジスタであり、最大ドライブ／ヘッド・
レジスタは４ビットのデータ・レジスタであり、セクタ
ーカウンタ・レジスタ、セクターナンバー・レジスタ、
シリンダロー・レジスタ及びシリンダハイ・レジスタは
８ビットのデジタル・アップカウンタであり、ドライブ
／ヘッド・レジスタは４ビットのデジタル・アップカウ
ンタである。
【００４２】図３では、マイクロプロセッサのアドレス
／データバス７２が、最大セクター・レジスタ４０、最
大ドライブ／ヘッド・レジスタ４２、セクターカウント
・レジスタ４４、セクターナンバー・レジスタ４６、ド
ライブ／ヘッド・レジスタ４８、シリンダロー・レジス
タ５０、及びシリンダハイ・レジスタ５２を含むすべて
のレジスタへデータ入力を与え、またそれらからデータ
出力を受ける。セクターカウント・レジスタ４４は、マ
イクロプロセッサのアドレス／データバス７２に出力信
号４５を与える。セクターナンバー・レジスタ４６も、
マイクロプロセッサのアドレス／データバス７２に出力
信号４７を与える。
／データバス７２が、最大セクター・レジスタ４０、最
大ドライブ／ヘッド・レジスタ４２、セクターカウント
・レジスタ４４、セクターナンバー・レジスタ４６、ド
ライブ／ヘッド・レジスタ４８、シリンダロー・レジス
タ５０、及びシリンダハイ・レジスタ５２を含むすべて
のレジスタへデータ入力を与え、またそれらからデータ
出力を受ける。セクターカウント・レジスタ４４は、マ
イクロプロセッサのアドレス／データバス７２に出力信
号４５を与える。セクターナンバー・レジスタ４６も、
マイクロプロセッサのアドレス／データバス７２に出力
信号４７を与える。
【００４３】ドライブ／ヘッド・レジスタ４８は、マイ
クロプロセッサのアドレス／データバス７２に出力信号
４９を与える。シリンダロー・レジスタ５０は、マイク
ロプロセッサのアドレス／データバス７２に出力信号５
１を与える。シリンダハイ・レジスタ５２は、マイクロ
プロセッサのアドレス／データバス７２に出力信号５３
を与える。最大セクター・レジスタ４０は、マイクロプ
ロセッサのアドレス／データバス７２に出力信号４１を
与える。最大ドライブ／ヘッド・レジスタ４２は、マイ
クロプロセッサのアドレス／ データバス７２に出力信
号４３を与える。出力信号４１、４３、４５、４７、４
９、５１及び５３はすべて、それぞれのレジスタのトラ
イステート反転出力である。バス７２は、マイクロプロ
セッサからもホストコンピュータからもアクセスでき
る。
クロプロセッサのアドレス／データバス７２に出力信号
４９を与える。シリンダロー・レジスタ５０は、マイク
ロプロセッサのアドレス／データバス７２に出力信号５
１を与える。シリンダハイ・レジスタ５２は、マイクロ
プロセッサのアドレス／データバス７２に出力信号５３
を与える。最大セクター・レジスタ４０は、マイクロプ
ロセッサのアドレス／データバス７２に出力信号４１を
与える。最大ドライブ／ヘッド・レジスタ４２は、マイ
クロプロセッサのアドレス／ データバス７２に出力信
号４３を与える。出力信号４１、４３、４５、４７、４
９、５１及び５３はすべて、それぞれのレジスタのトラ
イステート反転出力である。バス７２は、マイクロプロ
セッサからもホストコンピュータからもアクセスでき
る。
【００４４】リセット信号７０は、最大セクター・レジ
スタ４０、最大ドライブ／ヘッド・レジスタ４２、セク
ターカウント・レジスタ４４、セクターナンバー・レジ
スタ４６、ドライブ／ヘッド・レジスタ４８、シリンダ
ロー・レジスタ５０、及びシリンダハイ・レジスタ５２
へ送られる。セクター信号７４は、クロック信号をセク
ターカウント・レジスタ４４、セクターナンバー・レジ
スタ４６、ドライブ／ヘッド・レジスタ４８、シリンダ
ロー・レジスタ５０及びシリンダハイ・レジスタ５２へ
送る。自動タスクファイルイネーブル信号８０は、セク
ターカウント・レジスタ４４、セクターナンバー・レジ
スタ４６、ドライブ／ヘッド・レジスタ４８、シリンダ
ロー・レジスタ５０、及びシリンダハイ・レジスタ５２
へ送られる。セクターカウント・ロード信号７６は、セ
クターカウント・レジスタ４４へ送られる。ドライブ／
ヘッド・ロード信号７８は、ドライブ／ヘッド・レジス
タ４８へ送られる。
スタ４０、最大ドライブ／ヘッド・レジスタ４２、セク
ターカウント・レジスタ４４、セクターナンバー・レジ
スタ４６、ドライブ／ヘッド・レジスタ４８、シリンダ
ロー・レジスタ５０、及びシリンダハイ・レジスタ５２
へ送られる。セクター信号７４は、クロック信号をセク
ターカウント・レジスタ４４、セクターナンバー・レジ
スタ４６、ドライブ／ヘッド・レジスタ４８、シリンダ
ロー・レジスタ５０及びシリンダハイ・レジスタ５２へ
送る。自動タスクファイルイネーブル信号８０は、セク
ターカウント・レジスタ４４、セクターナンバー・レジ
スタ４６、ドライブ／ヘッド・レジスタ４８、シリンダ
ロー・レジスタ５０、及びシリンダハイ・レジスタ５２
へ送られる。セクターカウント・ロード信号７６は、セ
クターカウント・レジスタ４４へ送られる。ドライブ／
ヘッド・ロード信号７８は、ドライブ／ヘッド・レジス
タ４８へ送られる。
【００４５】シリンダロー・ロード信号８２は、シリン
ダロー・レジスタ５０へ送られる。シリンダハイ・ロー
ド信号８４は、シリンダハイ・レジスタ５２へ送られ
る。セクターナンバー・ロード信号８６は、セクターナ
ンバー・レジスタ４６へ送られる。信号６２と６８は、
最大ドライブ／ヘッド・レジスタ４２へ送られ、それぞ
れ読取り及び書込み操作を行えるようにする。信号６４
と６６は最大セクター・レジスタ４０へ送られ、それぞ
れ読取り及び書込み操作を行えるようにする。最大セク
ター・レジスタ４０からの８ビット出力信号８８の各ビ
ットは、図３のエクスクルーシブＮＯＲゲート５４で示
した８個の個別の２−入力エクスクルーシブＮＯＲゲー
トに結合される。セクターナンバー・レジスタ４６から
の８ビット出力信号９２の各ビットも、８個の個別の２
−入力エクスクルーシブＮＯＲゲート５４に結合され
る。８個のエクスクルーシブＮＯＲゲート５４からの８
つの出力は、次に８入力ＡＮＤゲート５６に送られる。
ＡＮＤゲート５６からの出力信号９６は、「カウントイ
ネーブル」信号としてドライブ／ヘッド・レジスタ４８
へ送られる。
ダロー・レジスタ５０へ送られる。シリンダハイ・ロー
ド信号８４は、シリンダハイ・レジスタ５２へ送られ
る。セクターナンバー・ロード信号８６は、セクターナ
ンバー・レジスタ４６へ送られる。信号６２と６８は、
最大ドライブ／ヘッド・レジスタ４２へ送られ、それぞ
れ読取り及び書込み操作を行えるようにする。信号６４
と６６は最大セクター・レジスタ４０へ送られ、それぞ
れ読取り及び書込み操作を行えるようにする。最大セク
ター・レジスタ４０からの８ビット出力信号８８の各ビ
ットは、図３のエクスクルーシブＮＯＲゲート５４で示
した８個の個別の２−入力エクスクルーシブＮＯＲゲー
トに結合される。セクターナンバー・レジスタ４６から
の８ビット出力信号９２の各ビットも、８個の個別の２
−入力エクスクルーシブＮＯＲゲート５４に結合され
る。８個のエクスクルーシブＮＯＲゲート５４からの８
つの出力は、次に８入力ＡＮＤゲート５６に送られる。
ＡＮＤゲート５６からの出力信号９６は、「カウントイ
ネーブル」信号としてドライブ／ヘッド・レジスタ４８
へ送られる。
【００４６】最大ドライブ／ヘッド・レジスタ４２から
の４ビット出力信号９０の各ビットは、図３にエクスク
ルーシブＮＯＲゲート５８で示された４個の個別の２−
入力エクスクルーシブＮＯＲゲートへ送られる。また、
ドライブ／ヘッド・レジスタ４８からの４ビット出力信
号９４の各ビットは４個の２−入力エクスクルーシブＮ
ＯＲゲート５８に結合される。エクスクルーシブＮＯＲ
ゲート５８からの４個の個別の出力は、次に入力ＡＮＤ
ゲート６０へ送られる。ＡＮＤゲート６０からの出力信
号９８は、次に「カウントイネーブル」信号としてシリ
ンダロー・レジスタ５０へ送られる。
の４ビット出力信号９０の各ビットは、図３にエクスク
ルーシブＮＯＲゲート５８で示された４個の個別の２−
入力エクスクルーシブＮＯＲゲートへ送られる。また、
ドライブ／ヘッド・レジスタ４８からの４ビット出力信
号９４の各ビットは４個の２−入力エクスクルーシブＮ
ＯＲゲート５８に結合される。エクスクルーシブＮＯＲ
ゲート５８からの４個の個別の出力は、次に入力ＡＮＤ
ゲート６０へ送られる。ＡＮＤゲート６０からの出力信
号９８は、次に「カウントイネーブル」信号としてシリ
ンダロー・レジスタ５０へ送られる。
【００４７】タスクファイルが初期状態にあるとき、外
部回路（普通はマイクロプロセッサ）は、ドライブが使
用するセクターナンバーを最大セクター・レジスタ４０
に、またヘッドナンバーを最大ドライブ／ヘッド・レジ
スタ４２にロードする。その後データ転送が外部回路に
よって開始される。各セクターが転送されたあと、外部
回路はセクター信号７４にパルスを発生する。セクター
カウント・レジスタ４４は、セクターパルス７４の立下
がりエッジの一つによってデクリメントされる。
部回路（普通はマイクロプロセッサ）は、ドライブが使
用するセクターナンバーを最大セクター・レジスタ４０
に、またヘッドナンバーを最大ドライブ／ヘッド・レジ
スタ４２にロードする。その後データ転送が外部回路に
よって開始される。各セクターが転送されたあと、外部
回路はセクター信号７４にパルスを発生する。セクター
カウント・レジスタ４４は、セクターパルス７４の立下
がりエッジの一つによってデクリメントされる。
【００４８】図１の判定ブロック１４に示されるよう
に、マイクロプロセッサのアドレス／データバス７２か
ら受けたセクターナンバー・レジスタ４６の値は、８個
のエクスクルーシブＮＯＲゲート５４を使用する最大セ
クター・レジスタ４０に記憶されている値と比較され
る。エクスクルーシブＮＯＲゲート５４は、セクターナ
ンバー・レジスタ４６ならびに最大セクター・レジスタ
４０から８ビット入力を受ける。８個のエクスクルーシ
ブＮＯＲゲート５４は、図１の判定ブロック１４に相当
する。セクターナンバー・レジスタ４６の８個のビット
すべてが最大セクター・レジスタ４０の８個のビットに
等しい場合（すべての８個のエクスクルーシブＮＯＲゲ
ート出力がロジック１である場合）は、セクターナンバ
ー・レジスタ４６がその上限に達して１がロードされ、
ドライブ／ヘッド・レジスタ４８がインクリメントされ
る。この判定は、セクターナンバーが１にリセットさ
れ、ヘッド・レジスタがインクリメントされ、図１のブ
ロック１６に相当する。
に、マイクロプロセッサのアドレス／データバス７２か
ら受けたセクターナンバー・レジスタ４６の値は、８個
のエクスクルーシブＮＯＲゲート５４を使用する最大セ
クター・レジスタ４０に記憶されている値と比較され
る。エクスクルーシブＮＯＲゲート５４は、セクターナ
ンバー・レジスタ４６ならびに最大セクター・レジスタ
４０から８ビット入力を受ける。８個のエクスクルーシ
ブＮＯＲゲート５４は、図１の判定ブロック１４に相当
する。セクターナンバー・レジスタ４６の８個のビット
すべてが最大セクター・レジスタ４０の８個のビットに
等しい場合（すべての８個のエクスクルーシブＮＯＲゲ
ート出力がロジック１である場合）は、セクターナンバ
ー・レジスタ４６がその上限に達して１がロードされ、
ドライブ／ヘッド・レジスタ４８がインクリメントされ
る。この判定は、セクターナンバーが１にリセットさ
れ、ヘッド・レジスタがインクリメントされ、図１のブ
ロック１６に相当する。
【００４９】図３に示したように、ＡＮＤゲート５６に
よって受入れられた８個の入力のすべてがロジック１で
ある場合は、ＡＮＤゲート５６からの出力信号９６はイ
ンクリメントされるレジスタのためにドライブ／ヘッド
・レジスタ４８に信号を送る。ＡＮＤゲート５６への８
個の入力のすべてがロジック１でない場合は、これはセ
クターナンバー・レジスタがその上限に達していないこ
とを意味する。次に、図１のブロック１８に示したよう
にセクターナンバー・レジスタ４６がインクリメントさ
れ、出力９６はドライブ／ヘッド・レジスタ４８がカウ
ントできないようにする。同時に、最大ドライブ／ヘッ
ド・レジスタ４２のビット０〜３に記憶されている値
が、ドライブ／ヘッド・レジスタ４８のビット０〜３の
値と比較される。この比較は、ヘッド、シリンダロー・
レジスタ及びシリンダハイ・レジスタのための更新過程
を示した図２のフローチャートに示されている。この比
較は、４入力ＡＮＤゲート６０と一緒に４個のエクスク
ルーシブＮＯＲゲート５８を用いることによって行われ
る。ＮＯＲゲート５８は、図２の判定ブロック２２で表
されている。
よって受入れられた８個の入力のすべてがロジック１で
ある場合は、ＡＮＤゲート５６からの出力信号９６はイ
ンクリメントされるレジスタのためにドライブ／ヘッド
・レジスタ４８に信号を送る。ＡＮＤゲート５６への８
個の入力のすべてがロジック１でない場合は、これはセ
クターナンバー・レジスタがその上限に達していないこ
とを意味する。次に、図１のブロック１８に示したよう
にセクターナンバー・レジスタ４６がインクリメントさ
れ、出力９６はドライブ／ヘッド・レジスタ４８がカウ
ントできないようにする。同時に、最大ドライブ／ヘッ
ド・レジスタ４２のビット０〜３に記憶されている値
が、ドライブ／ヘッド・レジスタ４８のビット０〜３の
値と比較される。この比較は、ヘッド、シリンダロー・
レジスタ及びシリンダハイ・レジスタのための更新過程
を示した図２のフローチャートに示されている。この比
較は、４入力ＡＮＤゲート６０と一緒に４個のエクスク
ルーシブＮＯＲゲート５８を用いることによって行われ
る。ＮＯＲゲート５８は、図２の判定ブロック２２で表
されている。
【００５０】ドライブ／ヘッド・レジスタ４８のすべて
の４個のビットが最大ドライブ／ヘッド・レジスタ４２
の各ビットに等しい場合（すべての４個のエクスクルー
シブＮＯＲゲート出力がロジック１である場合）、これ
は、ドライブ／ヘッド・レジスタ値が最大ドライブ／ヘ
ッド・レジスタ値に等しいことを意味する。次に、ＡＮ
Ｄゲート６０が信号９８を出力し、これによってシリン
ダロー・レジスタ５０を１だけインクリメントできるよ
うにする。また、ドライブ／ヘッド・レジスタ４８のビ
ット３〜０は、図２のブロック２４に示されているよう
にクリアされる。シリンダロー・レジスタの最後のイン
クリメントによってシリンダロー・レジスタ５０がゼロ
にオーバーフローする場合は、シリンダロー・レジスタ
５０は出力信号１００をシリンダハイ・レジスタ５２へ
送り、シリンダハイ・レジスタ５２がその値をインクリ
メントできるようにする。この過程が図２のブロック２
６と２８である。タスクファイル・レジスタを更新する
この一連のステップは、転送中のデータセクターの正し
い物理アドレスを与えるために必要である。
の４個のビットが最大ドライブ／ヘッド・レジスタ４２
の各ビットに等しい場合（すべての４個のエクスクルー
シブＮＯＲゲート出力がロジック１である場合）、これ
は、ドライブ／ヘッド・レジスタ値が最大ドライブ／ヘ
ッド・レジスタ値に等しいことを意味する。次に、ＡＮ
Ｄゲート６０が信号９８を出力し、これによってシリン
ダロー・レジスタ５０を１だけインクリメントできるよ
うにする。また、ドライブ／ヘッド・レジスタ４８のビ
ット３〜０は、図２のブロック２４に示されているよう
にクリアされる。シリンダロー・レジスタの最後のイン
クリメントによってシリンダロー・レジスタ５０がゼロ
にオーバーフローする場合は、シリンダロー・レジスタ
５０は出力信号１００をシリンダハイ・レジスタ５２へ
送り、シリンダハイ・レジスタ５２がその値をインクリ
メントできるようにする。この過程が図２のブロック２
６と２８である。タスクファイル・レジスタを更新する
この一連のステップは、転送中のデータセクターの正し
い物理アドレスを与えるために必要である。
【００５１】セクターカウント、セクターナンバー、ド
ライブ／ヘッド、シリンダロー・レジスタ、及びシリン
ダハイ・レジスタの出力は、個別のトライステート・イ
ンバーターを経由してホストデータバス／マイクロプロ
セッサデータバス７２に接続される。ＢＵＳＹ信号がロ
ジックゼロであるときは、ホストはこれらのレジスタに
アクセスすることができる。ＢＵＳＹ信号がロジック１
であるときは、マイクロプロセッサがこれらのレジスタ
にアクセスできる。
ライブ／ヘッド、シリンダロー・レジスタ、及びシリン
ダハイ・レジスタの出力は、個別のトライステート・イ
ンバーターを経由してホストデータバス／マイクロプロ
セッサデータバス７２に接続される。ＢＵＳＹ信号がロ
ジックゼロであるときは、ホストはこれらのレジスタに
アクセスすることができる。ＢＵＳＹ信号がロジック１
であるときは、マイクロプロセッサがこれらのレジスタ
にアクセスできる。
【００５２】ＡＴタスクファイルのこの自動更新によっ
て、ＡＴタスクファイルをサポートする場合の、マイク
ロプロセッサ帯域幅条件のコマンドオーバー・ヘッドが
低減される。（タスクファイル更新機能付きの）ホスト
インターフェースを含むすべてのドライブ機能を支援す
るために１個のマイクロプロセッサをディスクドライブ
で使用する場合、タスクファイル・レジスタ値を維持で
きるマイクロプロセッサ帯域幅が得られないことがあ
る。この機能をマイクロプロセッサの支援なしに実行す
ることによって、本発明はマイクロプロセッサの帯域幅
使用範囲を狭め、また１個のマイクロプロセッサでディ
スクドライブ・システムの効率を高めることができる。
て、ＡＴタスクファイルをサポートする場合の、マイク
ロプロセッサ帯域幅条件のコマンドオーバー・ヘッドが
低減される。（タスクファイル更新機能付きの）ホスト
インターフェースを含むすべてのドライブ機能を支援す
るために１個のマイクロプロセッサをディスクドライブ
で使用する場合、タスクファイル・レジスタ値を維持で
きるマイクロプロセッサ帯域幅が得られないことがあ
る。この機能をマイクロプロセッサの支援なしに実行す
ることによって、本発明はマイクロプロセッサの帯域幅
使用範囲を狭め、また１個のマイクロプロセッサでディ
スクドライブ・システムの効率を高めることができる。
【００５３】以上、ＩＢＭ−ＡＴタスクファイルの自動
更新操作について説明した。
更新操作について説明した。
図１ セクターナンバー・レジスタ値の更新過程を説明
するためのフローチャート。 図２ ヘッド・レジスタ値ならびにシリンダロー・レジ
スタ値及びシリンダハイ・レジスタ値の更新過程を説明
するためのフローチャート。 図３ 本発明の自動タスクファイルの好ましい実施例を
説明するための、ブロックダイアグラム。 図４ ホストコンピュータ／ＡＴバス／ディスクドライ
ブシステムのブロックダイアグラム。
するためのフローチャート。 図２ ヘッド・レジスタ値ならびにシリンダロー・レジ
スタ値及びシリンダハイ・レジスタ値の更新過程を説明
するためのフローチャート。 図３ 本発明の自動タスクファイルの好ましい実施例を
説明するための、ブロックダイアグラム。 図４ ホストコンピュータ／ＡＴバス／ディスクドライ
ブシステムのブロックダイアグラム。
１１０ ディスクドライブ・マイクロプロセッサ １２０ ホスト １３０ ＡＴインターフェース １４０ ＡＴタスクファイル・レジスタ・ブロック １５０ ヘッドドライブ・アセンブリ １６０ バスライン ４０ 最大セクター・レジスタ ４２ 最大ドライブ／ヘッド・レジスタ ４４ セクターカウント・レジスタ ４６ セクターナンバー・レジスタ ４８ ドライブ／ヘッド・レジスタ ５０ シリンダロー・レジスタ ５２ シリンダハイ・レジスタ ５４ エクスクルーシブＮＯＲゲート ５６，６０ ＡＮＤゲート ５８ エクスクルーシブＮＯＲゲート ７２ アドレス／データバス
Claims (9)
- 【請求項１】 転送中のデータセクターの物理アドレス
を与えるために用いられるＡＴタスクファイル・レジス
タの操作を自動化し、前記タスクファイル・レジスタが
ディスクコントローラ回路とＡＴコンピュータの間をイ
ンターフェースするためのタスクファイル自動化回路で
あって：インターフェース手段と；前記ドライブコント
ローラ回路が使用するセクターのナンバーを記憶するた
めの前記インターフェース手段に結合される第一記憶手
段と；前記ディスクコントローラ回路が使用するヘッド
のナンバーを記憶するために前記インターフェース手段
に結合される第二記憶手段と；転送されるセクターのナ
ンバーを指定するための前記インターフェース手段に結
合される第一カウント手段と；前記インターフェース手
段に結合され、ディスクデータアクセスのための開始セ
クターナンバーを指定するための第二カウント手段と；
ドライブ及びヘッドナンバーを指定するために前記イン
ターフェース手段に結合される第三カウント手段と；デ
ィスクシリンダ・アドレスを指定するために前記インタ
ーフェース手段と結合される第四及び第五カウント手段
と；前記第二及び第三カウント手段の更新を決定するた
めに前記第一記憶手段及び前記第二カウント手段に結合
される第一比較手段と；前記第三、第四及び第五カウン
ト手段の更新を決定するために前記第二記憶手段及び前
記第三カウント手段に結合される第二比較手段、とによ
って構成されることを特徴とするＡＴタスクファイル・
レジスタの操作を自動化するためのタスクファイル自動
化回路。 - 【請求項２】 前記回路がＡＴＡ(ＡＴ Attachment）仕
様（ＢＩＯＳ互換におけるＡＮＳＩ標準化）に適合する
ことを特徴とする請求項１記載のタスクファイル自動化
回路。 - 【請求項３】 各前記データセクターが前記コンピュー
タと前記ディスクコントローラ回路の間で転送されたあ
と前記第一カウント手段が自動的にデクリメントされ、
また前記第一カウント手段が多重パラレルロードを備え
た８ビット・ダウンカウンタを含むことを特徴とする請
求項２記載のタスクファイル自動化回路。 - 【請求項４】 前記第二カウント手段が多重パラレルロ
ードを備えた８ビット・アップカウンタを含むことを特
徴とする、請求項３記載のタスクファイル回路。 - 【請求項５】 前記第三カウント手段が多重パラレルロ
ードを備えた４ビット・アップカウンタを含むことを特
徴とする請求項４記載のタスクファイル自動化回路。 - 【請求項６】 前記第四及び第五カウント手段がそれぞ
れ８ビット・アップカウンタを含むことを特徴とする請
求項５記載のタスクファイル自動化回路。 - 【請求項７】 前記第二比較手段が４個のエクスクルー
シブＮＯＲゲートを含むことを特徴とする請求項６記載
のタスクファイル自動化回路。 - 【請求項８】 前記第一比較手段が８個のエクスクルー
シブＮＯＲゲートを含むことを特徴とする請求項７記載
のタスクファイル自動化回路。 - 【請求項９】 コンピュータのホストとマイクロプロセ
ッサの両方によってアクセスすることができるＡＴイン
ターフェース・ブロックにおいて、データセクターが転
送されたあとＡＴタスクファイル・レジスタの更新を自
動化することによってマイクロプロセッサの性能を向上
させるためのタスクファイル回路自動化方法であって；
ドライブのセクターのナンバーを記憶する段階と；前記
ドライブにヘッドのナンバーを記憶する段階と；各前記
セクターが転送されたあとセクターカウント・レジスタ
を自動的に更新する段階と；セクターのナンバーをセク
ターナンバー・レジスタの値と比較する段階と；前記セ
クターナンバー・レジスタ値が前記セクターナンバーと
等しくない場合に前記セクターナンバー・レジスタの前
記値をインクリメントする段階と；前記セクターナンバ
ー・レジスタ値と前記セクターナンバーが等しい場合に
前記セクターナンバー・レジスタに１をロードし、ドラ
イブ／ヘッド・レジスタ値をインクリメントする段階
と；前記ヘッドナンバーを前記ドライブ／ヘッド・レジ
スタの値と比較する段階と；前記ヘッドナンバーが前記
ドライブ／ヘッド・レジスタの前記値と等しくない場合
に、前記ドライブ／ ヘッド・レジスタの前記値をイン
クリメントする段階と；前記ヘッドナンバーが前記ドラ
イブ／ヘッド・レジスタの前記値に等しい場合に、前記
ドライブ／ヘッド・レジスタにゼロをロードし、シリン
ダロー・レジスタをインクリメントする段階と；前記シ
リンダロー・レジスタの値がゼロにリセットされた場合
にだけシリンダハイ・レジスタをインクリメントする段
階、 とによって構成されるマイクロプロセッサの性能を向上
させるためのタスクファイル回路自動化方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/738,268 US5280602A (en) | 1991-07-31 | 1991-07-31 | Task file with automatic update of task file registers |
| US07/738,268 | 1991-07-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0793096A true JPH0793096A (ja) | 1995-04-07 |
| JP3242703B2 JP3242703B2 (ja) | 2001-12-25 |
Family
ID=24967300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20495892A Expired - Fee Related JP3242703B2 (ja) | 1991-07-31 | 1992-07-31 | タスクファイル自動化回路及びタスクファイル回路自動化方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5280602A (ja) |
| JP (1) | JP3242703B2 (ja) |
| KR (1) | KR100233398B1 (ja) |
| DE (1) | DE4225091A1 (ja) |
| GB (1) | GB2258327B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2540768B2 (ja) * | 1993-11-12 | 1996-10-09 | 日本電気株式会社 | セクタｉｄ情報の転送機能を持つ磁気ディスクコントロ―ラ |
| US5805857A (en) * | 1994-04-07 | 1998-09-08 | International Business Machines Corporation | DASD capacity in excess of 528 megabytes apparatus and method for personal computers |
| US5909592A (en) * | 1994-09-07 | 1999-06-01 | Intel Corporation | Method in a basic input-output system (BIOS) of detecting and configuring integrated device electronics (IDE) devices |
| US6430694B1 (en) * | 1998-12-31 | 2002-08-06 | At&T Corp. | Method and apparatus for synchronizing the provision of data among geographically distributed databases |
| US6272565B1 (en) | 1999-03-31 | 2001-08-07 | International Business Machines Corporation | Method, system, and program for reordering a queue of input/output (I/O) commands into buckets defining ranges of consecutive sector numbers in a storage medium and performing iterations of a selection routine to select and I/O command to execute |
| US7085873B1 (en) * | 2002-06-21 | 2006-08-01 | Cypress Semiconductor Corp. | ATA device access system with surrogate registers corresponding to ATA registers |
| KR100601702B1 (ko) * | 2004-09-30 | 2006-07-18 | 삼성전자주식회사 | Ｏｓｄ 데이터 출력 제어 방법 및 장치 |
| US7493430B2 (en) | 2005-07-14 | 2009-02-17 | Quantum Corporation | Data flow control and bridging architecture enhancing performance of removable data storage systems |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3771143A (en) * | 1972-06-01 | 1973-11-06 | Burroughs Corp | Method and apparatus for providing alternate storage areas on a magnetic disk pack |
| US4210959A (en) * | 1978-05-10 | 1980-07-01 | Apple Computer, Inc. | Controller for magnetic disc, recorder, or the like |
| US4425615A (en) * | 1980-11-14 | 1984-01-10 | Sperry Corporation | Hierarchical memory system having cache/disk subsystem with command queues for plural disks |
-
1991
- 1991-07-31 US US07/738,268 patent/US5280602A/en not_active Expired - Lifetime
-
1992
- 1992-07-29 GB GB9216149A patent/GB2258327B/en not_active Expired - Fee Related
- 1992-07-29 DE DE4225091A patent/DE4225091A1/de not_active Withdrawn
- 1992-07-31 JP JP20495892A patent/JP3242703B2/ja not_active Expired - Fee Related
- 1992-07-31 KR KR1019920013823A patent/KR100233398B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE4225091A1 (de) | 1993-02-04 |
| GB2258327B (en) | 1995-03-29 |
| KR100233398B1 (ko) | 1999-12-01 |
| JP3242703B2 (ja) | 2001-12-25 |
| GB9216149D0 (en) | 1992-09-09 |
| GB2258327A (en) | 1993-02-03 |
| US5280602A (en) | 1994-01-18 |
| KR930002952A (ko) | 1993-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5561821A (en) | System for performing I/O access and memory access by driving address of DMA configuration registers and memory address stored therein respectively on local bus | |
| US5875349A (en) | Method and arrangement for allowing a computer to communicate with a data storage device | |
| US5768584A (en) | ROM chip enable encoding method and computer system employing the same | |
| US6487631B2 (en) | Circuit and method for monitoring sector transfers to and from storage medium | |
| US5555437A (en) | Read-write state machine in a host interface for controlling read and write operations in a disk drive | |
| JPS6126970A (ja) | デイスク判別装置 | |
| US5293618A (en) | Method for controlling access to a shared file and apparatus therefor | |
| US5561819A (en) | Computer system selecting byte lane for a peripheral device during I/O addressing technique of disabling non-participating peripherals by driving an address within a range on the local bus in a DMA controller | |
| US5687389A (en) | System for controlling an automatic read operation of read cache control circuit in a disk drive controller utilizing a start counter, a working counter, and a sector counter | |
| US6167461A (en) | Programmable high performance disk formatter for headerless disk drive controller executing a series of low level instructions generated by a high level processing engine | |
| JP3242703B2 (ja) | タスクファイル自動化回路及びタスクファイル回路自動化方法 | |
| US6021498A (en) | Power management unit including a programmable index register for accessing configuration registers | |
| US5457787A (en) | Interface circuit for controlling data transfers | |
| WO2009123603A1 (en) | Systems and methods for accessing hard disk drives | |
| US5455954A (en) | Host interrupt signal generation circuit for controlling an auto read operation in a disk drive controller | |
| US5459870A (en) | Interface circuit for controlling data transfers | |
| JPH07210382A (ja) | レジスタの内容を変更するための装置および方法 | |
| JPS6126971A (ja) | デイスク・ドライブ判別装置 | |
| US4628450A (en) | Data processing system having a local memory which does not use a directory device with distributed resident programs and a method therefor | |
| JPH0816321A (ja) | データ転送制御用インターフェース回路及び磁気ディスク装置 | |
| JPH06348503A (ja) | マスタ／スレーブ制御系を有する装置と、その制御方法 | |
| JPS59231665A (ja) | デイスク制御装置 | |
| JPH06290547A (ja) | ディスク装置の高速データ転送方法 | |
| JPH0991147A (ja) | 記憶装置 | |
| JPS60150270A (ja) | デ−タフオ−マツト自動変更方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081019 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081019 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |