KR930002952A - 아이비엠 에이티(ibm at) 컴퓨터의 태스크 화일 레지스터 동작을 자동화하기 위한 회로 및 그 방법 - Google Patents
아이비엠 에이티(ibm at) 컴퓨터의 태스크 화일 레지스터 동작을 자동화하기 위한 회로 및 그 방법 Download PDFInfo
- Publication number
- KR930002952A KR930002952A KR1019920013823A KR920013823A KR930002952A KR 930002952 A KR930002952 A KR 930002952A KR 1019920013823 A KR1019920013823 A KR 1019920013823A KR 920013823 A KR920013823 A KR 920013823A KR 930002952 A KR930002952 A KR 930002952A
- Authority
- KR
- South Korea
- Prior art keywords
- register
- circuit
- value
- counting means
- drive
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 섹터 수 등록 값의 업데이트 과정을 나타내는 흐름도.
제2도는 실린더 로우 및 실린더 하이 레지스터 값뿐만 아니라 헤드 레지스터 값의 업데이트 과정을 나타내는 흐름도;
제3도는 본 발명에 따른 자동태스크화일의 실시예를 나타내는 블럭선도; 및
제4도는 본 발명에 따른 호스트 컴퓨터/에이티 버스/디스크 구동 장치의 블럭선도.
Claims (9)
- 전송되는 데이터 섹터의 물리적인 어드레스를 제어하기 위해 사용되며 디스크 컨트롤러 회로와 IBM AT컴퓨터 또는 그와 호환성이 있는 컴퓨터 사이를 인터페이싱하는 태스크파화일 레지스터들의 동작의 자동화를 제공하기 위한 회로에 있어서, 하나의 인터페이싱 수단; 상기 인터페이스 수단에 연결되어 상기 드라이브 컨트롤러 회로가 사용하는 섹터의 수를 저장하기 위한 제1저장수단(40); 상기 인터페이스 수단에 연결되어 상기 디스크 컨트롤러 회로가 사용하는 헤드의 수를 저장하기 위한 제2저장수단(42); 상기 인터페이스 수단에 연결되어 전송되어질 섹터의 수를 규정하기 위한 제1계수수단(44); 상기 인터페이스 수단에 연결되어 소정의 디스크 데이터억세스를 위한 개시 섹터의 수를 규정하기 위한 제2계수수단(46); 상기 인터페이스 수단에 연결되어 드라이브 및 헤드의 수를 규정하기 위한 제3계수수단(48); 상기 인터페이스 수단에 연결되어 디스크 실린더 어드레스를 규정하기 위한 제4 및 제5계수수단(50, 52); 상기 제1저장수단 및 상기 제2계수수단에 연결되어 상기 제2 및 3계수수단의 업데이트를 결정하기 위한 제1비교수단(54, 56); 및 상기 제2저장수단 및 제3계수수단에 연결되어 상기 제3, 4 및 5계수수단의 업데이트를 결정하기 위한 제2비교수단(58,60)을 포함함을 특징으로 하는 상기회로.
- 제1항에 있어서, 상기 회로가 ATA(AT Attachment)규격(BIOS 호환의 ANSI표준)와 호환성이 있음을 특징으로 하는 상기 회로.
- 제2항에 있어서, 상기 제1계수수단이, 상기 데이터 섹터 각각이 상기 컴퓨터와 상기 디스크 컨트롤러 회로 사이에서 전송된 후, 자동적으로 감소되며; 상기 제1계수수단이 다중병렬(multiplex parallel)로드를 갖는 8-비트 다운-카운터를 포함함을 특징으로 하는 상기 회로.
- 제3항에 있어서, 상기 제2계수수단이 다중 병렬 로드를 갖는 8-비트 업-카운터를 포함함을 특징으로 하는 상기 회로.
- 제4항에 있어서, 상기 제3계수수단이 다중 병렬로드를 갖는 4-비트 업-카운터를 포함함을 특징으로 하는 상기 회로.
- 제5항에 있어서, 상기 제4 및 5계수수단이 각기 8-비트 업-카운터를 포함함을 특징으로 하는 상기 회로.
- 제6항에 있어서, 상기 제2비교수단이 4개의 XNOR 게이트를 포함함을 특징으로 하는 상기 회로.
- 제7항에 있어서, 상기 제1비교 수단이 8개의 XNOR 게이트를 포함함을 특징으로 하는 상기 회로.
- 컴퓨터 내에서의 호스트와 마이크로 프로세서 양측 모두에 의해 억세스 가능한 에이티(AT) 인터페이스 블럭에서 데이터 섹터가 전송된 후 에이티 태스크 파일 레지스터의 업데이트의 자동화를 제공함으로써 마이크로프로세서의 성능을 개선시키기 위한 방법에 있어서, 드라이브 내의 섹터의 수를 저장하는 단계; 상기 드라이브내의 헤드의 수를 헤드를 저장하는 단계; 상기 섹터가 각기 전송된 후 카운트 레지스터를 자동적으로 업데이트하는 단계; 섹터 수 레지스터 내의 값과 상기 섹터의 수를 비교하는 단계; 만일 상기 섹터의 수 레지스터 값이 상기 섹터의 수와 동일하지 않을 경우, 상기 값을 상기 섹터 수 레지스터로 증가시키는 단계; 만일 상기 섹터 수 레지스터의 값과 상기 섹터의 수가 동일한 경우 상기 섹터 수 레지스터를 1로 로드하고 드라이브/ 헤드 레지스터 값을 증가시키는 단계; 상기 헤드의 수와 상기 드라이브/ 헤드 레지스터 내의 값을 비교하는 단계; 만일 상기 헤드의 수와 상기 드라이브/ 헤드 레지스터 내의 상기 값이 동일하지 않을 경우 상기 값을 상기 드라이브/ 헤드 레지스터로 증가시키는 단계; 만일 상기 헤드의 수와 상기 드라이브/헤드 레지스터내의 상기 값이 동일할 경우 상기 드라이브/헤드 레지터내에 영(0)을 로드시키고 실린더 로우 레지스터를 증가시키는 단계; 및 만일 상기 실린더 로우 레지스터의 값이 0으로 리세트 된 경우에만 실린더 하이 레지스터를 증가시키는 단계를 포함함을 특징으로 하는 마이크로 프로세서의 성능을 개선시키기 위한 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/738,268 US5280602A (en) | 1991-07-31 | 1991-07-31 | Task file with automatic update of task file registers |
US7/738,268 | 1991-07-31 | ||
US07/738,268 | 1991-07-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930002952A true KR930002952A (ko) | 1993-02-23 |
KR100233398B1 KR100233398B1 (ko) | 1999-12-01 |
Family
ID=24967300
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920013823A KR100233398B1 (ko) | 1991-07-31 | 1992-07-31 | 아이비엠 에이티 컴퓨터의 태스크 화일 레지스터 동작을 자동화하기 위한 회로 및 그 방법 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5280602A (ko) |
JP (1) | JP3242703B2 (ko) |
KR (1) | KR100233398B1 (ko) |
DE (1) | DE4225091A1 (ko) |
GB (1) | GB2258327B (ko) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2540768B2 (ja) * | 1993-11-12 | 1996-10-09 | 日本電気株式会社 | セクタid情報の転送機能を持つ磁気ディスクコントロ―ラ |
US5805857A (en) * | 1994-04-07 | 1998-09-08 | International Business Machines Corporation | DASD capacity in excess of 528 megabytes apparatus and method for personal computers |
US5909592A (en) * | 1994-09-07 | 1999-06-01 | Intel Corporation | Method in a basic input-output system (BIOS) of detecting and configuring integrated device electronics (IDE) devices |
US6430694B1 (en) * | 1998-12-31 | 2002-08-06 | At&T Corp. | Method and apparatus for synchronizing the provision of data among geographically distributed databases |
US6272565B1 (en) | 1999-03-31 | 2001-08-07 | International Business Machines Corporation | Method, system, and program for reordering a queue of input/output (I/O) commands into buckets defining ranges of consecutive sector numbers in a storage medium and performing iterations of a selection routine to select and I/O command to execute |
US7085873B1 (en) * | 2002-06-21 | 2006-08-01 | Cypress Semiconductor Corp. | ATA device access system with surrogate registers corresponding to ATA registers |
KR100601702B1 (ko) * | 2004-09-30 | 2006-07-18 | 삼성전자주식회사 | Osd 데이터 출력 제어 방법 및 장치 |
US7493430B2 (en) | 2005-07-14 | 2009-02-17 | Quantum Corporation | Data flow control and bridging architecture enhancing performance of removable data storage systems |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3771143A (en) * | 1972-06-01 | 1973-11-06 | Burroughs Corp | Method and apparatus for providing alternate storage areas on a magnetic disk pack |
US4210959A (en) * | 1978-05-10 | 1980-07-01 | Apple Computer, Inc. | Controller for magnetic disc, recorder, or the like |
US4425615A (en) * | 1980-11-14 | 1984-01-10 | Sperry Corporation | Hierarchical memory system having cache/disk subsystem with command queues for plural disks |
-
1991
- 1991-07-31 US US07/738,268 patent/US5280602A/en not_active Expired - Lifetime
-
1992
- 1992-07-29 GB GB9216149A patent/GB2258327B/en not_active Expired - Fee Related
- 1992-07-29 DE DE4225091A patent/DE4225091A1/de not_active Withdrawn
- 1992-07-31 KR KR1019920013823A patent/KR100233398B1/ko not_active IP Right Cessation
- 1992-07-31 JP JP20495892A patent/JP3242703B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE4225091A1 (de) | 1993-02-04 |
JP3242703B2 (ja) | 2001-12-25 |
GB2258327B (en) | 1995-03-29 |
JPH0793096A (ja) | 1995-04-07 |
GB2258327A (en) | 1993-02-03 |
US5280602A (en) | 1994-01-18 |
GB9216149D0 (en) | 1992-09-09 |
KR100233398B1 (ko) | 1999-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5237669A (en) | Memory management method | |
EP0559221B1 (en) | Method for storing programs | |
US5455909A (en) | Microprocessor with operation capture facility | |
US3976976A (en) | Method and means to access and extended memory unit | |
GB1353925A (en) | Data processing system | |
KR910006856A (ko) | 어드레스 레지스터를 이용하여 동적으로 버스제어를 실행하는 마이크로컴퓨터 | |
JPS6298440A (ja) | プログラマブルアクセスメモリ | |
US5113497A (en) | I/o control system for a plurality of peripheral devices | |
US6711673B1 (en) | Using a model specific register as a base I/O address register for embedded I/O registers in a processor | |
KR930002952A (ko) | 아이비엠 에이티(ibm at) 컴퓨터의 태스크 화일 레지스터 동작을 자동화하기 위한 회로 및 그 방법 | |
EP2215544B1 (en) | Enhanced microprocessor or microcontroller | |
US6385567B1 (en) | Program-module substitution in a program loader for multiple-platform emulation | |
US5878263A (en) | Internal chaining technique for fixup records | |
US5394519A (en) | Data processing apparatus for high resolution display in multiple virtual dos applications | |
US20050138263A1 (en) | Method and apparatus to retain system control when a buffer overflow attack occurs | |
US4628450A (en) | Data processing system having a local memory which does not use a directory device with distributed resident programs and a method therefor | |
JPH07210382A (ja) | レジスタの内容を変更するための装置および方法 | |
JPS6220583B2 (ko) | ||
KR20050084635A (ko) | 영구적인 시스템 메모리에 bios를 저장하는 방법 | |
US6314482B1 (en) | Method and system for indexing adapters within a data processing system | |
US3387273A (en) | High speed serial processor | |
US11237987B2 (en) | Data processing apparatus and memory protection method | |
GB2617551A (en) | Technique for handling ordering constrained access operations | |
KR950010938B1 (ko) | 응용 프로그램 저장용 메모리 보드 | |
JPH0981460A (ja) | データの呼び出し方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090716 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |