JPH0792488A - Production of liquid crystal display substrate - Google Patents

Production of liquid crystal display substrate

Info

Publication number
JPH0792488A
JPH0792488A JP23312693A JP23312693A JPH0792488A JP H0792488 A JPH0792488 A JP H0792488A JP 23312693 A JP23312693 A JP 23312693A JP 23312693 A JP23312693 A JP 23312693A JP H0792488 A JPH0792488 A JP H0792488A
Authority
JP
Japan
Prior art keywords
bus line
liquid crystal
gate bus
mask
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23312693A
Other languages
Japanese (ja)
Inventor
Juichi Horii
寿一 堀井
Ryoji Oritsuki
良二 折付
Hideaki Yamamoto
英明 山本
Haruo Matsumaru
治男 松丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP23312693A priority Critical patent/JPH0792488A/en
Publication of JPH0792488A publication Critical patent/JPH0792488A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

PURPOSE:To decrease the number of production processes by anodially oxidizing the surface of metallic layers constituting either of gate bus lines and signal bus lines and etching the metallic layers constituting pixel electrodes. CONSTITUTION:A transparent conductive layer 11 and the metallic layer 12 are successively formed over the entire area on the main surface of a glass substrate 1 and are respectively selectively etched by using the same mask, by which the gate bus lines 2 and the pixel electrodes 4 are formed. A mask is so formed as to cover the surface on the pixel electrode 4 side and oxidized films 13 are formed by using an anodic oxidation method on the surfaces (including the flanks) of only the metallic layers 12 constituting the gate bus lines 2 exposed from this mask and thereafter, the mask is removed. The entire part of the metallic layers 12 constituting the pixel electrodes 4 is etched by using an etching liquid for the metallic layers 12. The need for using the mask in etching of the metallic layers 12 is, therefore, entirely eliminated at this time.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、液晶表示基板の製造方
法に係り、たとえば、薄膜トランジスタ等を使用したア
クティブ・マトリックス方式の液晶表示基板の製造方法
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a liquid crystal display substrate, for example, a method of manufacturing an active matrix type liquid crystal display substrate using thin film transistors and the like.

【0002】[0002]

【従来の技術】アクティブ・マトリックス方式の液晶表
示基板は、マトリックス状に配列された複数の画素電極
のそれぞれに対応して非線形素子(スイッチング素子)
を設けたものである。各画素における液晶は理論的には
常時駆動(デューティ比1.0)されているので、時分
割駆動方式を採用している、いわゆる単純マトリックス
方式と比べてアクティブ方式はコントラストが良く、特
にカラー液晶表示基板では欠かせない技術となりつつあ
る。スイッチング素子として代表的なものとしては薄膜
トランジスタ(TFT)がある。
2. Description of the Related Art A liquid crystal display substrate of an active matrix type has a nonlinear element (switching element) corresponding to each of a plurality of pixel electrodes arranged in a matrix.
Is provided. Since the liquid crystal in each pixel is theoretically always driven (duty ratio 1.0), the active system has better contrast than the so-called simple matrix system, which employs the time-division driving system. It is becoming an indispensable technology for display boards. A typical example of the switching element is a thin film transistor (TFT).

【0003】なお、薄膜トランジスタを使用したアクテ
ィブ・マトリクス方式の液晶表示装置は、例えば特開昭
63−309921号公報や、「冗長構成を採用した1
2.5型アクティブ・マトリクス方式カラー液晶ディスプ
レイ」、日経エレクトロニクス、頁193〜210、1986年12
月15日、日経マグロウヒル社発行、で知られている。
An active matrix type liquid crystal display device using a thin film transistor is disclosed in, for example, Japanese Patent Laid-Open No. 63-309921 and "1.
2.5-inch active matrix color LCD ", Nikkei Electronics, pages 193-210, 1986 12
Known on the 15th of March, published by Nikkei McGraw-Hill, Inc.

【0004】[0004]

【発明が解決しようとする課題】しかし、このような液
晶表示基板においては、その製造工程が極めて多くなる
ことから、その工数の低減が強く要望されている。
However, in such a liquid crystal display substrate, since the number of manufacturing steps is extremely large, there is a strong demand for reduction of the number of steps.

【0005】このため、すでに、本出願人によって、信
号バスラインと画素電極を同一のパターンで形成する方
法、あるいはゲートバスラインと画素電極を同一のパタ
ーンで形成する方法等が提案されているが、さらなる工
数の低減が要望されるに到っている。
Therefore, the applicant has already proposed a method of forming the signal bus line and the pixel electrode in the same pattern, a method of forming the gate bus line and the pixel electrode in the same pattern, and the like. There is a demand for further reduction in man-hours.

【0006】そして、たとえば、信号バスラインと画素
電極を同一のパターンで形成した場合、画素電極は透明
導電層で形成する必要があるため、信号バスラインも同
様にして透明導電層で形成されてしまうことになる。透
明導電層は、一般的に抵抗が高いため、信号書き込み時
の高抵抗による悪影響が生じてしまうという問題点も残
されていた。このような弊害は、ゲートバスラインと画
素電極を同一のパターンで形成する場合にも生じるもの
である。
For example, when the signal bus line and the pixel electrode are formed in the same pattern, the pixel electrode needs to be formed of a transparent conductive layer. Therefore, the signal bus line is similarly formed of a transparent conductive layer. Will end up. Since the transparent conductive layer generally has a high resistance, there is also a problem that the high resistance at the time of writing a signal causes an adverse effect. Such an adverse effect also occurs when the gate bus line and the pixel electrode are formed in the same pattern.

【0007】それ故、本発明はこのような事情に基づい
てなされたものであり、その目的とするところのもの
は、製造工程の低減を図った液晶表示基板の製造方法を
提供するにある。
Therefore, the present invention has been made under such circumstances, and an object of the present invention is to provide a method of manufacturing a liquid crystal display substrate in which the number of manufacturing steps is reduced.

【0008】本発明による他の目的は、抵抗の小さなゲ
ートバスラインあるいは信号バスラインを得ることので
きる液晶表示基板の製造方法を提供するにある。
Another object of the present invention is to provide a method of manufacturing a liquid crystal display substrate which can obtain a gate bus line or a signal bus line having a low resistance.

【0009】[0009]

【課題を解決するための手段】このような目的を達成す
るために、本発明は、基本的には、液晶を介して対向配
置されるガラス基板のうちの一方のガラス基板の液晶側
の面に、ゲートバスライン、信号バスライン、および画
素電極を形成し、このうちゲートバスラインと信号バス
ラインのうちの一方と画素電極とを透明導電層と金属層
との積層体から形成する液晶表示基板の製造方法におい
て、ゲートバスラインと信号バスラインのうちの一方を
構成する金属層の表面を陽極酸化する工程と、画素電極
を構成する金属層をエッチングする工程とを備えること
を特徴とするものである。
In order to achieve such an object, the present invention basically provides a liquid crystal side surface of one of the glass substrates opposed to each other with a liquid crystal interposed therebetween. A liquid crystal display in which a gate bus line, a signal bus line, and a pixel electrode are formed on one side, and one of the gate bus line and the signal bus line and the pixel electrode are formed from a laminated body of a transparent conductive layer and a metal layer. A method of manufacturing a substrate, comprising: a step of anodizing a surface of a metal layer forming one of the gate bus line and the signal bus line; and a step of etching a metal layer forming a pixel electrode. It is a thing.

【0010】[0010]

【作用】このように構成された液晶表示基板の製造方法
によれば、透明導電層と金属層との積層体からなるゲー
トバスラインあるいは信号バスラインの該金属層の表面
を陽極酸化によって絶縁膜を被覆することによって、該
金属層をエッチングすることなく、画素電極側の不要と
なる金属層を完全に除去することができるようになる。
According to the method of manufacturing a liquid crystal display substrate having such a structure, the surface of the metal layer of the gate bus line or the signal bus line formed of a laminated body of the transparent conductive layer and the metal layer is anodized by anodic oxidation. By covering with, it becomes possible to completely remove the unnecessary metal layer on the pixel electrode side without etching the metal layer.

【0011】この場合、画素電極側の金属層のエッチン
グにおいては、マスクを必要としないことから製造工程
を低減させることができるようになる。
In this case, a mask is not required for etching the metal layer on the pixel electrode side, so that the number of manufacturing steps can be reduced.

【0012】そして、ゲートバスラインあるいは信号バ
スラインは、その下層に透明導電層が存在することにな
るが、その上層には金属層を備える積層構造となってい
ることから、高抵抗になるのを妨げることができる効果
をも有する。
Further, the gate bus line or the signal bus line has a transparent conductive layer as an underlying layer, but since it has a laminated structure including a metal layer as an upper layer, it has a high resistance. It also has the effect of being able to prevent

【0013】[0013]

【実施例】以下、本発明による液晶表示基板の製造方法
の各実施例をそれぞれ図面を用いて説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Each embodiment of the method for manufacturing a liquid crystal display substrate according to the present invention will be described below with reference to the drawings.

【0014】〔実施例1〕まず、この実施例が適用され
る液晶表示基板の構成について図2を用いて説明する。
図2は、マトリッスク状に形成された複数の画素電極の
うちの一つとその周辺の構成を示しているものである。
[Embodiment 1] First, the structure of a liquid crystal display substrate to which this embodiment is applied will be described with reference to FIG.
FIG. 2 shows a configuration of one of a plurality of matrix electrodes formed in a matrix and its periphery.

【0015】同図において、ガラス基板1の主表面に、
図中x方向に延在するゲートバスライン2があり、この
ゲートバスライン2は図中y方向に複数個互いに平行に
なって並設されている。
In the figure, on the main surface of the glass substrate 1,
There is a gate bus line 2 extending in the x direction in the figure, and a plurality of gate bus lines 2 are arranged in parallel in the y direction in the figure in parallel with each other.

【0016】一方、図中y方向に延在する信号バスライ
ン3があり、この信号バスライン3は図中x方向に複数
個互いに平行になって並設されている。これら信号バス
ライン3は少なくともゲートバスライン2との間に形成
された層間絶縁膜によって互いに絶縁されているように
なっている。
On the other hand, there is a signal bus line 3 extending in the y direction in the figure, and a plurality of the signal bus lines 3 are arranged in parallel in the x direction in the figure. These signal bus lines 3 are insulated from each other by an interlayer insulating film formed at least with the gate bus lines 2.

【0017】ゲートバスライン2と信号バスライン3と
で囲まれる矩形の領域内には画素電極4が形成されてい
る。この画素電極4は透明導電層から構成されているも
ので、その一部はゲートバスライン2上に形成されてい
る薄膜トランジスタ(TFT)の部分にまで延在されて
ソース電極4Aを構成している。
A pixel electrode 4 is formed in a rectangular area surrounded by the gate bus line 2 and the signal bus line 3. The pixel electrode 4 is composed of a transparent conductive layer, and a part of the pixel electrode 4 extends to a portion of a thin film transistor (TFT) formed on the gate bus line 2 to form a source electrode 4A. .

【0018】該薄膜トランジスタ(TFT)は、ゲート
バスライン2の表面にゲート絶縁膜となる前記層間絶縁
膜および半導体層が順次形成されて構成されているもの
であり、該半導体層上の前記ソース電極4Aと対向配置
されて形成されているドレイン電極4Bは信号バスライ
ン3と一体に形成されている。
The thin film transistor (TFT) is formed by sequentially forming the interlayer insulating film and the semiconductor layer, which will be a gate insulating film, on the surface of the gate bus line 2, and the source electrode on the semiconductor layer. The drain electrode 4B, which is formed so as to be opposed to 4A, is formed integrally with the signal bus line 3.

【0019】また、画素電極4の他の部分はさらにもう
一方のゲートバスライン2の一部に到るまで延在し層間
絶縁膜を介して重畳されて、この重畳領域においてコデ
ンサを形成している。
Further, the other part of the pixel electrode 4 extends to a part of the other gate bus line 2 and is overlapped with the interlayer insulating film interposed therebetween to form a capacitor in this overlap region. There is.

【0020】このような構成は、その薄膜トランジスタ
(TFT)のゲート電極となるゲートバスライン2が半
導体層に対して下層に位置づけられていることから、い
わゆる逆スタガ構造と称されている。
Such a structure is called a so-called inverted staggered structure because the gate bus line 2 serving as the gate electrode of the thin film transistor (TFT) is located below the semiconductor layer.

【0021】次に、このように構成される液晶表示基板
の製造方法について図1を用いて説明する。この実施例
は、ゲートバスラインと画素電極とを同時にパターン化
した場合を示している。図1は、図2のI−I線における
断面図である。
Next, a method of manufacturing the liquid crystal display substrate having the above structure will be described with reference to FIG. In this embodiment, the gate bus line and the pixel electrode are patterned at the same time. FIG. 1 is a sectional view taken along the line I-I of FIG.

【0022】工程1.図1(a)に示すように、ガラス
基板1の主表面の全域に透明導電層11と金属層12を
順次形成し、これらを同一のフォトマスクを用いて選択
エッチングすることにより、ゲートバスライン2と画素
電極4とを形成する。
Step 1. As shown in FIG. 1A, the transparent conductive layer 11 and the metal layer 12 are sequentially formed on the entire main surface of the glass substrate 1, and these are selectively etched by using the same photomask. 2 and the pixel electrode 4 are formed.

【0023】工程2.図1(b)に示すように、画素電
極4側の表面を被うようにしてマスクを形成し、このマ
スクから露出しているゲートバスライン2を構成する前
記金属層12のみの表面(側面をも含む)に陽極酸化法
を用いて酸化膜13を形成する。その後、前記マスクを
除去する。
Step 2. As shown in FIG. 1B, a mask is formed so as to cover the surface on the pixel electrode 4 side, and the surface of only the metal layer 12 constituting the gate bus line 2 exposed from the mask (side surface) Oxide film 13 is formed by using an anodic oxidation method. Then, the mask is removed.

【0024】工程3.図1(c)に示すように、金属層
12に対するエッチング液を用いて画素電極4を構成す
る金属層12の全部をエッチングする。この場合、ゲー
トバスライン2を構成する金属層12はその表面に酸化
膜13が被覆されていることからエッチングされずに残
存させておくことができるようになる。
Step 3. As shown in FIG. 1C, the metal layer 12 forming the pixel electrode 4 is entirely etched with an etching solution for the metal layer 12. In this case, since the metal layer 12 forming the gate bus line 2 is covered with the oxide film 13 on its surface, it can be left without being etched.

【0025】このため、この際の金属層12のエッチン
グに対してはマスクを全く必要としなくなる。
Therefore, no mask is required for etching the metal layer 12 at this time.

【0026】工程4.図1(d)に示すように、ゲート
バスライン2を充分被うようにして選択的に絶縁層14
を形成し、この絶縁層14の表面のゲートバスライン2
上に選択的に半導体層15を形成する。
Step 4. As shown in FIG. 1D, the insulating layer 14 is selectively covered with the gate bus line 2 sufficiently.
To form the gate bus line 2 on the surface of the insulating layer 14.
The semiconductor layer 15 is selectively formed thereon.

【0027】そして、ゲートバスライン2に直交するよ
うに信号バスライン3(図示せず)を形成する。この
際、信号バスライン3の形成と同時に、この信号バスラ
イン3と接続され半導体層15の表面の一部に及んで積
層されるドレイン電極4Bと、画素電極4を構成する透
明導電層11に接続され該半導体層15の表面の一部に
前記ドレイン電極4Bと対向して積層されるソース電極
4Aとを形成する。
Then, a signal bus line 3 (not shown) is formed so as to be orthogonal to the gate bus line 2. At this time, at the same time as the formation of the signal bus line 3, the drain electrode 4B connected to the signal bus line 3 and laminated on a part of the surface of the semiconductor layer 15 and the transparent conductive layer 11 forming the pixel electrode 4 are formed. A source electrode 4A, which is connected and is laminated so as to face the drain electrode 4B, is formed on a part of the surface of the semiconductor layer 15.

【0028】その後、このように加工されたガラス基板
の主表面の全域に保護膜16を形成する。
After that, the protective film 16 is formed on the entire main surface of the glass substrate thus processed.

【0029】〔実施例2〕この実施例は、図2に示した
逆スタガ構造で、信号バスラインと画素電極とを同時に
パターン化した場合の実施例である。図3において、工程1. 図3(a)に示すように、まず、ガラス基板1
の主表面にゲートバスライン2を形成する。この場合は
金属層のみで構成されている。そして、このゲートバス
ライン2を被ってガラス基板1の主表面の全域に絶縁層
14を形成する。
[Embodiment 2] This embodiment is an embodiment in which the signal bus lines and the pixel electrodes are simultaneously patterned by the inverted stagger structure shown in FIG. In FIG. 3, steps 1. As shown in FIG. 3A, first, the glass substrate 1
The gate bus line 2 is formed on the main surface of. In this case, it is composed of only a metal layer. Then, the insulating layer 14 is formed over the entire main surface of the glass substrate 1 so as to cover the gate bus line 2.

【0030】絶縁層14の主表面のゲートバスライン2
上の一部に選択的に半導体層15を形成する。
Gate bus line 2 on the main surface of insulating layer 14
The semiconductor layer 15 is selectively formed on the upper part.

【0031】その後、ゲートバスライン2に直交するよ
うに信号バスライン3(図示せず)を形成する。この信
号バスライン3は透明導電層11と金属層12との順次
積層体から構成されている。
Then, a signal bus line 3 (not shown) is formed so as to be orthogonal to the gate bus line 2. The signal bus line 3 is composed of a sequentially laminated body of a transparent conductive layer 11 and a metal layer 12.

【0032】この際、信号バスライン3の形成と同時
に、この信号バスライン3と接続され半導体層15の表
面の一部に及んで積層されるドレイン電極4Bと、この
ドレイン電極4Bと対向して積層されるソース電極4A
およびこのソース電極4Aと一体に形成された画素電極
4とを形成する。
At this time, at the same time when the signal bus line 3 is formed, the drain electrode 4B connected to the signal bus line 3 and stacked over a part of the surface of the semiconductor layer 15 and the drain electrode 4B facing the drain electrode 4B. Source electrode 4A to be laminated
Then, the pixel electrode 4 formed integrally with the source electrode 4A is formed.

【0033】工程2.図3(b)に示すように、ソース
電極4Aおよびこのソース電極4Aと一体に形成された
画素電極4の表面を被うようにしてマスクを形成し、こ
のマスクから露出しているドレイン電極4Bおよび信号
バスライン3を構成する前記金属層12のみの表面(側
面をも含む)に陽極酸化法を用いて酸化膜13を形成す
る。その後、前記マスクを除去する。
Step 2. As shown in FIG. 3B, a mask is formed so as to cover the surface of the source electrode 4A and the pixel electrode 4 formed integrally with the source electrode 4A, and the drain electrode 4B exposed from the mask. Then, the oxide film 13 is formed on the surface (including the side surface) of the metal layer 12 forming the signal bus line 3 by using the anodic oxidation method. Then, the mask is removed.

【0034】工程3.図3(c)に示すように、金属層
12に対するエッチング液を用いてソース電極4Aおよ
び画素電極4を構成する金属層12の全部をエッチング
する。この場合、ドレイン電極4Bおよび信号バスライ
ン3を構成する金属層12はその表面に酸化膜13が被
覆されていることからエッチングされずに残存させてお
くことができるようになる。
Step 3. As shown in FIG. 3C, the metal layer 12 forming the source electrode 4A and the pixel electrode 4 is entirely etched by using an etching solution for the metal layer 12. In this case, since the metal layer 12 forming the drain electrode 4B and the signal bus line 3 is covered with the oxide film 13 on its surface, it can be left without being etched.

【0035】このため、この際の金属層のエッチングに
対してはマスクを全く必要としなくなる。
Therefore, no mask is required for etching the metal layer at this time.

【0036】工程4.図3(d)に示すように、このよ
うに加工されたガラス基板の主表面の全域に保護膜16
を形成する。
Step 4. As shown in FIG. 3D, the protective film 16 is formed on the entire main surface of the glass substrate thus processed.
To form.

【0037】〔実施例3〕この実施例が適用される液晶
表示基板の構成について図4を用いて説明する。図2と
同符号のものは同一機能を有している。図2と異なるの
は、ゲートバスライン2が信号バスライン3に対して上
層に位置づけられたものとなっており、このような構造
は正スタガ構造と称されている。
[Embodiment 3] The structure of a liquid crystal display substrate to which this embodiment is applied will be described with reference to FIG. Those having the same reference numerals as those in FIG. 2 have the same function. 2 is different from FIG. 2 in that the gate bus line 2 is positioned above the signal bus line 3 and such a structure is called a positive stagger structure.

【0038】次に、このように構成される液晶表示基板
の製造方法について図5を用いて説明する。この実施例
は、ゲートバスラインと画素電極とを同時にパターン化
した場合を示している。図5は、図4のV−V線における
断面図である。
Next, a method of manufacturing the liquid crystal display substrate having such a structure will be described with reference to FIG. In this embodiment, the gate bus line and the pixel electrode are patterned at the same time. FIG. 5 is a sectional view taken along line VV of FIG.

【0039】工程1.図5(a)に示すように、ガラス
基板1の主表面に信号バスライン3(図示せず)を形成
する。この際、この信号バスライン3と同工程で該信号
バスライン3に接続されたドレイン電極4A、および該
信号バスライン3とは分離されたソース電極4Aを形成
する。
Step 1. As shown in FIG. 5A, signal bus lines 3 (not shown) are formed on the main surface of the glass substrate 1. At this time, the drain electrode 4A connected to the signal bus line 3 and the source electrode 4A separated from the signal bus line 3 are formed in the same step as the signal bus line 3.

【0040】そして、ドレイン電極4Bの一端およびソ
ース電極4Bの一端において積層される半導体15を選
択的に形成する。
Then, the semiconductor 15 is selectively formed at one end of the drain electrode 4B and one end of the source electrode 4B.

【0041】その後、信号バスライン3、半導体層15
およびソース電極4Aの一端を被い、該ソース電極4A
の他端を露出するようにして絶縁層14を形成する。
After that, the signal bus line 3 and the semiconductor layer 15
And one end of the source electrode 4A, and the source electrode 4A
The insulating layer 14 is formed so that the other end of the insulating layer 14 is exposed.

【0042】さらに、絶縁層14の主表面に前記信号バ
スライン3と直交してゲートバスライン2を形成する。
このゲートバスライン2は、ドレイン電極4Bおよびソ
ース電極4Aの各一端およびそれらの間の半導体層14
に重畳されるようにして位置づけられ、透明導電層11
および金属層12の順次積層体から構成されている。
Further, the gate bus line 2 is formed on the main surface of the insulating layer 14 so as to be orthogonal to the signal bus line 3.
The gate bus line 2 includes one end of each of the drain electrode 4B and the source electrode 4A and the semiconductor layer 14 between them.
Positioned so as to be superposed on the transparent conductive layer 11
And a metal layer 12 are sequentially laminated.

【0043】この際、ゲートバスライン2と同工程でソ
ース電極4Aの他端に接続された画素電極4をも形成す
る。
At this time, the pixel electrode 4 connected to the other end of the source electrode 4A is also formed in the same step as the gate bus line 2.

【0044】工程2.図5(b)に示すように、画素電
極4の表面を被うようにしてマスクを形成し、このマス
クから露出しているゲートバスライン2を構成する前記
金属層12のみの表面(側面をも含む)に陽極酸化法を
用いて酸化膜13を形成する。その後、前記マスクを除
去する。
Step 2. As shown in FIG. 5B, a mask is formed so as to cover the surface of the pixel electrode 4, and only the surface of the metal layer 12 (the side surface is exposed) which constitutes the gate bus line 2 exposed from the mask. Oxide film 13 is formed by using the anodic oxidation method. Then, the mask is removed.

【0045】工程3.図5(c)に示すように、金属層
12に対するエッチング液を用いて画素電極4を構成す
る金属層12の全部をエッチングする。この場合、ゲー
トバスライン2を構成する金属層12はその表面に酸化
膜13が被覆されていることからエッチングされずに残
存させておくことができるようになる。
Step 3. As shown in FIG. 5C, the entire metal layer 12 forming the pixel electrode 4 is etched using an etchant for the metal layer 12. In this case, since the metal layer 12 forming the gate bus line 2 is covered with the oxide film 13 on its surface, it can be left without being etched.

【0046】このため、この際の金属層12のエッチン
グに対してはマスクを全く必要としなくなる。
Therefore, no mask is required for etching the metal layer 12 at this time.

【0047】工程4.図5(d)に示すように、このよ
うに加工されたガラス基板1の主表面の全域に保護膜1
6を形成する。
Step 4. As shown in FIG. 5D, the protective film 1 is formed on the entire main surface of the glass substrate 1 thus processed.
6 is formed.

【0048】このような各実施例のように構成した液晶
表示基板の製造方法によれば、透明導電層11と金属層
12との積層体からなるゲートバスライン2あるいは信
号バスライン3の該金属層12の表面を陽極酸化によっ
て絶縁膜を被覆することによって、該金属層12をエッ
チングすることなく、画素電極4側の不要となる金属層
12を完全に除去することができるようになる。
According to the method of manufacturing a liquid crystal display substrate configured as in each of the above embodiments, the metal of the gate bus line 2 or the signal bus line 3 formed of a laminated body of the transparent conductive layer 11 and the metal layer 12 is used. By covering the surface of the layer 12 with an insulating film by anodic oxidation, the unnecessary metal layer 12 on the pixel electrode 4 side can be completely removed without etching the metal layer 12.

【0049】この場合、画素電極4側の金属層12のエ
ッチングにおいては、マスクを必要としないことから製
造工程を低減させることができるようになる。
In this case, a mask is not required for etching the metal layer 12 on the pixel electrode 4 side, so that the number of manufacturing steps can be reduced.

【0050】そして、ゲートバスライン2あるいは信号
バスライン3は、その下層に透明導電層11が存在する
ことになるが、その上層には金属層12を備える積層構
造となっていることから、高抵抗になるのを妨げること
ができる効果をも有する。
The gate bus line 2 or the signal bus line 3 has the transparent conductive layer 11 in the lower layer thereof, but since it has the metal layer 12 in the upper layer, it has a high structure. It also has the effect of preventing resistance.

【0051】本実施例では、図2あるいは図3に示すよ
うにパターンを前提として製造方法を示したものである
が、必ずしも、上述のようなパターンに限定されること
はないことはいうまでもない。
In this embodiment, the manufacturing method is shown on the premise of the pattern as shown in FIG. 2 or FIG. 3, but it goes without saying that the pattern is not necessarily limited to the above-mentioned pattern. Absent.

【0052】[0052]

【発明の効果】以上説明したことから明らかなように、
本発明による液晶表示基板の製造方法によれば、その製
造工程の低減を図ることができるようになる。
As is apparent from the above description,
According to the method of manufacturing a liquid crystal display substrate of the present invention, it is possible to reduce the number of manufacturing steps.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a)ないし(d)は、本発明による液晶表示
基板の製造方法の一実施例を示す工程図である。
1A to 1D are process diagrams showing an embodiment of a method for manufacturing a liquid crystal display substrate according to the present invention.

【図2】本発明による製造方法が適用される液晶表示基
板の一実施例を示す平面図である。
FIG. 2 is a plan view showing an embodiment of a liquid crystal display substrate to which the manufacturing method according to the present invention is applied.

【図3】(a)ないし(d)は、本発明による液晶表示
基板の製造方法の他の実施例を示す工程図である。
3A to 3D are process drawings showing another embodiment of the method for manufacturing a liquid crystal display substrate according to the present invention.

【図4】本発明による製造方法が適用される液晶表示基
板の他の実施例を示す平面図である。
FIG. 4 is a plan view showing another embodiment of the liquid crystal display substrate to which the manufacturing method according to the present invention is applied.

【図5】(a)ないし(d)は、本発明による液晶表示
基板の製造方法の他の実施例を示す工程図である。
5A to 5D are process diagrams showing another embodiment of the method for manufacturing a liquid crystal display substrate according to the present invention.

【符号の説明】[Explanation of symbols]

1 ガラス基板 2 ゲートバスライン 3 信号バスライン 11 透明導電層 12 金属層 13 酸化膜 1 glass substrate 2 gate bus line 3 signal bus line 11 transparent conductive layer 12 metal layer 13 oxide film

───────────────────────────────────────────────────── フロントページの続き (72)発明者 松丸 治男 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 ─────────────────────────────────────────────────── --- Continuation of the front page (72) Inventor Haruo Matsumaru 3300 Hayano, Mobara-shi, Chiba Hitachi, Ltd. Electronic Device Division

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 液晶を介して対向配置されるガラス基板
のうちの一方のガラス基板の液晶側の面に、ゲートバス
ライン、信号バスライン、および画素電極を形成し、こ
のうちゲートバスラインと信号バスラインのうちの一方
と画素電極とを透明導電層と金属層との積層体から形成
する液晶表示基板の製造方法において、 ゲートバスラインと信号バスラインのうちの一方を構成
する金属層を陽極酸化する工程と、画素電極を構成する
金属層をエッチングする工程とを備えることを特徴とす
る液晶表示基板の製造方法。
1. A gate bus line, a signal bus line, and a pixel electrode are formed on a liquid crystal side surface of one of the glass substrates arranged to face each other with a liquid crystal interposed therebetween. In a method of manufacturing a liquid crystal display substrate, in which one of the signal bus lines and the pixel electrode are formed from a laminated body of a transparent conductive layer and a metal layer, a metal layer forming one of the gate bus line and the signal bus line is formed. A method of manufacturing a liquid crystal display substrate, comprising: a step of anodizing and a step of etching a metal layer forming a pixel electrode.
JP23312693A 1993-09-20 1993-09-20 Production of liquid crystal display substrate Pending JPH0792488A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23312693A JPH0792488A (en) 1993-09-20 1993-09-20 Production of liquid crystal display substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23312693A JPH0792488A (en) 1993-09-20 1993-09-20 Production of liquid crystal display substrate

Publications (1)

Publication Number Publication Date
JPH0792488A true JPH0792488A (en) 1995-04-07

Family

ID=16950162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23312693A Pending JPH0792488A (en) 1993-09-20 1993-09-20 Production of liquid crystal display substrate

Country Status (1)

Country Link
JP (1) JPH0792488A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0990427A (en) * 1995-09-26 1997-04-04 Nec Corp Thin-film transistor and production of thin-film transistor
KR100466387B1 (en) * 2000-12-28 2005-01-13 비오이 하이디스 테크놀로지 주식회사 Method for fabricating liquid crystal display using five mask processes
KR100494709B1 (en) * 2002-04-19 2005-06-13 비오이 하이디스 테크놀로지 주식회사 Liquid Crystal Display having self-aligned electrode

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0990427A (en) * 1995-09-26 1997-04-04 Nec Corp Thin-film transistor and production of thin-film transistor
KR100466387B1 (en) * 2000-12-28 2005-01-13 비오이 하이디스 테크놀로지 주식회사 Method for fabricating liquid crystal display using five mask processes
KR100494709B1 (en) * 2002-04-19 2005-06-13 비오이 하이디스 테크놀로지 주식회사 Liquid Crystal Display having self-aligned electrode

Similar Documents

Publication Publication Date Title
US5555112A (en) Liquid crystal display device having multilayer gate busline composed of metal oxide and semiconductor
KR970003741B1 (en) Thin-film transistor and method of manufacturing the same
EP0301571B1 (en) Thin film transistor array
KR0175409B1 (en) Method of making a tft panel for lcd
KR100313558B1 (en) Liquid crystal display panel and method for manufacturing the same
JP4166300B2 (en) Manufacturing method of liquid crystal display device
JPH10282520A (en) Liquid crystal display device
JPS6349914B2 (en)
JPH0792488A (en) Production of liquid crystal display substrate
JP3094610B2 (en) Method for manufacturing thin film transistor
JPH04265945A (en) Active matrix substrate
JPS60261174A (en) Matrix array
KR100212272B1 (en) Manufacturing method of liquid crystal display devce
JPH07122718B2 (en) Liquid crystal display
JPH0862626A (en) Liquid crystal display substrate
JPH02210872A (en) Tft panel and manufacture thereof
JP3306923B2 (en) Liquid crystal device manufacturing method
JP2574837B2 (en) Thin film transistor matrix and manufacturing method thereof
JPH0784270A (en) Production of liquid crystal display substrate
JPH06252171A (en) Manufacture of active matrix panel
JPH0713195A (en) Liquid crystal display substrate
JPH06347822A (en) Production of liquid crystal display substrate
JPH07325321A (en) Production of liquid crystal display device
JPH07114043A (en) Liquid crystal display device and its production
JPH05152327A (en) Manufacturing method of thin film transistor panel