JPH0790569A

JPH0790569A - スパッタリング装置

Info

Publication number: JPH0790569A
Application number: JP23288293A
Authority: JP
Inventors: Takeshi Ichikawa; 武史市川
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1993-09-20
Filing date: 1993-09-20
Publication date: 1995-04-04

Abstract

(57)【要約】【構成】ターゲットと基板両電極間に可動式の第１の
シャッターを有するスパッタリング装置において、該タ
ーゲット径および該シャッターより小さい穴を有し、か
つ少なくとも基板側表面が該ターゲットと同一の材料か
らなる第２のシャッターを、該ターゲットと基板の間に
配置する。【効果】チャンバーからスパッタされ飛び出してくる
不純物を抑え、不純物の少ない高品質な膜を得ることが
でき、また、ターゲットからスパッタされる原子のうち
基板に到達する以外のものは第２のシャッターに付着さ
れるから、定期的メンテナンスの頻度を格段に少なくす
ることが可能となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子デバイスや集積回
路に適する半導体層を形成するスパッタリング装置に関
し、特に、スパッタ成膜の不純物汚染を防止するととも
に膜厚分布を補正し、また定期的メンテナンス頻度を低
下させることが可能なスパッタリング装置に関するもの
である。

【０００２】

【従来の技術】半導体デバイス、もっと一般的にいって
集積回路は、薄膜を何層にも積み重ねられた多層構造か
ら成り立っている。故に高品質な薄膜を形成する技術は
高性能デバイスにとって最も重要な技術の１つである。
薄膜形成技術はＣＶＤ技術を中心に様々な試みが成され
ているが、そのなかでもスパッタリングによる薄膜形成
技術は、低温薄膜形成が可能、大面積薄膜形成が可能、
成膜パラメータの電気的制御が容易、安価等の利点か
ら、Ａｌ、Ｃｕ、Ｓｉをはじめ、超伝導材料、Ｘ線多層
膜反射鏡などいろいろな物質の薄膜形成に応用されてい
る。

【０００３】一般的な従来のスパッタリング装置の構成
図を図２に示す。真空チャンバ１内に、基板支持治具２
に設置された基板３がシャッター４をはさんで陰極もし
くは高周波電極５上にあるターゲット６に対抗して配置
される。電極５とターゲットの周辺部に電極シールド７
が設けられている。近年の装置では基板側にも直流電圧
もしくは高周波電圧を印加することが可能な、バイアス
スパッタ装置があるが、この場合は基板側にも電極シー
ルド８がある場合もある。ターゲットの裏側には高密度
プラズマをターゲット表面に発生させるために永久磁石
９もしくは電磁石が設置されている場合が多い。チャン
バのスパッタリングによるチャンバ構成物の基板及びタ
ーゲットへの汚染の問題は防着板１０で防ぐ。真空チャ
ンバを排気した後Ａｒなどの不活性ガスやＯ₂ 、Ｈ₂ な
どの活性ガスもしくはそれらの混合物で構成されたガス
を真空チャンバ内に導入し、ターゲット電極に負電圧、
もしくは高周波電圧を印加することによってグロー放電
を起こしプラズマを発生させる。プラズマ中のイオンは
ターゲット直前のシース部で加速され高エネルギ粒子と
なってターゲットに衝突し、この結果ターゲットの構成
物がはじきだされる。ターゲット表面のクリーニング及
び成膜条件を変化させるときにはシャッターをとじる。
シャッターを開けるとターゲット構成物質は基板上に飛
来し薄膜が形成される。

【０００４】しかしながら従来から用いられているスパ
ッタ法によると基板に衝突するイオンのエネルギを完全
には制御できないため、大きいエネルギを持ったイオン
によるイオンダメージが起こり、形成される薄膜及び半
導体素子特性の著しい劣化が生じるという問題があっ
た。

【０００５】この問題は近年開発されたウルトラクリー
ンテクノロジーに基づいたｒｆ−ｄｃ結合バイアススパ
ッタ装置によって改善されてきている。ｒｆ−ｄｃ結合
バイアススパッタ装置の構成図を図３に示す。基本的に
はマグネトロン−ｒｆバイアススパッタ装置である。１
１が真空チャンバ、１２がターゲット、１３がターゲッ
ト電極シールド、１４が永久磁石、１５がシャッター、
１６がシリコン基板、１７が基板支持治具、１８が１０
０ＭＨｚ高周波電源、１９がマッチング回路、２０がタ
ーゲットの電位を決める直流電源、２１が基板の電位を
決める直流電源、２２、２３がターゲット及び基板のロ
ーパスフィルターである。特徴的なことは、ウルトラ
クリーンガス供給システム、オイルフリー超高真空排気
システムによりチャンバーに導入される際のＡｒ内不純
物量は最も多い水分でさえ数ｐｐｂ以下、バックグラウ
ンド真空度として２×１０^-10 Ｔｏｒｒの超高真空を実
現、ターゲットには１００ＭＨｚの高周波電極が設置
され高密度プラズマの発生が可能、ターゲット及び基
板にはローパスフィルターを介して直流電源が接続され
ターゲット及び基板の電位を制御するので、ａ）成膜速
度、ｂ）基板に照射するＡｒイオンのエネルギ、ｃ）プ
ラズマ密度などの成膜条件をそれぞれ独立に精密制御す
ることが可能であることである。これらの知見は、本発
明者らが、低温下（３００℃以下）でのシリコンエピタ
キシャル成長として報告した（T.Ohmi, T.Ichikawa, H.
Iwabuchi and T.Shibata J.Appl.Phys. 66, pp.4756-47
66(1989)）。

【０００６】しかしながらこの方法を用いた場合でも、
プラズマポテンシャルが高く、ターゲット以外のチャン
バーや電極シールド材等をもスパッタしてしまうために
膜中に取り込まれる不純物量がＣＶＤ技術にくらべてか
なり多く、形成された薄膜の性質や特性の面で大きな障
害となる欠点や面内での膜厚分布が多く、中心部が厚く
なるという問題点も生じている。さらには、ターゲット
からスパッタされた原子が、基板以外に付着し、膜剥が
れを起こすためチャンバーの定期的な清掃等でメンテナ
ンスに大きな負荷を負うという問題点がある。第１の問
題である不純物は上記のｒｆ−ｄｃ結合スパッタ法で、
かなり解決はされてきているが、いまだに、チャンバー
材やＳＵＳ材である電極シールド、ガスケット、シャッ
ター等からスパッタされたＦｅやＣｒ、Ｃｕ等の不純物
が、基板に堆積するシリコン薄膜中に１０²⁰ｃｍ^-3程度
取り込まれてしまい、薄膜の特性を劣化させる大きな原
因となった。

【０００７】これを改善するための技術として、第３電
極という概念を採用し、プラズマポテンシャルを下げ、
表面密度として、１０¹⁰／ｃｍ² 台程度に抑えるという
報告（第１４回超ＬＳＩウルトラクリーンテクノロジー
シンポジウムｐｐ．１６７（１９９１））や本発明者
らによる、プラズマに曝される構成物質をターゲット材
と同一なシリコンにするという報告（特開平３−２６１
６９７）がある。しかしながら、前者の第３電極を用い
た場合でもＦｅやＣｕが１０¹⁰／ｃｍ² 台はとりこまれ
てしまい、また後者の場合ではＳｉの場合、複雑な部品
や構成物質を作成するのが困難であったり、高価なもの
になってしまうという難点がある。

【０００８】一方、上記第２の問題点である膜厚分布に
関しては、ターゲットや基板を移動、回転させる方法
（特開昭６１−１５９６６号公報）や、ターゲット電極
の磁石を移動、回転させる方法（特開昭６１−２３５５
６１号公報等）、シャッターを移動させる方法（特開昭
６３−１３６３１０号公報）、膜厚補正板を用いる方法
（特開平４−１７３９７２号公報）等が報告されている
が、それぞれ装置として大がかりになるという問題点が
ある。

【０００９】また、上記第３の問題点のメンテナンスに
関しては防着板という概念があり、チャンバー内面に別
の板を入れそれを定期的に交換する方法が取られている
が、内表面積の増大や、チャンバーの大気リークは避け
られない点等において、超高真空装置には不適当であ
り、まだ問題を残している。

【００１０】

【発明が解決しようとする課題】本発明は、上述したよ
うな従来技術の問題点及び技術上の要求に鑑み、プラズ
マ空間内に特定の第２のシャッターを配置することによ
り、プラズマポテンシャルを制御し、また物理的に不純
物の飛翔を抑制し、これによりスパッタ成膜の不純物汚
染を防止するとともに膜厚分布を補正し、また定期的メ
ンテナンスの必要性を低下させることを目的とする。

【００１１】

【課題を解決するための手段】かかる目的を達成する本
発明は、ターゲットと基板両電極間に可動式のシャッタ
ーを有するスパッタリング装置において、該ターゲット
径および該シャッターより小さい穴を有し、かつ少なく
とも基板側表面が該ターゲットと同一の材料からなる第
２のシャッターを、前記ターゲットと前記シャッター
（以下「第１のシャッター」という。）の間または／お
よび第１のシャッターと基板の間に配置したことを特徴
とするスパッタリング装置である。特定形状の第２のシ
ャッターをターゲットと基板の間に配置することによ
り、プラズマ空間内のプラズマポテンシャル（Ｖｐ）を
制御することができ、例えばＶｐを低い値に設定するこ
ともできるので、チャンバーからスパッタされ飛び出し
てくる不純物を抑え、不純物の少ない高品質な膜を得る
ことができる。また、ターゲット以外から飛んできた不
純物を第２のシャッターにより物理的に抑制することが
できるので、より不純物の少ない高品質な膜を得ること
が可能である。更には、ターゲットからスパッタされる
原子のうち基板に到達する以外のものは第２のシャッタ
ーに付着されるから、例えばチャンバーへの付着が大き
く抑制させることができるので、膜剥がれ等による定期
的メンテナンスの頻度を格段に少なくすることが可能と
なる。

【００１２】また、本発明は、上記のスパッタ装置にお
いて、第２のシャッターの外周部にシャッター面に対し
て垂直な突起が周設されているスパッタリング装置であ
る。第２のシャッターの外周に突起を周設することによ
り、スパッタされた原子のチャンバーへの付着抑制を一
層完全することができるので、メンテナンス頻度の更な
る低減が可能となる。

【００１３】また、本発明は、上記のスパッタ装置にお
いて、第２のシャッターの電位が可変であるスパッタリ
ング装置である。第２のシャッター電位を可変とするこ
とにより、該電位を大きくしターゲット電圧を引き下げ
れば、第２のシャッターをターゲットとして使用するこ
とが可能となるので、基板周辺部の膜厚減少を補正し、
容易に膜厚分布を改善することができる。

【００１４】また、本発明は、上記のスパッタ装置にお
いて、ターゲットの主構成原子が半導体層を構成するス
パッタリング装置であり、また、更にはターゲットの主
構成原子がＳｉであるスパッタリング装置である。ター
ゲットの主構成原子を、不純物を嫌い、膜厚分布が電気
的特性に影響を及ぼす半導体層、特にＳｉを主成分とし
た半導体層を構成するものとすることにより、上述した
効果は更に顕著となり、特に有効である。

【００１５】また、本発明は、上記いずれかのスパッタ
リング装置において、その装置がｒｆ−ｄｃ結合バイア
ススパッタ装置であるスパッタリング装置である。ｒｆ
−ｄｃ結合バイアススパッタ装置とすることにより、該
装置の特性である不純物発生が少なく、高密度プラズマ
の発生が可能で、かつ成膜条件の精密制御が可能である
という性能を具備させることができるので、上記効果を
更に向上させることができる。

【００１６】以下、本発明のシリコンスパッタリング装
置の構成及び作用について説明する。図１に本発明の一
実施態様を示す。このものは、上述したｒｆ−ｄｃ結合
バイアススパッタ装置を基に、Ｓｉ基板上にＳｉをエピ
タキシャル成長させるものであるが、これに限定される
ものでなく、例えば、ターゲット材料としては、Ｓｉを
代表にＧａＡｓ、Ｇｅ、ＳｉＣ、ＳｉＧｅ、Ａｌ₂ Ｏ
₃ 、Ａｌ、Ｃｕ、ＮｉＳｉ、ＣｏＳｉ等を用いることが
でき、好ましくは、不純物を嫌い、膜厚分布が電気的特
性に影響を及ぼす半導体層、特にＳｉを主成分とするも
のを用いれる場合に有効であり、また、エピタキシャル
成長以外の結晶成長法にも適用できる。また、ｒｆ−ｄ
ｃ結合バイアススパッタ法以外のスパッタ法、例えばマ
グネトロンスパッタ法等に基づき装置を構成することが
できる。

【００１７】図１の装置において、真空チャンバー２４
内に、基板支持治具２５に設置されたシリコン基板２６
が第２のシャッター２７及び第１のシャッター２２７を
はさんで１００ＭＨｚの高周波電源２８に接続されてい
るシリコンターゲット（ここでは１２０ｍｍφ）２９に
対抗して配置される。ターゲットの周辺部には電極シー
ルド３０が設けられている。ターゲットの裏側には永久
磁石３１が設置されており１００ＭＨｚの高周波電源と
ともに高密度プラズマの生成を可能とする。３４がマッ
チング回路、３３が第２のシャッターの電位を決める直
流電源、３５がターゲットの電位を決める直流電源、３
６が基板の電位を決める直流電源、９１、３７、３８が
第２のシャッター、ターゲット及び基板のローパスフィ
ルターである。

【００１８】第２のシャッター２７は、例えば１００ｍ
ｍφの穴があいているＳｉ単結晶で形成されているが、
この穴の大きさはターゲット材および第１のシャッター
よりも小さいことが必要である。ターゲット材の径また
は第１のシャッターと同等またはそれ以上であれば、ス
パッタ粒子のチャンバーへの付着量の増加や第１のシャ
ッターを閉じても基板に堆積が起ったりするからであ
る。一方、第２のシャッターの穴が小さ過ぎると、基板
に到達するスパッタ粒子が減少してしまいスループット
が悪くなるので、好ましくは、ターゲット材面積の２５
〜９５％程度の面積を有する穴である。穴の形状は、特
に限定されない。例えば、ターゲット材の径よりも小さ
い径を有する単一円形、多角形の他、小さい径を有する
円形、多角形、楕円形等を複数配置したもの等を挙げる
ことができる。また、単一円形等において該円形の穴に
開閉式の絞りを設けて自在に開口面積を調整できるよう
にすることもできる。第２のシャッターを設置する位置
は、ターゲットと基板の間であれば、ターゲットと第１
のシャッターの間かまたは第１のシャッターと基板の間
かの別を問わない。第１のシャッターを第２のシャッタ
ー内に組み込んだいわゆるレンズシャッターの場合は、
第２のシャッターは実質的に第１のシャッターの両側に
配置されることになる。いずれにしても、ターゲットの
周辺部を、基板に対して覆う様な位置関係で設置すると
よい。好ましくは、ターゲットに近い位置（ターゲット
と第１のシャッターの間）に設けるとよく、これによ
り、ターゲットからスパッタされた物質は、基板と第２
のシャッターに効果的に付着し、それ以外のチャンバー
構成物質への付着が大きく抑制されるので、メンテナン
スの負荷を大きく減少させることができる。更に好まし
くは、第２のシャッターの外周部にシャッター面に垂直
に壁様の突起を周設すれば、チャンバーの他の部分への
付着を一層低減させることができる。突起の高さは、タ
ーゲットと基板の間の距離やチャンバーの大きさ等によ
り適宜選択すればよい。

【００１９】また、この第２のシャッターはターゲット
材と同じ材質で少なくともその基板側表面が構成されて
いる必要性がある。ただし、全体がその材料である必要
はなく、例えば金属板にＳｉ等のターゲット材が堆積さ
れているものでも良い。ターゲットを複数装着する場合
は、第２のシャッターもその数に応じた数だけ配置する
とよい。

【００２０】第２のシャッターは電位制御可能であると
よく、ローパスフィルターを通した電源により、所望の
値に設定することができる。例えば、大きな電圧を第２
のシャッターに印加してターゲット電圧を引き下げるこ
とにより、ターゲットとして使用することが可能とな
り、周辺での膜厚減少を補正し、面内での膜厚分布を大
きく改善することが可能である。その場合、第２のシャ
ッターに印加する電位は、ターゲットに印加する電位と
同じ極性でほぼ同程度の大きさがよいが、通常は膜厚分
布の是正を目的とする場合は該電圧の２０〜１００％程
度でよい。電圧が大き過ぎるとチャンバーへの付着が大
きくなり、また小さ過ぎれば膜厚分布の是正ができなく
なる。また、第２のシャッター電位を制御する（例え
ば、０Ｖ以上の電圧を印加する）ことによりプラズマポ
テンシャルを引き下げターゲット以外のもの（特にチャ
ンバー材）からのスパッタそれ自身を抑制し、不純物を
減少させることも可能となる。

【００２１】このような構成によれば、チャンバー材や
ガスケット等からスパッタされる不純物の取り込みも、
第２のシャッターにより大きく抑制することが可能とな
る。例えば図４のような構成にすれば、原子、分子同士
の散乱がない平均自由行程が長い低圧力領域ではほぼ１
００％、基板膜内への不純物の取り込みを除去できる
し、散乱がある場合でも大きく効果があることは明かで
ある。

【００２２】この結果、膜内のＦｅ、Ｎｉ、Ｃｕ、Ｃｒ
等の不純物の量（ＴＲＥＸで測定）は、バックグラウン
ドレベルである１０¹⁰ｃｍ^-2程度より小さくすることが
できる。また、膜面内の膜厚分布の１μｍ±０．１μｍ
程度に抑えることができる。

【００２３】なお、第２のシャッターは、第１のシャッ
ターと同様に、ターゲット表面のクリーニングおよび成
膜条件の変化させるときには閉じておく。

【００２４】

【実施例】以下、本発明を実施例により説明する。

【００２５】［実施例１］基本的な装置形態としては上
述したｒｆ−ｄｃ結合スパッタ装置を用いた。ターゲッ
トとして１２０ｍｍφのｐ型１．４Ω・ｃｍのＳｉ基板
を用いた。基板は４インチφのＳｉ基板であり、第２の
シャッターは１５０ｍｍφの円盤に９５ｍｍφの円形の
穴が開いていて、しかも周囲は面に垂直にそれぞれ３０
ｍｍの高さの突起を有する。厚さは２ｍｍである。（図
４、１０１）第１のシャッターは１００ｍｍφの円形で
あり可動式である。（図４、１０２）材料はそれぞれタ
ーゲットと同じｐ型１．４Ω・ｃｍの単結晶Ｓｉであ
る。またターゲット−基板間のそれぞれの位置は図４に
示すように設定した。この条件で以下の成長条件でＳｉ
を成膜した。

【００２６】

【表１】

【００２７】

【表２】前記成膜条件でシリコン基板上に形成されたシリコン薄
膜中のＦｅ、Ｎｉ、Ｃｕ、Ｃｒの不純物の量は、ＴＲＥ
Ｘで測定したところバックグラウンドレベルである１０
¹⁰ｃｍ^-2以下であり、単結晶シリコンが成長する。また
面内の膜厚分布は０．５μｍ±０．０５μｍと大きく改
善された。チャンバーへの膜付着も少なくメンテナンス
頻度は１／１０以下となった。

【００２８】この膜を用いてＭＯＳＦＥＴを作製した。
プロセスは通常の半導体プロセスを用い、プロセスの最
高温度は１０００℃、ゲート酸化膜厚は、５００オング
ストロームである。この時、３極間領域の特性として、
移動度７５０ｃｍ² ／Ｖ・ｓｅｃ、Ｓ値９７．０ｍＶ／
ｄｅｃ、しきい値電圧０．３Ｖとシリコン基板と遜色無
い値が得られた。

【００２９】［実施例２］基本的な装置形態としては上
述したｒｆ−ｄｃ結合スパッタ装置を用いる。ターゲッ
トとして２５０ｍｍφのｐ型１．４Ω・ｃｍのＳｉ基板
を用いた。基板は４インチφのＳｉ基板が４枚円形上に
設置されており、第２のシャッター１１１は３５０ｍｍ
φのＳＵＳ３１６Ｌ材に４カ所９５ｍｍφの穴が開いて
おり、その両面にｐ型１．４Ω・ｃｍのＳｉを堆積して
ある（図５）。第１のシャッター１１２は３００ｍｍφ
のＳＵＳ３１６Ｌ材である。この条件で以下の成長条件
でＳｉを成膜した。

【００３０】

【表３】

【００３１】

【表４】前記成膜条件でシリコン基板上に形成されたシリコン薄
膜中のＦｅ、Ｎｉ、Ｃｕ、Ｃｒの不純物の量は、ＴＲＥ
Ｘで測定したところバックグラウンドレベルである１０
¹⁰ｃｍ^-2以下であり、単結晶シリコンが４枚成長する。
また面内の膜厚分布は±１２％と改善された。チャンバ
ーへの膜付着も少なくメンテナンス頻度は１／３以下と
なった。

【００３２】［実施例３］基本的な装置形態としては上
述したｒｆ−ｄｃ結合スパッタ装置を用いた。ターゲッ
トとして１２０ｍｍφのｐ型１．４Ω・ｃｍのＳｉ基板
を用いた。基板は４インチφのＳｉ基板であり、第２の
シャッター１１３は１５０ｍｍφの円盤に９５ｍｍφの
円形の穴が開いていて、中が空洞化されている。第１の
シャッター１１４は第２のシャッター中に組み込まれて
おり、いわゆるレンズシャッターを用いた。（図６）第
２のシャッターと第１のシャッター間は絶縁されてい
る。第２のシャッター材料はターゲットと同じ濃度のｐ
型１．４Ω・ｃｍの多結晶Ｓｉである。一方第１のシャ
ッターはＡｌ板を用いた。ここで以下の成長条件でＳｉ
を成膜した。

【００３３】

【表５】

【００３４】

【表６】前記成膜条件でシリコン基板上に形成されたＳｉ薄膜中
のＦｅ、Ｎｉ、Ｃｕ、Ｃｒの不純物の量は、ＴＲＥＸで
測定したところバックグラウンドレベルである１０¹⁰ｃ
ｍ^-2以下であり、単結晶シリコンが成長する。また面内
の膜厚分布は０．５μｍ±０．０５μｍと大きく改善さ
れた。チャンバーへの膜付着も少なくメンテナンス頻度
は１／１０以下となった。

【００３５】［実施例４］基本的な装置形態としては上
述したｒｆ−ｄｃ結合スパッタ装置を用いた。第１のタ
ーゲットとして１２０ｍｍφのＳｉ基板、および第２の
ターゲットとして１２０ｍｍφのＳｉＣ基板を用いた。
基板は４インチφのＳｉ基板であり、第２のシャッター
Ａ１１６は１５０ｍｍφの円盤に９５ｍｍφの円形の穴
が開いていて、材料は第１のターゲットと同じＳｉであ
る。第２のシャッターＢ１１７は１５０ｍｍφの円盤に
９５ｍｍφの円形の穴が開いていて、材料はＳｉにＳｉ
Ｃコート１１９されている。第２のシャッターＡ、Ｂは
それぞれ独立に電位制御可能である。一方第１のシャッ
ター１１８はＳｉである。（図７）ここで以下の成長条
件でＳｉ及びＳｉＣを連続成膜をした。

【００３６】

【表７】

【００３７】

【表８】ここで、ロードロック方式でターゲット交換し、次の堆
積条件に変えた。

【００３８】

【表９】前記成膜条件でシリコン基板上に形成されたＳｉーＳｉ
Ｃ薄膜中のＦｅ、Ｎｉ、Ｃｕ、Ｃｒの不純物の量は、Ｔ
ＲＥＸで測定したところバックグラウンドレベルである
１０¹⁰ｃｍ^-2以下であった。また面内の膜厚分布は±１
０％と小さい。チャンバーへの膜付着も少なくメンテナ
ンス頻度は大幅に軽減された。

【００３９】［実施例５］基本的な装置形態としては上
述したｒｆ−ｄｃ結合スパッタ装置を用いた。ターゲッ
トとして１２０ｍｍφのｐ型１．４Ω・ｃｍのＳｉ基板
を用いた。基板は４インチφのＳｉ基板であり、第２の
シャッターは１５０ｍｍφの円盤に９５ｍｍφの円形の
穴が開いていて、しかも周囲は面に垂直にそれぞれ３０
ｍｍの高さの突起を有する。厚さは２ｍｍである。第１
のシャッターは１００ｍｍφの円形であり可動式であ
る。材料はそれぞれターゲットと同じｐ型１．４Ω・ｃ
ｍの単結晶Ｓｉである。この条件で以下の成長条件でＳ
ｉを成膜した。

【００４０】

【表１０】

【００４１】

【表１１】前記成膜条件でシリコン基板上に形成されたシリコン薄
膜中のＦｅ、Ｎｉ、Ｃｕ、Ｃｒの不純物の量は、ＴＲＥ
Ｘで測定したところバックグラウンドレベルである１０
¹⁰ｃｍ^-2以下であり、単結晶シリコンが成長する。チャ
ンバーへの膜付着も少なくメンテナンス頻度は１／１０
以下となった。

【００４２】［実施例６］基本的な装置形態としては上
述したｒｆ−ｄｃ結合スパッタ装置を用いた。ターゲッ
トとして１２０ｍｍφの５０００Ω・ｃｍのＳｉ基板を
用いた。基板は石英基板であり、第２のシャッターは１
５０ｍｍφの円盤に９５ｍｍφの円形の穴が開いてい
て、しかも周囲は面に垂直にそれぞれ３０ｍｍの高さの
突起を有する。厚さは２ｍｍである。第１のシャッター
は１００ｍｍφの円形であり可動式である。材料はそれ
ぞれターゲットと同じ５０００Ω・ｃｍの単結晶Ｓｉで
ある。この条件で以下の成長条件でａ−Ｓｉを成膜し
た。

【００４３】

【表１２】

【００４４】

【表１３】前記成膜条件でシリコン基板上に形成されたシリコン薄
膜中のＦｅ、Ｎｉ、Ｃｕ、Ｃｒの不純物の量は、ＴＲＥ
Ｘで測定したところバックグラウンドレベルである１０
¹⁰ｃｍ^-2程度であった。チャンバーへの膜付着は少なく
通常の１枚シャッターに比べてメンテナンス頻度は１／
１０以下となった。

【００４５】以上の実施例の他、ｒｆ−ｄｃ結合バイア
ススパッタ法以外の方法に基づくマグネトロンスパッタ
装置を用いて、Ｓｉエピタキシャル成長以外にもＣｕを
用いた結晶成長を上記の要領で実施したが、膜の不純物
が少なくかつ膜厚分布の均一な膜が同様に形成できた。

【００４６】

【発明の効果】以上説明したように、特定形状の第２の
シャッターをターゲットと基板の間に配置することによ
り、プラズマ空間内のプラズマポテンシャル（Ｖｐ）を
制御することができ、例えばＶｐを低い値に設定するこ
ともできるので、チャンバーからスパッタされ飛び出し
てくる不純物を抑え、不純物の少ない高品質な膜を得る
ことができた。また、ターゲット以外から飛んできた不
純物を第２のシャッターにより物理的に抑制することが
できるので、より不純物の少ない高品質な膜を得ること
が可能となった。更には、ターゲットからスパッタされ
る原子のうち基板に到達する以外のものは第２のシャッ
ターに付着されるから、例えばチャンバーへの付着が大
きく抑制させることができるので、膜剥がれ等による定
期的メンテナンスの頻度を格段に少なくすることが可能
となった。

【００４７】また、第２のシャッターの外周に突起を周
設することにより、スパッタされた原子のチャンバーへ
の付着抑制を一層完全することができるので、メンテナ
ンス頻度の更なる低減が可能となった。

【００４８】また、第２のシャッター電位を可変とする
ことにより、該電位を大きくしターゲット電圧を引き下
げれば、第２のシャッターをターゲットとして使用する
ことが可能となるので、基板周辺部の膜厚減少を補正
し、容易に膜厚分布を改善することができた。

【００４９】また、ターゲットの主構成原子を、不純物
を嫌い、膜厚分布が電気的特性に影響を及ぼす半導体
層、特にＳｉを主成分とした半導体層を構成するものと
することにより、上述した効果は更に顕著となり、特に
有効であった。

【００５０】また、ｒｆ−ｄｃ結合バイアススパッタ装
置とすることにより、該装置の特性である不純物発生が
少なく、高密度プラズマの発生が可能で、かつ成膜条件
の精密制御が可能であるという性能を具備させることが
できるので、上記効果を更に向上させることができた。

【図面の簡単な説明】

【図１】本発明の一実施例であるスパッタ装置の構造を
説明するための模式断面図である。

【図２】従来一般に用いられるスパッタ装置の構造を示
す模式断面図である。

【図３】従来のｒｆ−ｄｃ結合バイアススパッタ装置の
構造を示す模式断面図である。

【図４】本発明の一実施例であるスパッタ装置のプラズ
マ空間の構造を示す模式断面図である。

【図５】本発明の実施例２で用いた第２のシャッターの
形状を示す模式平面図である。

【図６】本発明の実施例３で用いた第２のシャッターの
形状を示す模式平面図および模式断面図である。

【図７】本発明の実施例４で用いた第２のシャッターの
形状を示す模式断面図である。

【符号の説明】

１、１１、２４真空チャンバー５高周波電極７、８、１３、３０電極シールド４、１５、１０２、１１２、１１４、１１８、２２７
シャッター（第１のシャッター）２７、１０１、１１１、１１３、１１６、１１７第
２のシャッター１１９ＳｉＣ６、１２、２９ターゲット９、１４、３１永久磁石３、１６、２６基板２、１７、２５基板支持具１０防着板１８、２８高周波電源１９、３４マッチング回路２０、２１、３３、３５、３６直流電源２２、２３、９１、３７、３８ローパスフィルター

Claims

【特許請求の範囲】

【請求項１】ターゲットと基板両電極間に可動式のシ
ャッターを有するスパッタリング装置において、該ター
ゲット径および該シャッターより小さい穴を有し、かつ
少なくとも基板側表面が該ターゲットと同一の材料から
なる第２のシャッターを、前記ターゲットと前記シャッ
ターの間または／および該シャッターと基板の間に配置
したことを特徴とするスパッタリング装置。
【請求項２】請求項１において、第２のシャッターの
外周部にシャッター面に対して垂直な突起が周設されて
いるスパッタリング装置。
【請求項３】請求項１または２において、第２のシャ
ッターの電位が可変であるスパッタリング装置。
【請求項４】請求項１乃至３のいずれか一項におい
て、ターゲットの主構成原子が半導体層を構成するスパ
ッタリング装置。
【請求項５】請求項４において、ターゲットの主構成
原子がＳｉであるスパッタリング装置。
【請求項６】請求項１乃至５のいずれか一項におい
て、スパッタリング装置がｒｆ−ｄｃ結合バイアススパ
ッタ装置であるスパッタリング装置。