JPH0789655B2

JPH0789655B2 - 固体撮像装置

Info

Publication number: JPH0789655B2
Application number: JP60229962A
Authority: JP
Inventors: 巌鮎沢; 勝野田; 宅哉今出; 敏郎衣笠
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1985-10-17
Filing date: 1985-10-17
Publication date: 1995-09-27
Anticipated expiration: 2010-09-27
Also published as: JPS6292588A

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、ビデオカメラなどに用いられる固体撮像装置
に係わり、特に固体撮像装置にスメア電荷の排出手段を
設けた固体撮像装置に関する。

〔発明の背景〕

従来の一般に使用される固体撮像装置は、水平，垂直方
向にマトリクス状に多数の画素が配列され、垂直方向に
配置された画素に共通の信号線（垂直信号線）を設けた
構成がなされている。水平方向に配置された画素に生じ
た信号電荷は、水平ブランキング期間に夫々の垂直信号
線に同時に転送され、これら垂直信号線に蓄積された信
号電荷は水平走査気受関に順番に共通の水平信号線に転
送されて外部に出力される。これによつて１水平期間の
ビデオ信号が得られる。同様の動作が水平方向に配置さ
れた画素の列毎に行なわれ、１水平期間毎のビデオ信号
が順次出力される。

ところで、かかる固体撮像装置においては、各垂直信号
線に大きな浮遊容量が存在し、これに画素から転送され
た信号電荷が蓄積されるのであるが、かかる垂直信号線
から水平信号線への信号電荷の転送は、各垂直信号線と
水平信号線との間に設けられたMOSトランジスタを順次
スイツチングすることによつて行なわれる。そこで、各
垂直信号線が大きな浮遊容量を有していることから、MO
Sトランジスタのスイツチング時に大きな雑音が生じ、
これに信号電荷が重畳された形態で出力されることにな
る。

また、固体撮像装置の受光面の一部に強度の光が入射さ
れると、これによつて多量の電荷が直接垂直信号線に生
じ、これが信号電荷とともに読み出される。垂直信号線
が垂直方向に配置された画素に共通であることから、発
生されたビデオ信号による再生画像は、高輝度の部分の
上下で輝度が上昇し、垂直方向に明るい帯状の部分が現
われる垂直スメアが生ずる。なお、強度の光によつて直
接垂直信号線に生ずる電荷をスメア電荷という。

このような問題点を解消するために、近年、信号線を水
平方向に配置された画素に共通とし、水平走査期間にス
イツチングによつてこれら画素から順番に信号電荷を取
り出すとともに、取り出された信号電荷は直ちに信号線
を介して出力されるように構成された固体撮像装置が提
案された（特開昭59−144278号公報）。

かかる固体撮像装置においては、各信号線がMOSトラン
ジスタを介して出力線に共通に接続されており、このMO
Sトランジスタがスイツチングすることにより、出力線
に接続される信号線が選択される。このMOSトランジス
タは１水平走査期間オン状態にあり、この間に水平方向
に配置された各画素からの信号電荷が順次信号線から出
力線に転送される。このために、信号線に浮遊容量があ
つたとしても、水平方向に配置された画素から順次信号
電荷を取り出す期間、MOSトランジスタはオン状態を保
持しているために、この浮遊容量による雑音は生ずるこ
とがない。

また、各信号線には、やはりスメア電荷が生じ、信号電
荷の取り出しとともにこのスメア電荷も取り出される
が、その量はある画素から信号電荷を取り出してから次
の画素から信号電荷が取り出されるまでの期間に蓄積さ
れたわずかなものである。しかしながら、垂直ブランキ
ング期間には信号電荷を取り出さないために、各信号線
にかなりの量のスメア電荷が蓄積され、これが信号電荷
の取り出し開始とともに取り出されることになる。この
スメア電荷の量が大きい場合には、一度に取り出すこと
ができず、何回かの信号電荷の取り出しによつて失くな
ることになるが、再生画面上では、これによって左辺近
傍に明るい部分が生じてしまう。

このために、上記特許公開公報に開示された固体撮像装
置においては、さらに、スメア電荷の共通の排出線をMO
Sトランジスタを介して夫々の信号線に接続し、信号電
荷の取り出しを開始する前の水平ブランキング期間にこ
れらMOSトランジスタにリセツトパルスを供給し、各信
号線に生じたスメア電荷を排出線を介して排除するよう
にしている。

しかしながら、このようにスメア電荷を除去するために
は、専用のMOSトランジスタ、リセツトパルス発生手段
が必要であり、また、固体撮像装置は半導体LSIで構成
されるために、リセツトパルスの入力のための入力ピ
ン，スメア電荷を排出するための出力ピン，さらには、
入力ピンと専用MOSトランジスタ間の配線，専用MOSトラ
ンジスタと出力ピンとの間の排出線の配線などが必要と
なる。このように、素子や配線が増加すると、LSI作成
時のマスクレイアウトが難かしくなるし、また、LSIの
入，出力ピンの増加は、LSIのチツプサイズやパツケー
ジサイズの増大化をまねき、固体撮像装置の小型化に制
約が加わるとともに、製造コストの上昇につながること
になる。さらに、リセツトパルスの発生も必要なことか
ら、固体撮像装置の駆動回路が複雑となつて規模の増大
化もまねくことになる。

〔発明の目的〕

本発明の目的は、上記従来技術の問題点を解消し、専用
手段を大幅に低減してスメア電荷を排除可能とした固体
撮像装置を提供するにある。

〔発明の概要〕

この目的を達成するために、本発明は、信号電荷の取り
出しに用いる手段の少なくとも一部をスメア電荷の排出
のために用いることができるようにした点に特徴があ
る。

〔発明の実施例〕

以下、本発明の実施例を図面によつて説明する。

第１図は本発明による固体撮像装置の一実施例を示す構
成図であつて、1a〜1dは画素、2a〜2dは垂直MOSトラン
ジスタ、3a〜3dは水平MOSトランジスタ、4a,4bは信号
線、5a,5bはライン選択MOSトランジスタ、6a,6bは垂直
ゲート線、7a,7bは水平ゲート線、８は垂直走査回路、
９は水平走査回路、10は出力線、11は出力ピン、12,13
は入力ピン、14はバイアス電圧源、15は負荷抵抗、16は
プリアンプ、17は出力端子である。

同図において、破線で囲まれた部分が固体撮像素子であ
り、そこには、フオトダイオードなどの多数の画素が水
平，垂直方向にマトリクス状に配置されている。ここで
は、説明上および図面を簡略化のために、水平，垂直方
向に２個ずつ４個の画素1a〜1dを示している。

水平方向に配置された（以下、これを「水平方向の」と
表現する）画素1a,1bは夫々垂直MOSトランジスタ2a,2
b、水平MOSトランジスタ3a,3bを介して信号線4aに接続
され、この信号線4aはライン選択MOSトランジスタ5aを
介して出力線10に接続されている。同様にして、画素1
c,1dは夫々垂直MOSトランジスタ2c,2d、水平MOSトラン
ジスタ3c,3dを介して信号線4bに接続され、この信号線4
bはライン選択MOSトランジスタ5bを介して出力線10に接
続されている。

垂直MOSトランジスタ2a,2b、さらにはライン選択MOSト
ランジスタ5aは垂直走査回路８から垂直ゲート線6aに出
力される垂直ゲートパルスVGaによつてスイツチング制
御され、垂直MOSトランジスタ2c,2d、さらにはライン選
択MOSトランジスタ5bは垂直走査回路８から垂直ゲート
線6bに出力される垂直ゲートパルスVGbによつてスイツ
チング制御される。また、垂直方向に配置された（以
下、これを「垂直方向の」と表現する）水平MOSトラン
ジスタ3a,3cは水平走査回路９から水平ゲート線7aに出
力される水平ゲートパルスHGaによつてスイツチング制
御され、水平MOSトランジスタ3b,3dは水平走査回路９か
ら水平ゲート線7bに出力される水平ゲートパルスHGbに
よつてスイツチング制御される。

垂直走査回路８は、入力ピンを12,13を介して供給され
るクロツクφ₁,φ_２により、１水平期間（以下、1Hとい
う）毎に順番に垂直ゲートパルスVGa,VGbを出力し、水
平走査回路９は夫々の垂直ゲートパルスVGa,VGbの期間
中に、水平ゲートパルスHGa,HGbを順番に出力する。

これにより、垂直MOSトランジスタと水平MOSトランジス
タとが同時にオン状態となり、画素が信号線と接続され
たとき、この画素から出力線10に信号電荷が取り出され
る。

次に、第２図のタイミングチヤートを用いてこの実施例
の動作を説明する。なお、同図において、Ａはこの動作
の時間基準となる水平ブランキング（Ｈ・BLK）信号で
あり、他の信号は夫々に付した符号がつけられている第
１図の信号を表わしている。

垂直走査回路９は、クロツクφ₁,φ_２が水平ブランキン
グ信号Ａに対して図示するタイミングで供給され、ま
ず、クロツクφ_２の立上りエツジから次の立下りエツジ
までの時間幅の垂直ゲートパルスVGaを垂直ゲート線6a
に出力する。水平方向の垂直MOSトランジスタ2a,2bとラ
イン選択MOSトランジスタ5aはこの垂直ゲートパルスVGa
の期間オン状態となる。その後所定期間ｔ経過すると、
水平走査回路９は水平ゲート線7aに水平ゲートパルスHG
aを出力し、これによつて水平MOSトランジスタ3aがオン
状態となる。そこで、画素1aの信号電荷は垂直MOSトラ
ンジスタ2a,水平MOSトランジスタ3a,信号線4aおよびラ
イン選択MOSトランジスタ5aを介して出力線10に取り出
される。

なお、このとき、水平MOSトランジスタ3cもオン状態に
なるが、垂直MOSトランジスタ2cやライン選択MOSトラン
ジスタ5bがオフ状態にあるために、画素1cの信号電荷は
取り出されない。

次に、水平走査回路９は水平ゲート線7bに水平ゲートパ
ルスHGbを出力し、これにより、水平MOSトランジスタが
オン状態となつて画素1bの信号電荷が出力線10に取り出
される。

このようにして、垂直ゲートパルスVGaの期間、水平走
査回路９は順番に水平ゲートパルスHGa,HGbを出力し、
これによつて水平方向の画素1a,1bから順番に信号電荷
が出力線10に取り出される。水平方向の全画素からの順
次の信号電荷の取り出し（すなわち、水平走査）によ
り、1Hのビデオ信号が出力ピン11から得られ、プリアン
プ16で増幅された後、出力端子17から図示しない処理回
路に供給される。

この水平走査が完了すると、垂直走査回路８は、次に、
クロツクφ_２に対して上記のタイミングで上記の時間幅
の垂直ゲートパルスVGbを垂直ゲート線6bに出力し、水
平方向の垂直MOSトランジスタ2c,2dおよびライン選択MO
Sトランジスタ5bをオン状態にする。これによつて信号
線4bが選択される。

その後所定期間ｔを経過すると、水平走査回路９は、上
記と同様に、水平ゲートパルスHGa,HGbを順番に出力す
る。これにより、水平方向の画素1c,1dから出力線10に
順番に信号電荷が取り出され、出力ピン11から1Hのビデ
オ信号が得られる。

このようにして、垂直走査回路８から順番に垂直ゲート
パルスが出力され、各垂直ゲートパルス期間毎に水平走
査回路９が水平ゲートパルスを順番に出力して水平走査
が行なわれ、出力ピン11に一連のビデオ信号が得られ
る。

以上は信号電荷の取り出し動作であるが、かかる一連の
動作において、各信号線4a,4bに生ずるスメア電荷の排
除を行なつている。

すなわち、この実施例においては、垂直走査回路８が出
力する垂直ゲートパルス（以下、どの垂直ゲート線4a,4
bに出力するかを特定しない場合には、VGで表わす）の
立上りエツジ（前縁）と水平走査回路９が最初に出力す
る水平ゲートパルスHGaとの間に期間ｔを設け、これら
の期間ｔで各信号線4a,4bに生じたスメア電荷を出力線1
0を介して出力ピン11から排出するものである。

いま、垂直ゲート線6aに垂直ゲートパルスVGaが供給さ
れたとすると、水平走査回路９が最初の水平ゲートパル
スHGaを水平ゲート線7aに出力するまでの期間ｔで、水
平方向の垂直MOSトランジスタ2a,2bとライン選択MOSト
ランジスタ5aはオン状態になる。しかし、このとき、水
平方向の水平MOSトランジスタ3a,3bはオフ状態にあるか
ら、信号線4aのみが出力線10に接続され、この信号線4a
に生じたスメア電荷が出力ピン11から排出される。この
スメア電荷は負荷抵抗15およびバイアス電圧源14によつ
て吸収される。

このようにして、各信号線4a,4bに生じたスメア電荷
は、水平走査が始まる直前の水平ブランキング期間内に
おいて排出されるが、この排出動作は、換言すれば、信
号線，出力線10,出力ピン11などに生ずる浮遊容量から
なる静電容量と負荷抵抗とで充放電系が形成され、垂直
ゲートパルスVGの最初の期間ｔによつてライン選択MOS
トランジスタがオンとなることにより、信号線からスメ
ア電荷が放電され、信号線の電位がリセツトされるもの
と言える。したがつて、垂直ゲートパルスVGの最初の期
間ｔはリセツトパルスとして作用することになる。

上記の期間ｔは次のようにして概算できる。

この期間ｔにおいては、ライン選択MOSトランジスタ5a,
5bのいずれか１つしかオン状態にないから、出力線10に
接続される信号線はただ１つである。このときの信号
線，出力線10,出力ピン11などが有する浮遊容量の合計
は10pF程度であり、これ以下にすることは困難である。
また、負荷抵抗15としては一般に500Ω程度のものが用
いられ、したがつて、充放電系の充放電時定数τは、10
pF×500Ω＝５×10^-9秒程度となる。

一方、スメアの抑圧必要量としては、垂直方向に配置さ
れた画素に共通に垂直信号線を設けた先の従来技術（先
に示した特許公開公報の第１図に示される固体撮像素
子）を用いた実験によれば、100dB以上であることが望
ましい。かかる従来技術においては、各垂直信号線は１
水平周期Ｈでリセツトされるが、上記実施例において
は、各信号線4a,4bは１垂直走査周期Ｖでリセツトさ
れ、また、いずれにおいても同一強度の光が入射されて
いるとすると、スメア電荷の蓄積量はリセツト周期に比
例するから、上記実施例における各信号線4a,4bに生ず
るスメア電荷量は、上記従来技術における垂直信号線に
生ずるそれのV/H倍となり、NTSC方式の場合、Ｖ＞250H
であるから、250倍以上となる。このために、スメア電
荷は150dB以上抑圧する必要がある。

これだけの量のスメア電荷を抑圧するためには、第２図
に示したリセツト期間ｔは、次の式を満足しなければな
らない。

ここで、τ＝５×10^-9秒であるから、この式から、ｔ＞＝90×10^-9秒となる。すなわち、リセツト時間ｔを90nsec以上とする
ことにより、スメア電荷を充分に抑圧することができ
る。

以上のように、この実施例では、垂直ゲートパルスを水
平走査開始よりも所定時間拡がるように垂直走査回路８
が発生することにより、スメア電荷を充分に抑圧するこ
とができ、スメア電荷抑圧のための他の手段は必要とし
ない。

第３図は第１図における垂直走査回路８の一具体例を示
す回路図であつて、18₁〜18₅はインバータ,19₁〜19₄はM
OSトランジスタ,20₁〜20₄はコンデンサ,21a,21bはアン
ド回路である。

この具体例は、インバータ18,MOSトランジスタ19および
コンデンサ20からなる段が縦続接続されたシフトレジス
タに、所定段の出力を取り出すアンド回路21a,21b,……
…を設けて構成されたものである。シフトレジスタの各
段を構成する素子の符号には、各段を表わす数字のサフ
イツクスをつけている。最初の段のインバータ18₁に
は、垂直同期信号と一定の位相関係にあるスタートパル
スSPが供給され、奇数番目の段のMOSトランジスタ19₁,1
9₃,……がクロツクφ_１により、また、偶数番目の段のM
OSトランジスタ19₂,19₄,……がクロツクφ_２によつて夫
々スイツチング制御される。また、この具体例の場合、
３番目以降の奇数番目の段のインバータ18₃,18₅,……の
出力はクロツクφ_２とともにアンド回路21a,21b,……に
供給され、これによつて、各アンド回路21a,21b,……か
らは夫々垂直ゲートパルスVGa,VGb,……が得られる。

次に、この具体例の動作を第４図のタイミングチヤート
を用いて説明する。

スタートパルスSPは垂直同期信号と同一周期でこれと一
定位相関係にある“L"（低レベル）のパルスであり、そ
の時間幅は1Hよりもかなり小さく設定されている。クロ
ツクφ₁,φ_２は1H周期の“H"（高レベル）のパルスであ
り、互いに位相が異なる。クロツクφ_１の時間幅はスタ
ートパルスSPの時間幅よりも短く、その１つはスタート
パルスSPの期間内に存在する。また、クロツクφ_２はク
ロツクφ_１の立下りエツジよりも遅れて立上がり、次の
クロツクφ_１の立上りエツジよりも進んで立下がる。

起動してまだスタートパルスSPが供給されないときに
は、クロツクφ₁,φ_２により、奇数番目の段のコンデン
サ20₁,20₃,……は充電されず、偶数番目の段のコンデン
サ20₂,20₄,……は充電されている。このために、インバ
ータ18₂,18₄,……の出力P₂,P₄,……の出力は“H"（高レ
ベル）であり、インバータ18₁,18₃,18₅,……の出力P₁,P
₃,P₅,……は“L"（低レベル）である。

まず、“L"のスタートパルスSPが最初の段のインバータ
18₁に供給されると（時刻t₀）、その出力P₁は“L"から
“H"に反転する。このスタートパルスSP期間中に“H"の
クロツクφ_１が供給されてMOSトランジスタ19₁はオンし
（時刻t₁）、この期間、インバータ18₁からMOSトランジ
スタ19₁を介してコンデンサ20₁が充電される。このため
に、インバータ18₂の出力P₂は“H"から“L"に反転す
る。かかる状態でクロツクφ_２が供給されると（時刻
t₂）、MOSトランジスタ19₂,19₄,……がオンし、インバ
ータ18₂の出力P₂は“L"であるから、充電状態にあつた
コンデンサ20₂はMOSトランジスタ19₂を介して放電す
る。この結果、インバータ18₃の出力P₃は“L"から“H"
に反転する。

この状態は、スタートパルスSPが終り、インバータ18₁
の出力が“L"になつても持続する。

クロツクφ_２が終り、次に、クロツクφ_１が供給される
と（時刻t₃）、MOSトランジスタ19₁,19₃,……がオンす
る。このとき、インバータ18₁の出力P₁は“L"であるか
ら、コンデンサ20₁はMOSトランジスタ19₁を介して放電
し、この結果、インバータ18₂の出力P₂は“L"から“H"
に反転する。また、このとき、コンデンサ20₂は放電状
態にあつてインバータ18₃の出力P₃は“H"であるから、M
OSトランジスタ19₃がオンすることにより、インバータ1
8₃からMOSトランジスタ19₃を介してコンデンサ20₃が充
電され、インバータ18₄の出力P₄は“H"から“L"に反転
する。

そして、クロツクφ_１が終り、クロツクφ_２が供給され
ると（時刻t₄）、MOSトランジスタ19₂,19₄,……がオン
状態となる。そこで、コンデンサ20₂はインバータ18₂か
らMOSトランジスタ19₂を介して充電され、インバータ19
₃の出力P₃は“H"から“L"に反転する。また、このと
き、インバータ18₄の出力P₄が“L"であることから、MOS
トランジスタ19₄がオン状態になると、充電状態にあつ
たコンデンサ20₄はMOSトランジスタ19₄を介して放電
し、インバータ18₅の出力P₅は“L"から“H"に反転す
る。

この結果、時刻t₂,t₃間の期待インバータ18₃の出力P₃は
“H"であり、この間に供給されたクロツクφ_２がアンド
回路21aで抽出される。これが垂直ゲートVGaである。

クロツクφ_２が終つてクロツクφ_１が供給されると（時
刻t₅）、MOSトランジスタ19₁,19₃,……がオン状態とな
る。このとき、インバータ18₁の出力P₁は“L"であつて
コンデンサ20₁は放電状態にあるから、インバータ18₂の
出力P₂はそのまま“H"状態に保持される。しかし、イン
バータ18₃の出力P₃は“L"であつてコンデンサ20₃は充電
状態にあるから、MOSトランジスタ19₃がオンすることに
より、このMOSトランジスタ19₃を介してコンデンサ20₃
は放電し、インバータ18₄の出力P₄は“L"から“H"に反
転する。

次に、クロツクφ_２が供給されると（時刻t₆）、MOSト
ランジスタ19₂,19₄はオン状態になる。このとき、イン
バータ18₂の出力P₂は“H"であるから、コンデンサ20₂は
そのまま充電状態を保持し、インバータ18₃の出力P₃は
“L"状態に保持される。一方、インバータ18₄の出力P₄
は“H"であるから、放電状態にあつたコンデンサ20₄は
インバータ18₄からMOSトランジスタ19₄を介して充電さ
れ、インバータ18₅の出力P₅は“H"から“L"に反転す
る。

この結果、時刻t₄,t₆の期間インバータ18₅の出力P₅は
“H"であり、この間に供給されるクロツクφ_２がアンド
回路21bで抽出される。これが垂直ゲートパルスVGbであ
る。

かかる動作は、スタートパルスSPが供給されると、クロ
ツクφ_２の立上りエツジに同期して１つおきのインバー
タ18₃,18₅,……に順次“H"のパルスがシフトされるもの
であり、このパルスが順番にアンド回路21a,21b,……に
供給されて、これらが順番に１回ずつクロツクφ_２を抽
出するのである。これらアンド回路21a,21b,……から抽
出されたクロツクφ_２が垂直ゲートパルスVGa,VGb,……
である。

換言すると、この具体例では、クロツクφ_２を第１図の
垂直ゲート線6a,6b,……に１つずつ分配して垂直ゲート
パルスVGa,VGb,……としているのである。

そこで、クロツクφ_１や、クロツクφ_２の立上りタイミ
ングを水平ブランキング信号Ａに対して適宜設定するこ
とにより、第２図に示したリセツト期間ｔを先に説明し
たスメラ電荷を充分に抑圧できるように設定することが
できる。

以上のことから、この実施例においては、クロツクφ₁,
φ_２の発生手段を考慮するだけで、固体撮像素子には、
何ら特別の手段を付加することなく、信号電荷の取り出
し手段を用いてスメア電荷を除くことができる。

なお、垂直走査回路８を構成するシフトレジスタとして
は、第３図に示したもの以外のシフトレジスタを用いる
ことができることはいうまでもない。

また、第３図では、シフトレジスタを駆動するクロツク
φ_２をアンド回路21a,21b,……に供給していたが、この
代りに、位相および時間幅が適宜設定されたパルスをア
ンド回路21a,21b,……に供給するようにしてもよい。

第５図は図１に示した実施例とは異なるリセットパルス
を用いた場合の構成を示す図であつて、22a,22bはオア
回路、23は入力ピンであり、第１図に対応する部分には
同一符号をつけて重複する説明を省略する。

第１図で示した実施例では、垂直走査回路８が発生する
垂直ゲート信号VGの一部で信号線4a,4bをリセツトし、
スメア電荷を排除するものであつたが、第５図では、別
個のリセツトパルスを用いて電荷の抑圧を行なうように
したものである。

すなわち、各ライン選択MOSトランジスタ5a,5b毎にオア
回路22a,22bを設け、これらを介して垂直ゲートパルスV
Ga,VGbをライン選択MOSトランジスタ5a,5bに供給すると
ともに、入力ピン23からオア回路22a,22bを介してライ
ン選択MOSトランジスタ5a,5bにリセツトパルスRPを供給
する。

次に、第６図のタイミングチヤートを用いてその動作を
説明する。

リセツトパルスRPの供給タイミングは、もちろん水平ブ
ランキング期間（Ｈ・BLK）内であり、かつ、水平走査
回路９による水平走査の開始前である。

入力ピン23を介して入力されるリセツトパルスRPは、オ
ア回路22a,22bを介して同時にライン選択MOSトランジス
タ5a,5bに供給される。したがつて、これらは同時にオ
ン状態となり、信号線4a,4bに生じたスメア電荷が同時
に出力線10に取り出される。これが完了すると、垂直走
査回路８は垂直ゲート線6aに垂直ゲートパルスVGaを出
力し、水平方向の画素1a,……に対する水平走査が行な
われる。

この水平走査が終ると、再びリセツトパルスRPが入力さ
れて信号線4a,4bのスメア電荷が同時に排出され、次い
で、垂直走査回路８は垂直ゲート線6bに垂直ゲートパル
スVGbを出力し、水平方向の画素1c,……に対する水平走
査が行なわれる。

このようにして、各ブランキング期間Ｈ・BLK毎に全て
の信号線から同時にスメア電荷が排出される。

ここで、リセツトパルスRPの時間幅ｔ′は次のように設
定される。

各信号線4a,4bは各水平ブランキング期間毎にリセツト
されるから、信号線１本当りの抑圧すべきストア電荷量
は、NTSC方式を例にとると、第１図に示した実施例の場
合1/250倍程度である。しかし、これら信号線4a,4bは同
時にリセツトされてスメア電荷が排出されるから、１回
のリセツトによつて排出すべきスメア電荷量は、各信号
線に生ずるスメア電荷量が等しいとすると、第１図に示
した実施例のそれとほぼ等しい。

また、リセツト時の時定数系の静電容量は、信号線4a,4
bが同時に出力線10に接続されてこれら信号線4a,4bの浮
遊容量が加算されるから、第１図の実施例の場合の250
倍程度となる（信号線１本当りの浮遊容量の信号線数
倍）。このために、この充放電系の時定数はτ′は、第
１図の実施例の場合における充放電系の時定数τの250
倍程度となる。しかし、第５図においては、各信号線4
a,4bがこの時定数τ′でスメア電荷排出が同時に行なわ
れ、かつ各信号線4a,4bの夫々が排出されるべきスメア
電荷量は、第１図の実施例の場合の1/250倍であるか
ら、結局、リセツトパルスRPの時間幅ｔ′は、第１図に
示した実施例におけるリセツト時間ｔとほぼ等しくな
る。

第５図に示す装置では、信号線のスメア電荷の排出手段
として信号電荷の取り出しのための出力線10や出力ピン
11を用いることができ、先の特開昭59−144278号公報に
開示される従来技術に比べて部品点数やLSIのピン数が
削減できる。

第７図は本発明による固体撮像装置の他の実施例を示す
構成図であつて、第５図に対応する部分には同一符号を
つけて重複する説明を省略する。

この実施例は、図５において、リセツトパルスRPとし
て、垂直走査回路８に供給される一方のクロツクφ_１を
用いるものであり、これとクロツクφ_２（したがつて、
垂直ゲートパルスVG）との関係は第６図に示すように設
定される。但し、このクロツクφ_１の時間幅は、第５図
におけるリセツトパルスRPと同様である。

この実施例においては、固体撮像素子のLSIにおけるリ
セツトパルスの入力ピンが不要となるし、また、リセツ
トパルス発生手段が必要でなくなつて構成がさらに簡略
化される。

また、オア回路22a,22bを設ける代りに、第８図に示す
ように、リセツトパルスRPでスイツチング制御されるMO
Sトランジスタ24a,24bを信号線毎に設け、これらを通し
て信号線4a,4bのスメア電荷を排出するようにしても同
様の効果が得られる。

なお、以上の各実施例では、各信号線は１フイールド毎
に選択されて信号電荷の取り出し走査が行なわれるもの
としたが、インタレース走査が行なわれる場合には、信
号線の数が上記の２倍となり、信号線が１本おきに選択
されて信号電荷の取り出し走査が行なわれるから、各信
号線は１フレーム（２フイールド）毎に選択されて信号
電荷の取り出し走査が行なわれる。したがつて、この場
合には、上記のリセツト期間ｔやリセツトパルスRPの時
間幅は上記の２倍の180nsec以上に設定すればよい。

第９図は充放電系の充放電時定数を小さくするための一
具体的手段を示す回路図であつて、プリアンプ16と接地
端子との間にスイツチ25と電圧源26とを設け、このスイ
ツチ25をパルスSPでスイツチング制御するものである。

このスイツチングパルスSPは、第10図に示すように、水
平ブランキング期間Ｈ・BLK内の水平走査回路９（たと
えば、第１図）が最初に発生する水平ゲートパルスHGa
の前に設定し、このパルスSPの期間内にリセツト期間ｔ
やリセツトパルスRPが存在するようにする。また、電圧
源26の電圧値は電圧源14の電圧値に等しい。

そこで、信号線のリセツト時には、スイツチ25が閉じて
充放電系の抵抗が非常に小さくなり、これによつて充放
電系の時定数は大幅に低減する。したがつて、リセツト
時間を大幅に短かくすることができるし、また、リセツ
ト時間を上記のように設定した場合には、さらに多くの
スメア電荷が排出できてスメア抑圧効果が増大する。

また、第11図に示すように、スイツチ25を負荷抵抗15を
並列に設けても同様の効果が得られる。

なお、スイツチ25としては、MOSトランジスタやリレー
など任意の手段を用いることができる。

第12図は本発明による固体撮像装置のさらに他の実施例
を示す構成図であつて、27は排出線、28は出力ピンであ
り、第８図に対応する部分には同一符号をつけている。

この実施例は、第８図に示した実施例のように、垂直走
査回路８に供給されるクロツクφ_１をリセツトパルスRP
とし、信号線4a,4bに接続された夫々のMOSトランジスタ
24a,24bをスイツチング制御するものであるが、これらM
OSトランジスタ24a,24bでは、出力線10ではなく、排出
線27に共通に接続されており、この排出線27に各信号線
4a,4bに生じたスメア電荷を排出するものである。排出
線27は、また、出力ピン28を介して電圧源14に接続され
ている。

この実施例は、第８図に示した実施例に比べて、排出線
27,出力ピン28が増加するが、スメア抑圧手段の充放電
系の充放電時定数を大幅に低減でき、リセツト時間の短
縮あるいはスメア抑圧効果の増大化を達成できる。

第13図は本発明による固体撮像装置のさらに他の実施例
を示す構成図であつて、29a,29bはインバータであり、
第12図に対応する部分には同一符号をつけている。

これまで説明した実施例は、垂直ゲートパルスVGの一部
やリセツトパルスを用いて各信号線をリセツトするもの
であつたが、第13図に示すこの実施例は、垂直ゲートパ
ルスVGを反転して得られるパルスをリセツトパルスと
し、垂直ゲートパルスVGがない期間中信号線をリセツト
状態にするものである。

第13図において、垂直走査回路８が発生する垂直ゲート
パルスVGa,VGbは、先に示した特開昭59−144278号公報
に開示される従来技術と同様に、水平走査回路９が順次
水平ゲートパルスを発生する水平走査期間隔にほぼ等し
い時間幅を有している。

この垂直走査回路８が垂直ゲートパルスVGaを発生する
と、第１図で説明したように、水平方向の垂直MOSトラ
ンジスタ2a,……とライン選択MOSトランジスタ5aがオン
状態となり、水平走査回路９が順次水平ゲートパルスHG
a,……を出力することにより、水平方向の画素1a,……
の信号電荷が順次信号線4a,ライン選択MOSトランジスタ
5aを介して出力線10に取り出されて水平走査が行なわれ
る。このとき、垂直ゲートパルスVGaはインバータ29aに
供給されるが、このインバータ29aの出力は“L"であ
り、このために、MOSトランジスタ24aはオフの状態にな
つている。

水平走査が終つて垂直ゲートパルスVGaがなくなると、
インバータ29aの出力は“H"となり、MOSトランジスタ24
aがオン状態となつて信号線4aが排出線27に接続され
る。このとき、水平方向の垂直MOSトランジスタ2a,……
…およびライン選択スイツチ5aはオフ状態となるから、
信号線4aに生ずるスメア電荷はMOSトランジスタ24aを介
して排出線27に取り出される。すなわち、信号線4aはリ
セツトされ、この状態は次に垂直ゲートパルスVGaが生
ずるまで継続する。

他の信号線4b,……についても同様であり、垂直ゲート
パルスVGb,……が供給されている期間、出力線10に接続
されている信号電荷取り出し状態となるが、それ以外の
期間では、排出線27に接続されてリセツト状態になる。

そこで、垂直走査回路８が垂直ゲートパルスVGa,VGb,…
…を順番に出力するときには、各信号線4a,4b,……は１
フイールドに1Hだけ信号電荷取り出し状態となり、それ
以外の期間リセツト状態となるから、このリセツト状態
は（１フイールド）−（1H）期間設定されることにな
り、スメア電荷が発生しても排出線27に直ちに排出され
て信号線に蓄積されず、スメア抑圧効果が著しく高まる
ことになる。

また、インターレース走査を行なう場合には、垂直走査
回路８は１つおきの垂直ゲート線6a,……,6b,……に順
番に垂直ゲートパルスVGa,……,VGb,……を出力するか
ら、第14図に示すように、あるフイールドで垂直ゲート
線6aに垂直ゲートパルスVGaが出力されたとすると、垂
直ゲート線6bには、次のフイールドに垂直ゲートパルス
VGbが出力され、各垂直ゲート線に１フレーム（２フイ
ールド）の周期で垂直ゲートパルスVGが出力されること
になる。したがつて、各信号線は１フレーム毎に（１フ
レーム）−（1H）の期間ずつリセツトされ、同様にし
て、信号線でのスメア電解の蓄積防止効果が充分得られ
ることになる。

なお、インターレース走査を行なわせるための垂直走査
回路としては、たとえば、第３図において、スタートパ
ルスSPをフレーム周期で供給し、アンド回路21a,21b,…
…の出力を１つおきの垂直ゲート線に順番に供給するよ
うにしたり、あるいは、スタートパルスSPをフイールド
周期で供給し、１つのアンド回路の出力をフイールド毎
に２つの垂直ゲート線に交互に供給すればよい。

以上、本発明の実施例として、信号線が１つずつ選択さ
れ、選択された信号線について水平走査を行なつてビデ
オ信号を得るようにした固体撮像素子を用いた場合につ
いて説明したが、先に示した特開昭59−144278号公報に
開示されるように、複数個の信号線を同時に選択し、選
択されたこれら信号線について同時に水平走査を行なう
ようにして、各水平走査期間毎に、選択された複数個の
信号線の夫々を通して別々にビデオ信号を同時に得るよ
うにした固体撮像素子を用いた場合には、本発明が適用
可能であることはいうまでもない。

〔発明の効果〕

以上説明したように、本発明によれば、信号電荷の取り
出し手段の少なくとも一部をスメア電荷の排出手段に用
いることができ、スメア電荷の抑圧を実現可能として、
しかも、固体撮像素子の回路構成の簡略化、小型化，構
造の容易化を達成することができるという優れた効果を
得ることができる。

【図面の簡単な説明】

第１図は本発明による固体撮像装置の一実施例を示す構
成図、第２図はその動作説明のためのタイミングチヤー
ト、第３図は第１図における垂直走査回路の一具体例を
示す回路図、第４図はその動作説明のためのタイミング
チヤート、第５図は第１図に示した実施例とは異なるリ
セットパルスを用いた場合の構成を示す図、第６図はそ
の動作説明のためのタイミングチヤート、第７図および
第８図は夫々本発明による固体撮像装置の他の実施例を
示す構成図、第９図はスメア電荷排出手段の一具体例の
一部を示す回路図、第10図はその動作説明のためのタイ
ミングチヤート、第11図はスメア電荷排出手段の他の具
体例の一部を示す回路図、第12図および第13図は夫々本
発明による固体撮像装置のさらに他の実施例を示す構成
図、第14図は第13図の実施例のインターレース走査時の
垂直ゲートパルスの発生時点を示すタイミングチヤート
である。 1a,1b,1c,1d……画素、2a,2b,2c,2d……垂直MOSトラン
ジスタ、3a,3b,3c,3d……水平MOSトランジスタ、4a,4b
……信号線、5a,5b……ライン選択MOSトランジスタ、6
a,6b……垂直ゲート線、7a,7b……水平ゲート線、８…
…垂直走査回路、９……水平走査回路、10……出力線、
11……出力ピン、14……バイアス電圧源、15……負荷抵
抗、22a,22b……オア回路、23……リセツトパルスの入
力ピン、24a,24b……スメア電荷排出のためのMOSトラン
ジスタ、25……スイツチ、26……電圧源、27……排出
線、28……出力ピン、29a,29b……インバータ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者衣笠敏郎神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所家電研究所内 (56)参考文献特開昭59−144278（ＪＰ，Ａ) 特開昭60−38986（ＪＰ，Ａ) 特開昭59−132162（ＪＰ，Ａ) 実開昭56−166（ＪＰ，Ｕ)

Claims

【特許請求の範囲】

【請求項１】多数の画素が水平，垂直方向にマトリクス
状に配置され、水平方向に配列された全画素は夫々垂直
スイッチング素子および水平スイッチング素子を介して
共通の信号線に接続されるとともに、該信号線の各々は
選択スイッチング素子を介して出力線に共通に接続さ
れ、垂直走査回路から所定の順序で該選択スイッチング
素子に垂直ゲートパルスが供給されて該信号線が該順序
で該出力線に選択接続され、かつ垂直ゲートパルスによ
って選択された信号線に接続された全ての垂直スイッチ
ング素子を同時にオン状態とするとともに、水平走査回
路が水平走査期間に順次出力する水平ゲートパルスによ
り、選択された該信号線に接続される該水平スイッチン
グ素子を順番にオンし、該水平走査期間水平方向に配列
された画素から順番に信号電荷を取り出すようにした固
体撮像素子を備えた固体撮像装置において、前記垂直ゲートパルスは水平ブランキング期間の少なく
とも一部とこれに続く前記水平走査期間全体とを含むパ
ルスであって、前記垂直ゲートパルスが前記選択スイッチング素子に供
給されることによって前記出力線に選択接続される前記
信号線のスメア電圧を、信号電荷の取出しに先立ち、前
記水平ブランキング期間の少なくとも一部の期間に、前
記出力線を介して排出することを特徴とする固体撮像装
置。
【請求項２】多数の画素が水平，垂直方向にマトリクス
状に配置され、水平方向に配列された全画素は夫々垂直
スイッチング素子および水平スイッチング素子を介して
共通の信号線に接続されるとともに、該信号線の各々は
選択スイッチング素子を介して出力線に共通に接続さ
れ、水平ブランキング期間毎に供給されるクロック毎に
水平走査期間の垂直ゲートパルスを生成する垂直走査回
路から所定の順序で該選択スイッチング素子に該垂直ゲ
ートパルスが供給されて該信号線が該順序で該出力線に
選択接続され、かつ垂直ゲートパルスによって選択され
た信号線に接続された全ての垂直スイッチング素子を同
時にオン状態とするとともに、水平走査回路が水平走査
期間に順次出力する水平ゲートパルスにより、選択され
た該信号線に接続される該水平スイッチング素子を順番
にオンし、該水平走査期間水平方向に配列された画素か
ら順番に信号電荷を取り出すようにした固体撮像素子を
備えた固体撮像装置において、前記信号線を、前記選択スイッチング素子に前記垂直ゲ
ートパルスが供給されることによって選択するに先立っ
て、前記クロックでもって選択する第１の手段と、該第１の手段によって選択された前記信号線に生ずるス
メア電荷を排出する第２の手段とを設け、前記信号線は、該第1,第２の手段によってスメ
ア電荷が除かれた後、前記垂直ゲートパルスでもって選
択されて信号電荷の取出しが行なわれることを特徴とす
る固体撮像装置。
【請求項３】特許請求の範囲第（２）項において、前記第１の手段を前記選択スイッチング素子とし、前記
第２の手段を前記出力線とすることを特徴とする固体撮
像装置。
【請求項４】特許請求の範囲第（２）項において、前記第１の手段は前記選択スイッチング素子に並列接続
したスイッチング素子であって、前記第２の手段を前記
出力線とすることを特徴とする固体撮像装置。
【請求項５】特許請求の範囲第（２）項において、前記第２の手段はスメア電荷の排出専用の線であり、前
記第１の手段は前記信号線毎に前記信号線と該排出専用
の線との間に接続されたスイッチング素子であることを
特徴とする固体撮像装置。
【請求項６】多数の画素が水平，垂直方向にマトリクス
状に配置され、水平方向に配列された全画素は夫々垂直
スイッチング素子および水平スイッチング素子を介して
共通の信号線に接続されるとともに、該信号線の各々は
選択スイッチング素子を介して出力線に共通に接続さ
れ、水平ブランキング期間毎に供給されるクロック毎に
水平走査期間の垂直ゲートパルスを生成する垂直走査回
路から所定の順序で該選択スイッチング素子に該垂直ゲ
ートパルスが供給されて該信号線が該順序で該出力線に
選択接続され、かつ垂直ゲートパルスによって選択され
た信号線に接続された全ての垂直スイッチング素子を同
時にオン状態とするとともに、水平走査回路が水平走査
期間に順次出力する水平ゲートパルスにより、選択され
た該信号線に接続される該水平スイッチング素子を順番
にオンし、該水平走査期間水平方向に配列された画素か
ら順番に信号電荷を取り出すようにした固体撮像素子を
備えた固体撮像装置において、スメア電荷の排出専用の線と、前記信号線毎に、前記信号線と該排出専用の線との間に
接続され、前記垂直ゲートパルスの反転パルスが供給さ
れる排出スイッチング素子とを設け、前記垂直ゲートパルスのパルス期間以外の期
間、前記信号線に生じたスメア電荷を除去することを特
徴とする固体撮像装置。