JPH0789629B2 - プログラマブル制御装置の入力／出力装置に用いられる情報交換方法、入力／出力モジュール、およびモジュール用回路 - Google Patents

Description

【発明の詳細な説明】 この発明は全般的にプログラマブル制御装置に用いる装
置及び方法、特にインテリジェント（intelligent）入
力／出力装置に関する。

発明の背景 プログラマブル制御装置を用いたプロセス制御は、プロ
セスの種々のセンサからの入力信号を収集し、プロセス
の被制御要素に対する出力信号を発生する。こうしてプ
ロセスが内蔵プログラムと、センサから報告されたプロ
セスの状態との関数として制御される。勿論、数多くの
多種多様なプロセスにこういう制御が用いられ、例えば
工業的なプロセス、コンベヤ・システム、化学、石油及
び治金の各プロセスの逐次的な動作を何れもプログラマ
ブル制御装置によって有利に制御することが出来る。

プログラマブル制御装置は比較的最近開発されたもので
ある。従来のプログラマブル制御装置は、広義に云え
ば、内蔵プログラムを実行するデータ処理装置と、プロ
グラム並びに入力及び出力の状態に関係するデータを記
憶するのに十分な規模の記憶装置と、１つ又は更に多く
の電源とで構成された中央処理装置（CPU）を有する。
更に、入力／出力（I/O）装置が中央処理装置と、入力
装置並びに制御されるプロセスの被制御要素との間のイ
ンターフェイスになる。

入力／出力（I/O）装置はプログラマブル制御装置の開
発以来、比較的変わらないまヽであり、最も改良を必要
とするものである。I/O装置に幾分の進歩が見られる
が、その改良は一般的に従来の線上にある。例えば米国
特許第4293924号に記載されるI/O装置では、インターフ
ェイスの密度が増加されている。米国特許第4247882号
に記載された別の方式は、入力／出力装置に対するハウ
ジングを改良することに力を注いでいる。制御を必要と
するプロセスが複雑になり、プロセスと中央処理装置の
間の情報交換量を一層多くすることが必要になるにつ
れ、I/O装置に関するこの他の改良方式が必要になって
来た。

従来のI/O装置は多数の個別のI/O点で構成されており、
その各々が入力装置例えばリミット・スイッチ、圧力ス
イッチ等）からの信号を受取るか、或いは出力装置（例
えばソレノイド、モータ起動装置等）に制御信号を供給
するかの一方に専用になっており、そのどちらかになる
かは、特定のI/O点の回路どういう構成にするかによっ
て決まる。即ち、I/O点は入力点であるか出力点である
か、その何れか一方に専用であり、一方の用途から他方
の用途に容易に変換することが出来ない。

従来のI/O装置（特に複雑なプロセスに用いた時）の１
つの問題は、設備費が高いことである。典型的には、I/
Oモジュール又は回路カードが、カード・ラック又はケ
ージ内に収容されている。

大規模な又は複雑なプロセスを制御する為、各々のラッ
ク又はケージに非常に多数のI/O点を設けなければなら
ない。全ての入力及び出力装置からの配線をI/Oラック
に持って来なければならないので、この為必然的に相当
量の配線経費（手間と材料）が要る。

大形のI/Oラックを使うことによって別の問題が起る。
これは、全ての配線をラックに持ち込んで終端するのが
困難である場合が多いからである。（制御するプロセス
に入力／出力を一層近づけようとして）I/O装置の少な
くとも一部分をCPUから離れた外被又はラック内に設け
ることがよく知られているが、１箇所（遠隔であって
も）に入力／出力の配線が集中するから、この問題は依
然として解決されていない。集中I/O装置に於ける放熱
でも問題がある。その理由で、I/O装置をその最適定格
より低い所で使うことが必要になる場合が多い。

現在のI/O装置に伴う別の問題は、誤動作がプログラマ
ブル制御装置自体の中で発生したのか、或いは制御して
いるプロセスで発生したのかの診断及び故障発見が困難
であることである。経験によると、制御装置に関連する
大抵のオンラインの故障はI/O装置で発生している。現
在では、CPU部分が非常に高度になり、これは例えばマ
イクロプロセッサ技術並びにデータ処理の進歩によると
ころが大きい。然し、電気的な故障が起った時、その問
題を早期に検出し、どういう性格のものであるかを早期
に診断することが重要である場合が多い。プロセスの或
る部分が制御出来なくなってからではなく、故障した部
分を早めの警告によって検出することが当然望ましい。

従来のI/O装置では、故障の早期検出が困難であり、故
障を表わす信号が出ても、その精密な場所と性格は明ら
かでないことがある。多くの場合、制御装置の入力／出
力の故障をプロセス内の故障した要素（例えばモータ、
押ボタン等）と区別するのが困難でもある。特に制御装
置のI/O装置では、診断の特徴が正に欠如していた。従
って、I/O装置を診断し、その故障を防止する為の改良
が強く求められている。

各々のI/O点が普通はヒューズによって保護されている
ので、故障を診断することが困難になることがある。ヒ
ューズは特定のI/Oモジュールを過電流から保護する
が、これは余分な問題を生じる場合も多い。例えば、単
なる過渡的な電流によりヒューズが切断した場合、故障
点を突止めてヒューズを交換するまで、I/O点は完全に
不作動のまヽにされることがある。

これと幾分関係した問題は、I/O装置の制御部分と被制
御部分の間で診断及び制御情報を交換することに関す
る。これは、例えば、I/O装置を構成する為に分布したI
/Oモジュールを使う場合に生じる。このような場合、情
報を交換するための簡単で信頼性のある手段並びに方法
を提供することが望ましい。

従来のI/O装置の別の欠点は、（前に述べたことである
が）各々のI/O点が厳密に入力点又は出力点として作用
することである。同一の点を一方の用途から他方の用途
に容易に変換することが出来ない。従って、プログラマ
ブル制御装置の利用者は、初期の需要の見積りに基づい
て、入力機能及び出力機能を別々に選択することが要求
される。予測し難い将来の需要に対する融通性が欠如し
ていることは明らかである。更に、I/O点はグループ
（例えば配線カードあたり６個又は８個の点）として利
用し得るのが典型的であるから、制御装置内には使われ
ていない非常に多数のI/O点がある場合が多い。

従って、この発明の主な目的は、従来のI/O装置のこう
いう欠点を解決する入力／出力装置を提供することであ
る。更に特定して云えば、各々のI/O点を入力点として
又は出力点として動作する様に選ぶことが出来る様なI/
O装置を提供することが求められる。

更に、各々のI/O点が、ヒューズ又は遮断器を使わず
に、過電流及び過電圧状態に対して自己保護になってい
て、各々のI/O点がI/O装置内でも、制御されるプロセス
内でも、連続的に自動的に故障診断され、検出された故
障を確認して自動的に報告する様な入力／出力装置を提
供することが求められる。したがって、この発明の別の
特定の目的は、配線も利用も簡単で経済的であり、制御
するプロセス又はこのプロセスの特定の部分に密に接近
して配置される様に、分布したグループ又はモジュール
として個々のI/O点を有するI/O装置を提供することであ
る。この発明の別の目的は、普通の中央処理装置とは独
立に、各々のI/O点を監視し、制御し、故障診断する手
段を含むI/O装置を提供することである。この発明のそ
の他の目的、特徴及び利点は、以下の詳しい説明から明
らかになろう。

発明の概要 この発明は、何れも制御するプロセスに密に接近して配
置される様に設計されていると共に、何れも共通の中央
処理装置と通信する様に設計された複数個の入力／出力
（I/O）モジュールの内の１つとして使うことの出来るI
/Oモジュールを提供する。

好ましくは、この発明はモジュールの制御要素とこの明
細書で全体的に入力／出力点と呼ぶ複数個の被制御要素
との間で制御情報及び診断情報を交換する方法及び回路
を提供する。

この発明の方法は、（イ）逐次的なフレームの形をした
少なくとも１つの制御信号を発生し、こヽで各フレーム
はその制御状態に従って作動され、又は不作動にされる
出力装置の制御状態を定める少なくとも１つの制御パル
スを持っており、（ロ）前記制御信号を制御要素から被
制御要素に伝送して、該被制御要素において制御パルス
から予め選ばれた期間後にクロック・パルスを発生し、
（ハ）被制御要素において該被制御要素の動作パラメー
タ（例えば電流、電圧、温度）を表わす値を持つ診断信
号を発生し、（ニ）制御信号の各フレームのクロック・
パルスを用いて、制御パルスをサンプリングすると共
に、診断信号の値を同時に制御要素に伝送する工程を含
む。

即ち、動作について説明すると、制御情報（即ち、各々
の制御パルス）がクロック・パルスを開始して、制御値
のサンプリングが行われる様にすると同時に、装置の制
御部分に対する診断値の伝送を開始させる。

この発明の別の面として、各フレームには一連の制御パ
ルスが含まれており、これらのパルスはパルス幅変調さ
れている。パルス幅変調は、サンプリングの時点で、パ
ルスの値が（制御情報を定めるため）高レベル又は低レ
ベルの何れかである様になっている。この後、パルスが
現われないパルスなし期間が発生することにより、各フ
レームの終りが定められる。パルスなし期間が同期パル
スを開始させ、この同期パルスが新しいフレームを開始
させるために回路をリセットし、全体的に動作を同期さ
せる。各フレームで、出力装置が伝送された制御状態に
従って作動され又は不作動にされる。

この発明の更に別の面として、各フレームの少なくとも
最初の２つのパルスを冗長性のために伝送して、制御信
号の完全さを保つ助けとする。これらの冗長なパルスを
受取らなければ、出力制御装置に対する最後の有効な作
動状態又は不作動状態が保持される。各フレームの終り
のパルスなし期間が予め選ばれた持続時間を越えた時
は、通信の欠如が知らされる。この様な通信の欠如があ
った時、ラッチ及び論理回路が出力装置を異なる状態に
指示し、又は（希望する場合）その前の最後の有効な状
態を保持する様に指示する。

この発明の要旨は特許請求の範囲に具体的に且つ明確に
記載してあるが、この発明は以下図面について説明する
所から、更によく理解されよう。

発明の詳しい説明 第１図に示すプログラマブル制御装置は中央処理装置
（CPU）20、入力／出力（I/O）制御器22、複数個の入力
／出力（I/O）モジュール24乃至26、及び各々のI/Oモジ
ュール24乃至26をI/O制御器22と相互接続するデータ通
信回線28を有する。これらのCPU20を除く部品は、全般
的に制御装置の入力／出力装置を構成する。CPU20は大
体普通の設計であって、データを処理して制御する為の
１つ以上のマイクロプロセッサと、動作プログラム及び
入力／出力データを記憶し、更に内蔵プログラムの実行
及び制御の実施に使われる、計算で求められた他の中間
又は永久データを記憶する為のメモリとを含んでいてよ
い。更に、CPU20が十分に機能を持つ様にする為に、必
要に応じて、電源装置の様な他の普通の要素も設けられ
る。I/O制御器22が種々のI/Oモジュール24乃至26とCPU2
0との間で交換される情報を制御する。

各々のI/Oモジュール24乃至26は、CPU20及びI/O制御器2
2から離れていて、制御するプロセスに密に接近する別
々の場所に置くことが出来る。第１図には３つのI/Oモ
ジュールしか示してないが、実際の数がこれよりずっと
多いことは云うまでもない。例えばこヽで説明する装置
では、16個の別々のI/Oモジュールを容易に収容するこ
とが出来る。各々のI/Oモジュールは他のモジュールと
は独立であり、夫々他の全てのI/Oモジュールによって
制御されるプロセスとは別個のプロセスを制御する為の
専用のモジュールとすることが出来る。

第１図では、例えばＮ番目のI/Oモジュール26が一般化
して示したプロセス30を制御することが示されている。
プロセス30に関連する入力及び出力信号が、プロセス30
とI/Oモジュール26の間を伸びる導体32によって伝えら
れる。勿論、プロセス30は事実上どんな形式であっても
よい。然し、何れにせよ、それがプロセス30の状態を感
知する種々のセンサ、スイッチ等（具体的に示してな
い）を含んでいる。プロセスからの情報はI/Oモジュー
ル26に対する入力信号の形である。プロセス30は、I/O
モジュール26からの出力信号を受取り、プロセス30の制
御を行う被制御要素（例えばポンプ、モータ等、これも
示してない）をも含む。同様に、他の各々のI/Oモジュ
ール24,25も入力装置及び出力装置等の各プロセスに関
連した装置に相互接続される。

データ通信回線28は直列回線であることが好ましいが、
CPU20とI/Oモジュール24乃至26の間で信号を並列に伝送
することも容易に行うことが出来る。何れの場合でも、
I/Oモジュール24乃至26がCPU20との通信の為、通信回線
28に接続される。通信回線28は１対の捩り導体、同軸ケ
ーブル、光ファイバー・ケーブルで構成することが出
来、何れもコスト及び利用し易さと云う観点から受入れ
ることが出来る。

第１図のI/Oモジュール24には各々のI/Oモジュールの全
体的な電子回路構造がブロック図で例示されている。

即ち、マイクロコントローラ36が、CPU20と情報を交換
する為のインターフェイス・ポートを持つと共に、I/O
モジュールの種々の要素を制御し且つ故障の発生を診断
する動作の内蔵プログラムを実施する為の関連したメモ
リ（図に示してない）を持っている。更に複数個の個別
のI/O点（又はI/O回路）37乃至39があり、その各々は入
力点として又は出力点として選択的に動作させることが
出来、且つその各々は制御されるプロセスの入力又は出
力要素と導体を介して直接的に個別に結合される。I/O
点37乃至39が導体母線40によってマイクロコントローラ
36に接続される。任意の特定のI/Oモジュール24乃至26
にあるI/O点37乃至39の数は、放熱並びにマイクロコン
トローラ36の制約の様な実際的な観点によって決まる。
然し、１例として云えば、I/Oモジュール１個あたり16
個のI/O点を設けるのが非常に実用的で便利であること
が判った。

入力及び出力部品の完全さ及び作用能力を検証すると共
に保守及び故障診断の為、監視装置42が設けられてい
る。監視装置42は手で持てる寸法にして、或るI/Oモジ
ュールから別のI/Oモジュールへ容易に便利に移動する
ことが出来る様にすることが好ましい。これは各々のI/
Oモジュールにケーブルによって接続される様になって
いる。このケーブルは、I/Oモジュールに固定されたコ
ネクタと合さるコネクタを持っている。このケーブル並
びにそれと合うコネクタが第１図に図式的に示されてい
る。第１図では、監視装置42がマイクロコントローラ36
のイターフェイス・ポートを介してI/Oモジュール24に
接続されている。

１つのI/Oモジュールに接続した時、携帯式の監視装置4
2はこのモジュールのI/O点を監視して制御することが出
来る様にすると共に、このモジュールに関連する診断情
報を表示する。携帯式の監視装置が中央処理装置（CP
U）20とは無関係に、且つCPU20が存在しなくても、こう
いう機能を実行することが有利である。例えば監視装置
42は、出力点をオン及びオフに転ずると共に、入力点の
状態を読取る様に作用する。故障が発生した場合、監視
装置42は故障の性格と場所の表示をも発生することが出
来る。携帯式の監視装置42が、英数字を表示するデータ
表示パネル44と、アドレス・プログラミング並びにI/O
モジュール24乃至26の作動を行わせる一組のキー・スイ
ッチ46を持つことが認められよう。

第２図には、携帯式の監視装置及び個別のI/Oモジュー
ルの好ましい物理的な形が例示されている。即ち、図示
のI/Oモジュール51は実質的に端子ブロックの形をして
いて、制御するプロセスの入力及び出力装置と接続され
る導体に接続する為の１列の導体端子53を持っている。
端子53はねじ形接続部にすることが出来る。この接続部
では、ねじを接続線又は端子片に対して締付ける。各々
のI/O点又は回路が対応する端子接続部に割当てられ
る。更に、外部電源（交流又は直流）に接続する為、並
びに第１図に示す様にデータ通信回線に接続する為の端
子が割当てられている。各々のI/O点の状態を表示する
発光ダイオード（LED）55の形をした可視表示器が設け
られている。別のLED57,58がモジュール51の動作を表わ
す。例えばLED57は（モジュールの内部又は外部の何れ
かに）故障状態が存在することを表わし、LED58は正常
な動作状態を表わす。モジュール51にはケーブル・コネ
クタ60と合さるコネクタ59を設け、こうしてケーブル61
を介して携帯式の監視装置49に接続される。

図示の携帯式の監視装置49は、第１図に関連して前に説
明した様に、それが接続されたI/Oモジュールを働かせ
ることが出来る。即ち、携帯式の監視装置は、I/Oモジ
ュールが第１図に示す様に中央処理装置に接続されてい
なくても、それを作動して完全に検査することが出来
る。

第３図のブロック図はI/Oモジュール80を詳しく示して
いる（これは第１図のモジュール24乃至26の内のどの１
つとも実質的に同じである）。即ち、I/Oモジュール80
が８個の別々のI/O点81乃至88から成るグループを持っ
ている。各々のI/O点がマイクロコントローラ90と制御
及び診断情報信号をやり取りする。交流又は直流の電力
が端子Ｈ及びＮに供給される。端子Ｈ、Ｎに接続された
電源が内部直流電源装置94に電力を供給すると共に、モ
ジュール80をその一部分として含むプログラマブル制御
装置によって制御される外部出力負荷（例えば被制御要
素）があれば、この負荷に対して電力を供給する。電源
装置94は単に、I/Oモジュール内に含まれる、動作に直
流電力を必要とする全ての要素に対する直流電源であ
る。

各々のI/O点81乃至88が夫々１対の導体95乃至102を介し
てマイクロコントローラ90に接続される。各対の内のＤ
線と呼ぶ一方の導体が関連したI/O点に対する制御デー
タを伝える。各対の他方の導体すなわちＭ線がI/O点か
らの状態及び診断情報をマイクロコントローラ90に伝え
る。各々のI/O点81乃至88はまた電源装置94から電力
（例えば15ボルト）を受取る様に接続されていると共
に、夫々電源端子Ｈ及びＮにも接続されている。端子
Ｈ、Ｎに接続された外部電源が例えば交流115又は230ボ
ルト線路である場合、端子Ｈ及びＮは単にこの線路の活
線側及び中性点側を指す。然し、外部電源が直流である
場合、端子Ｈはその電源の正の側であり、端子Ｎは負の
側である。更に各々のI/Oモジュール81乃至88が２重作
用を持つ入力／出力端子を持っている。I/O点を出力点
として動作させた場合、そのI/O点の入力／出力端子
が、プロセスの内、このI/O点に制御作用が割当てられ
ている被制御要素（又は負荷）に接続される。他方、I/
O点が入力点として動作する場合、そのI/O点の入力／出
力端子が入力装置からの入力信号を受取る。この為、同
じ入力／出力線が、マイクロコントローラ90からの指令
と、入力又は出力装置の２番目の（又は基準）接続とに
応じて、両方の作用に使われる。１例として、I/O点82
が出力点として作用し、負荷装置89に対する電力をオン
又はオフに転ずることが示されている。負荷89がI/O点8
2の入力／出力線と電源のＮ線との間に接続される。こ
れと対照的に、I/O点84が入力点として動作し、入力ス
イッチング装置91が入力／出力線と電源のＨ線の間に接
続されることが示されている。I/O点81乃至88の任意の
１つは、そのI/O点の内部回路に幾分関係するが、出力
様式では直流シンクの様な直流源として、又は交流源と
て動作することが出来る。回路のこういう面については
後で詳しく説明する。

各々のI/O点81乃至88からＭ線を介してマイクロコント
ローラに供給される情報は、負荷電流の状態（高又は
低）、このI/O点に供給された電力レベル、I/O点の温度
状態、任意の入力装置の状態を報告するデータ並びにそ
の他の情報を含んでおり、これら全ては後で更に詳しく
説明する。

第１図について概略を説明した様に、各々のI/O点81乃
至88の制御が最終的には中央処理装置によって決定され
る。第３図では、CPUとの通信はマイクロコントローラ9
0のインターフェイス・ポート（好ましくは直列ポー
ト）及びデータ通信回線106（第１図の28に相当する）
を介して行われる。第３図のモジュール80と実質的に同
様なこの他のI/Oモジュールもデータ通信回線106に接続
することが出来る。マイクロコントローラ90は中央処理
装置の指令に応答するが、I/Oモジュール80内にある各
々のI/O点を局部的に分布した形で制御する。マイクロ
コントローラ90は動作制御装置であって、内蔵プログラ
ムに従って、中央処理装置からの指令並びに各々のI/O
点81乃至88からＭ線を介して受取った信号の関数として
動作する。第３図には詳しく示してないが、マイクロコ
ントローラ90はプログラムを記憶する為、並びにプログ
ラムを実行して所期の制御作用を行うのに必要なその他
のデータを記憶する為のメモリをも含んでいる。

第４図の簡略ブロック図は、出力スイッチング装置を除
いたI/O回路の好ましい実施例を示す。即ち、I/O点が通
信部分111と制御及び感知部分113とを含む。通信部分11
1（これを最初に説明する）がタイマ117、出力データ・
フィルタ119、出力選択器120、２ビット計数器121、最
終状態保持ラッチ123、ディフォールト（default）ラッ
チ124、状態符号化器125、状態ラッチ127及びデータ選
択器129を含む。

通信部分111がＤ線を介して動作制御装置（例えば第３
図のマイクロコントローラ90）からの信号SIGを受取る
と共に、導体６本の母線115を介して一組の状態を表わ
す（診断）信号を受取る。通信部分111は制御及び感知
部分113に対してオン／オフ指令信号を発生すると共
に、Ｍ線を介してマイクロコントローラに対し、診断信
号（STATE）を送る。オン／オフ指令信号が最終的にス
イッチング装置（これは絶縁ゲート・トランジスタIGT
であることが好ましいが、後で説明する）を制御する。
このスイッチング装置の動作は、I/O点が入力点として
作用するか出力点として作用するかによって決まる。第
５図及び第６図は通信部分111の動作に関連する或る信
号の間の関係を例示しており、これらの図を第４図と共
に参照されたい。

制御信号SIGは、オン／オフ情報、最終状態保持（HLS）
情報、デイフォールト状態（DEF）情報及びタイミング
情報を含む符号化パルス列である。これは一連のフレー
ムで構成され、各々のフレームは２個又は４個のパルス
を含み、その後、１個のパルスが省略され、即ち消失パ
ルスが続いている。「消失パルス」が通信部分11の動作
を再同期させるのに役立つ。２個又は４個のパルスの各
々は25％又は75％の何れかのデューティ・サイクルを持
っている。１フレーム内のパルスの間の時間Ｔが一定で
あり、これが「消失パルス」の持続時間でもある。制御
信号SIGが最初はタイマ117に印加され、そこでその立上
りによって、タイマ117をリセットし、そのタイミング
・サイクルを開始する。この為、タイマ117は、信号SIG
の各々の立上りから約0.5T後にクロック信号CLKの立上
りを出す。信号CLKを使って２ビット計数器121、出力デ
ータ・フィルタ119及びラッチ123,124のクロック動作を
行う。最初にリセットされていないと、タイマ117は、
信号SIGの立上りから約1.5T後に同期信号SYNCの立上り
をも発生し、信号SIGの立上りから少し長い時間（例え
ば2.5T）後に信号▲▼の立下りを出す。通常、信
号SIGの立上りはＴの間隔で発生し、この為、タイマ117
は信号SYNC又は▲▼の変化が発生する前にリセッ
トされる。然し、「消失パルス」（同期期間）が発生す
ると、信号SIGの立上りの間に2Tの時間があり、信号SYN
Cが約0.5Tの間高になる。パルス信号SYNCが通信部分111
をリセットし、こうしてこれから新しいフレームが開始
することを知らせる。信号SIGの立上りの間に2.5Tより
長い期間があると、信号▲▼が低になり、信号の
損失が起こったことを通信部分111に知らせる。

Ｄ線を介してI/O点に送られるオン／オフ情報は、制御
信号SIGの各フレームの最初の２個のパルスの中に入っ
ている。75％のデューティ・サイクルを持つパルスは論
理１（スイッチ・オン）に対応し、25％のデューティ・
サイクルを持つパルスは論理０（スイッチ・オフ）に対
応する。後で明らかになるが、信号SIGのパルスの立上
りから0.5T後に発生するクロック・パルス（CLK）が、
実効的に信号SIGをこの時サンプリングする。この為、
信号SIGとして25％のデューティ・サイクル（0.25T）の
パルスが送られた場合、0.5Tの時間後に低レベル又は論
理０が得られる。他方、75％のデューティ・サイクル
（0.75T）のパルスが送られた場合、0.5Tの時間後に高
レベル又は論理１が得られる。信号SIGの最初の２つの
パルスは冗長性のために伝送される。即ち、通信部分11
1がオン／オフ指令に応答する為には、最初の２つのパ
ルスが一致（両方１又は両方０）しなければならない。
こういう目的の為、制御信号SIGが出力データ・フィル
タ119に供給され、このフィルタが制御信号の最初の２
つのパルスを実効的にサンプリングして比較する。２つ
のパルスが（例えば雑音の干渉の為に）相異なる場合、
出力データ・ファイル119は最後に受取った有効なオン
／オフ指令を保持する。

制御信号の１フレームが２個でなく４個のパルスを持つ
場合、３番目及び４番目のパルスを使って、夫々最終状
態保持ラッチ123及びディフォールト・ラッチ125を更新
する。これらのラッチ123,124の内容は、３番目及び４
番目のパルスを受取った時にだけ変更される。３番目の
パルス位置が論理１であると、最終状態保持信号HLSが
高にセットされ、３番目のパルス位置が論理０である
と、信号HLSが低になる。信号HLSが最終状態保持ラッチ
123の出力に現われ、出力選択器120及び状態符号化器12
5に供給される。同様に、４番目のパルスがディフォー
ルト信号DEFを高又は低（高＝オン、低＝オフ）に設定
する。ディフォールト信号DEF及びその補数▲▼
がディフォールト・ラッチ124の出力として現われる。
ディフォールト信号DEFが状態符号化器125に供給され、
その補数▲▼が出力選択器120に供給される。マ
イクロコントローラからの通信がない場合（即ち、制御
信号がなく、信号▲▼が低になる場合）、信号HL
Sが出力選択器120に指令して、前のオン／オフ状態を保
持させるか、或いはディフォールト状態をとらせる。信
号HLSが論理１であれば、前の状態が保持される。信号H
LSが論理０であれば、信号▲▼が低になるや否
や、ディフォールト状態をとる。この動作の利点は明ら
かである。すなわち、I/O点と制御要素（即ち第１図及
び第３図のマイクロコントローラ）の間の通信が失われ
た場合、オン／オフ状態が強制的に予め選ばれた好まし
い状態になる。

２ビット計数器121がクロック・パルス（CLK）を計数し
て、出力カウントS0及びS1を発生する。これらは０と３
の間の２進値を持つ。このカウントは、１フレーム内の
どのパルスを受取っているかを表わし、出力データ・フ
ィルタ119、最終状態保持ラッチ123、ディフォールト・
ラッチ124及びデータ選択器129に（信号S0及びS1とし
て）供給され、各々の回路が１フレームの中の適当なパ
ルスだけに応答する様にする。

第５図の波形は種々の状態に対する信号SIG、CLK、SYN
C、▲▼及びオン／オフ信号の関係を示す。最初
のフレーム（参照の便宜の為、フレームには任意にフレ
ーム番号を付してある）では、信号SIGとして２つの冗
長な25％のデューティ・サイクルを持つパルスが論理０
すなわちオフ・スイッチ状態に対応し送られる。信号SI
Gのパルスの立上りから0.5Tの時にクロック・パルスが
発生される。２つの冗長パルスの後、同期期間又は「消
失パルス」がある。消失パルスにより、パルス信号王SY
NCが発生され、フレームの終りであることを知らせる。
信号SIGの２つのパルスが共に25％のデューティ・サイ
クルを持つから、オン／オフ値は低にとヾまり、信号▲
▼は高にとヾまる。

２番目のフレームでは、信号SIGの最初のパルスが25％
のデューティ・サイクルで、２番目が75％のデューティ
・サイクルである。同一でないことは、例えば雑音の干
渉によるものであることがある。この場合、最初のフレ
ームと同じ様に、信号CLK及びSYNCのパルスが再び発生
され、信号▲▼は高にとヾまる。然し、信号SIG
の２つのパルスが相異なる為、オン／オフ信号は前の
値、今の場合は低を保つ。３番目のフレームでは、信号
SIGのパルスが共に75％のデューティ・サイクルの持続
時間を持ち、オン／オフ・スイッチ信号をオン・レベル
に高くすべきであることを知らせる。これは、信号SIG
の２番目にパルスに続くクロック・パルスの立上りの時
に行われる。４番目のフレームでは、制御信号SIGのパ
ルス間で同一性がなく、その為オン／オフ線が高にとヾ
まる。５番目のフレームは、共に25％のデューティ・サ
イクルを持つ２つの冗長なパルスが発生したことによ
り、オン／オフ線が低レベルに復帰する。６番目のフレ
ームでは、信号SIGは４つの75％のデューティ・サイク
ルを持つパルスを含む。６番目のフレームは、４つのパ
ルスと「消失パルス」を収容する為に持続時間が幾分伸
びている。信号SIGの第１及び第２のパルスがオン／オ
フ信号を高に戻す。第５図に示してないが、このフレー
ムの第３のパルスが、その時出るクロック・パルスの立
上りと同時に信号HLSを高にし、このフレームの第４の
パルスが信号DEFを高にする。

オン／オフ、ディフォールト及び最終状態保持情報の他
に、制御産号SIGは、状態データ又は診断データをマイ
クロコントローラに送り返すタイミングを定める。状態
符号化器125が、オン／オフ信号、信号DEF及びHLSのビ
ットと共に、制御及び感知部分113から、導体母線115を
介して６つのスイッチ状態を入力として受取る。状態符
号化器125はこれらの入力信号を組合せて４ビットの符
号化状態メッセージを形成し、それが状態ラッチ127に
供給される。データ選択器129は４者択１（one of fou
r）選択器であって、これは状態ラッチ127からの４つの
データ・ビットを受取り、その後、この４ビット状態情
報（STATE）をＭ線を介してマイクロコントローラに逐
次的に送る。２ビット計数器121の出力は信号SIGのパル
スのカウントを表わし、データ選択器129を制御して、
それが信号SIGの各々のパルスを受取る度に、１つのビ
ットを送出す様にする。４つのビットは、１番目のビッ
ト（X0）が故障状態が存在するかどうかを示し、２番目
のビット（X1）が出力負荷に電圧が現われているかどう
かを示す様に符号化されている。故障が発生すると（X0
＝０）、３番目及び４番目のビット（X2及びX3）が故障
の性格を表示する。故障が発生しないこと（X0＝１）、
３番目のビットは最終状態保持の値を表わし、４番目の
ビットはディフォールト値を表わす。

マイクロコントローラ90（第３図）は、通信部分111に
送られる制御信号SIGにある１フレームあたりのパルス
数により、通信部分111からどれだけの情報を受取るべ
きかを決定する。マイクロコントローラが、Ｄ線に信号
SIGの立上りを出した直後、Ｍ線の状態信号を読取る。
この為、制御信号中の１フレームあたりのパルス数と１
フレームあたりに読取る状態ビット数は同じである。通
常、マイクロコントローラは１フレームあたり２個のパ
ルスを出し、ビットX0及びX1を読取る。ビットX0が故障
を示す場合、マイクロコントローラは１フレームあたり
４パルスに切換わり、ビットX2及びX3に含まれる故障メ
ッセージを読取ることが出来る様にする。故障がない
時、最終状態保持ラッチ123及びディフォールト・ラッ
チ124を読取及び書込みの為に４パルス様式を使うこと
も出来る。この場合、信号SIGの３番目及び４番目のパ
ルスが最終状態保持ラッチ及びディフォールト・ラッチ
124を夫々セット又はリセットし、状態信号STATEのビッ
トX2及びX3がこれら２つのラッチの状態を表示する。

第４図の制御及び感知部分113が、スイッチ論理回路13
3、比較回路135及びゲート駆動回路137を含む。スイッ
チ論理回路133が通信部分111によって発生されたオン／
オフ信号を受取り、他の入力信号の状態に応じて、ゲー
ト駆動回路137を介して対応するゲート信号を電力スイ
ッチング装置のゲート端子に供給する。電力スイッチン
グ装置は絶縁ゲート・トランジスタ（IGT）であること
が好ましく、これは後で更に詳しく説明する。

スイッチ論理回路133に供給されるこの他の信号の中に
は、電源装置からの給電電圧レベル及び電力スイッチン
グ装置の温度を表わす信号がある。線路電圧、負荷電圧
及び負荷電流を表わす信号が比較回路135の入力として
供給される。比較回路135は、予め選ばれた低限界、中
間限界及び高限界に対する負荷電流のレベルを表わす一
組の信号を発生する。比較回路135は線路電圧レベルに
対する負荷電圧レベルを表わす信号をも発生し、交流に
対しては、交流のゼロ交差を表わす信号をも発生する。
これら全ての信号が導体５本の母線136を介してスイッ
チ論理回路133の入力に供給される。スイッチ論理回路1
33に対する別の入力がAC/DCと記されていて、交流様式
又は直流様式の何れかの動作を予め選択する為に使われ
る。

スイッチ論理回路133が一組の診断信号を発生し、それ
が導体６本の母線115を介して状態符号化器125に供給さ
れる。この一組の診断信号は、比較回路135によって発
生される電圧及び電流レベル信号と温度信号及び給電電
圧信号である。６つの診断信号は、例えば、１）負荷が
開路である又は切離されていること、２）負荷が第１の
高限界の値を越えていて、即時の保護応答を必要とする
こと、３）負荷電流が第２の高限界の値を越えていて、
予め選ばれた或る期間の間電流がこの限界より高いまヽ
である場合にだけ、保護応答を必要とすること、４）負
荷電圧が印加されている又は印加されていないこと、
５）供給電圧の相対的なレベル、６）電力スイッチング
装置の相対的な温度を表示する為に使うことが出来る。

種々の入力／出力スイッチング回路を設けて、制御及び
感知部分113から出るゲート信号によって制御すること
が出来る。例えば、電界効果トランジスタ又はシリコン
制御整流器（SCR）で構成されたスイッチング手段を入
力／出力スイッチング回路として使うことが出来る。何
れにせよ、好ましいスイッチング回路は、接続された負
荷に対する電流を表わす信号を発生する手段を含む電流
分路を含む。然し、最も好ましいスイッチング回路は絶
縁ゲート・トランジスタ、（IGT）を使う。

一般的にIGTはゲート動作によって導電状態にし、又は
導電しなくなる様にすることが出来る電力半導体装置で
ある。即ち、IGTはそのゲート端子を通じてターンオン
及びターンオフの両方を行うことが出来る。或る形式の
IGTは電流エミュレーション部分を含んでおり、これは
合計IGT電流の比例的な一部分を通す様に設けられたIGT
の一部分である。エミュレーション部分は、電流を感知
する為に電力を消費する大形の分路抵抗に頼らずに、合
計電流を監視する為に使うことが出来る点で有利であ
る。単一ゲート信号がIGTの主部分及びエミュレーショ
ン部分の両方に於ける電流の流れを制御する。絶縁ゲー
ト・トランジスタは（名称が違うが）アイ・イー・ディ
ー・エム（IEDM）誌82（1982年12月号）、第264頁乃至
第267頁所載のバリガ等の論文「絶縁ゲート整流器（IG
R）：新しい電力スイッチング装置」に記載されてい
る。エミュレーション部分を持つIGTが出願人の係属中
の米国特許出願番号第529,240号の対象になっている。
第7A図乃至第7C図は、こヽで説明するI/O装置に使うこ
とが出来る、IGTを用いた種々の入力／出力スイッチン
グ回路を示している。

第7A図の直流源回路では、ＰチャンネルIGT141のゲート
端子140にゲート信号が印加される。IGT141は主電流部
分のエミッタ142とエミュレーション電流部分のエミッ
タ143とを持っている。直流電源の正の側が主エミッタ1
42に直接に接続されると共に、負担抵抗145を介してエ
ミュレーション部分のエミッタ143に接続される。IGT装
置のコレクタが、フリーホィール・ダイオード147と前
置負荷抵抗148の並列の組合せの１端に接続される。ダ
イオード147と前置負荷抵抗148の組合せの他端が直流電
源の負の側に接続される。IGT141とダイオード及び前置
負荷抵抗の組合せとの接続点が入力／出力端子149にな
る。実際に使う時は、入力装置と負荷が同時に接続され
ることはないが、負荷150が入力／出力端子149と負荷
（即ち、出力）リターン端子152の間に接続されること
が示されており、入力装置153が入力／出力端子149と入
力リターン端子155の間に接続されることが示されてい
る。リターン端子155,152の夫々直流電源の正及び負の
線と電気的に共通である。前置負荷抵抗148は比較的高
いオーミック値を持ち、負担抵抗145は比較的小さいオ
ーミック値を持っているが、第7B図及び第7C図の回路に
使われる対応する前置負荷抵抗及び負担抵抗も同様であ
る。例えば、120ボルト電源では、前置負荷抵抗148は20
キロオーム程度であってよく、負担抵抗145は10オーム
程度であってよい。

第7A図の回路を出力として動作させる時、適当な時刻に
IGT141をオン及びオフに転ずることにより、負荷電流が
制御される。負荷電流が電源からIGT141及び負荷150を
通り、電源に戻る。IGTのエミュレーション部分によ
り、負荷電流の監視が容易になる。このエミュレーショ
ン部分は、負担抵抗145とエミッタ143との接続点に負荷
電流を表わす信号を発生する。負荷電圧が実際に印加さ
れたことを確認する負荷電圧信号が、前置負荷抵抗148
とIGT141のコレクタの接続点から取出される。線路電圧
信号が前置負荷抵抗148の他端から取出される。フリー
ホィール・ダイオード147は、誘導性負荷からの逆電流
に対する分路として設けられている。

第7A図の回路が入力として動作する時、IGTはオフ状態
に保たれる。この時、前置負荷抵抗148の両端に発生さ
れる電圧を監視することにより、入力装置153の状態
（開閉）が検出される。この状態信号が負荷電圧線を介
して監視される。

第7B図の直流シンク入力／出力回路は、第7A図の直流源
回路と同じ動作素子を持っているが、その形式が若干異
なる。この回路が出力端子として動作する時、負荷157
が入力／出力158と負荷リターン端子159の間に接続され
る。負荷電流を制御する為に、IGT161がオン又はオフに
切換えられる。然し、IGT161がＮチャンネルIGTである
ことに注意されたい。コレクタ端子が、フリーホィール
・ダイオード165と前置負荷抵抗167の並列の組合せの１
端に接続される。この組合せは、負荷157を接続した端
子159,158と並列である。負担抵抗168がエミュレーショ
ン部分のエミッタと直流電源の負の側との間に直列に接
続される。主部分のエミッタが直流電源の負の側に直結
になっている。負荷電流を表わすIGT電流信号が、負担
抵抗168とエミュレーション部分のエミッタ163との接続
点から取出される。負荷電圧信号が入力／出力端子158
から取出され、線路電圧信号が入力リターン端子160に
も接続された直流電源の正の側から取出される。前に述
べた直流源回路と同じく、入力／出力回路を入力として
使う時、IGT161をオフに保ち、前置負荷抵抗167の両端
に発生した電圧により、入力装置170の状態が感知され
る。この状態信号が負荷電圧線を介して送られる。

第7C図は入力／出力回路を示しているが、この図では、
並列のＰ及びＮチャンネルIGT175,176が使われる。IGT
ゲート信号がゲート制御回路178に印加され、この回路
はIGT175,176を制御する（即ちオン及びオフに転ずる）
為の（反対極性の）２つのゲート制御信号を同時に発生
する。IGT175のエミュレーション部分は直列接続の負担
抵抗180を持ち、IGT176のエミュレーション部分は直列
接続の負担抵抗181を持っている。IGTの負荷電流を表わ
すIGT電流信号が、２つの負担抵抗180,181の両端に発生
した信号を差動比較器183で比較することによって得ら
れる。過渡電圧抑圧装置185がIGTの主部分と並列に、入
力／出力端子186と入力装置のリターン端子187の間に接
続される。リターン端子187は交流線路の片側とも電気
的に共通である。前置負荷抵抗189が入力／出力端子186
と負荷リターン端子190の間に接続される。リターン端
子190が交流線路の反対側に接続されている。

第7C図の回路が出力として作用する時、ゲート制御回路
178が、IGTゲート信号に応答して、IGT175,176を同時に
オン又はオフの何れかになる様に指示し、こうして負荷
電流をオン又はオフに切換える。負荷191が入力／出力
端子186と負荷リターン端子190の間に接続される。入力
として動作する時、負荷191は接続せず、入力スイッチ
ング装置192が入力／出力端子186とリターン端子187の
間に接続される。この場合、IGT175,176はオフ状態に保
たれ、入力スイッチング装置192の状態が負荷電圧線の
電圧の有無によって決定される。前圧が存在すること
は、閉じた入力スイッチが存在することを表わす。

第８図には制御及び感知部分が詳しく示されており、通
信部分からのオン／オフ信号がナンド・ゲート195の一
方の入力、インバータ196、及びフリップフロップ198,1
99のリセット（Ｒ）入力に印加される。ナンド・ゲート
195の他方の入力はナンド・ゲート201の出力信号を受取
る。ナンド・ゲート201の１番目の入力は、出力回路が
交流出力として動作するか直流出力として動作するかに
応じて、高又は低の何れかになる信号が供給される。こ
の信号は、AC/DC選択線を高又は低の基準値に適当に接
続するスイッチ又はジャンパ線によって発生することが
出来ることが理解されよう。ナンド・ゲート201の残り
の入力がゼロ交差検出器202からの信号をインバータ201
aを介して受取る。これは、交流線路電圧（交流出力回
路の場合）がゼロ電圧から所定の範囲内にある場合を示
す。この為、交流出力の場合、ナンド・ゲート195は、
交流線路電圧のゼロ交差中だけ、オン／オフ信号を通過
させる。ゼロ交差検出器202は、交流入力信号がゼロ交
差から所定の範囲内にあることを表わす信号を発生する
ものであれば、多数の普通の回路のどれであってもよ
い。直流出力の場合、ナンド・ゲート201の状態によ
り、オン／オフ信号がナンド・ゲート195を通過するこ
とが出来る。ナンド・ゲート195からのオン／オフ信号
がフリップフロップ203のセット入力に印加される。フ
リップフロップ203のＱ出力がアンド・ゲート205の３入
力の内の１つに印加され、このアンド・ゲートの出力が
IGTゲート信号として作用する。

アンド・ゲート205に対する残りの２つの入力は、フリ
ップフロップ198,199の出力から供給される。オン／
オフ信号がオフ状態になる時、フリップフロップ198,19
9が両方共リセットされる。IGT電流が予め選ばれた値を
越える時、何時でもフリップフロップ198は比較器207か
らのセット信号を受取る。この為、IGT電流を表わす信
号が比較器207の反転入力に印加され、IGT電流の過大レ
ベルを表わす基準電圧が非反転入力に印加される。例え
ば基準電圧は30アンペアの電流に対応する値を持ってい
てよい。同様に、フリップフロップ199が給電監視装置2
09からの信号をセット（Ｓ）端子に受取る。給電監視装
置209は、直流給電電圧が予め選ばれた値より高いか低
いかを表わす信号を発生するものであれば、多数の周知
の手段の内のどれであってもよい。従って、動作上、低
い給電電圧又は過度に高いIGT電流がアンド・ゲート205
を禁止する。これによってIGT（アンド・ゲート205の出
力に接続されている）は強制的にオフ状態になり、故障
状態が除かれるまで、この状態にとヾまる。

フリップフロップ198のＱ出力が過電流遮断信号として
使われ、導体母線115（第４図）に供給される６つのス
イッチ状態信号の内の１つである。フリップフロップ19
9の出力は、アンド・ゲート205に行く他に、論理ゲー
ト210の一方の入力にも印加される。給電監視装置209か
らの信号が論理ゲート210の他方の入力に印加され、こ
の為、このゲートの出力信号は直流電源装置の状態を表
わす。この出力信号も６つのスイッチ状態信号の内の１
つである。

フリップフロップ203がナンド・ゲート212の出力からリ
セット信号を受取る。ナンド・ゲート212に対する２つ
の入力の内、１番目はイバータ196からの反転したオン
／オフ信号であり、２番目の入力はナンド・ゲート213
から来る。AC/DC選択信号がナンド・ゲート213の一方の
入力に加えられ、比較器214の出力がインバータ201bを
介して他方の入力に加えられる。比較器214はIGT電流の
監視比較器であり、その反転入力にIGT電流信号が印加
される。比較的小さい、最小IGT電流の値（例えば0.05
アンペア）に対応する基準電圧が、比較器214の非反転
入力に印加される。ナンド・ゲート212、インバータ19
6、ナンド・ゲート213及び比較器214から成る組合せ
は、フリップフロップ203を通じて、IGT負荷電流が基準
値より小さくなければ、IGTを（交流動作様式で）切換
えることが出来ない様にする。

IGT電流信号が比較器215の非反転入力にも印加され、そ
こで中間の基準電流の値と比較される。この中間の基準
電流の値（例えば２アンペアに対応する）が比較器215
の反転入力に印加される。然し、比較器215の非反転入
力には、抵抗216及びコンデンサ220で構成される時間遅
延回路も接続されている。抵抗216及びコンデンサ220の
組合せは、比較器215の非反転入力の電圧をIGT電流に対
して遅延させる。この為、IGT電流が延長した期間の
間、基準値を越える場合だけ、比較器215の出力に影響
が出る。単に過電流の持続時間が短ければ、比較器215
の状態変化は起らない。比較器215の出力及び比較器214
の出力の両方がスイッチ状態信号として供給される。こ
れらの信号は診断信号として作用し、IGT電流が中間の
基準値より高いか低いか、並びにそれが低い基準値より
高いか低いかを夫々表わし、必要な場合、マイクロコン
トローラによって是正措置を開始することが出来る様に
する。

IGT電流が中間の基準値を越えた場合、この過電流の大
きさ並びに持続時間が比較器215の状態を換えるのに十
分である場合にだけ、是正措置がとられる。即ち、負荷
電流が所定の時間の間、中間の基準値を越えたとき、是
正措置がとられる。場合によっては、時間遅延回路（即
ち、抵抗216及びコンデンサ220）を省略し、マイクロコ
ントローラで実施されるコフトウエアのルーチンによ
り、時間遅延機能を実施することが好ましいことがあ
る。IGT電流又は負荷電流と低い又は小さい基準値との
比較により、負荷が接続されているかどうか、或いは接
続されていても、開路しているかどうかを表わす診断信
号（例えば0.05A）を発生することが出来る。フリップ
フロップ217のＱ出力は、接続された負荷に電圧がかヽ
っているかどうかを表わす診断スイッチ状態信号であ
る。フリップフロップ217のセット（Ｓ）入力端子がナ
ンド・ゲート218の出力に接続される。ナンド・ゲート2
18がインバータ219からの反転した交流ゼロ交差信号を
第１の入力端子に受取ると共に、比較器221の出力を他
方の入力端子に受取る。比較器221が線路電圧及び負荷
電圧を比較して、負荷電圧が線路電圧の予め選ばれた百
分率値より大きいか小さいかを表わす論理信号を発生す
る。例えば出力信号は、負荷電圧が線路電圧の70％の値
より高いが低いかを表わすものであってよい。線路電圧
及び負荷電圧が夫々入力抵抗223,224を介して比較器221
の入力端子に印加される。機能的には、ナンド・ゲート
218は、交流線路電圧がゼロ・ボルトから所定の範囲内
である時、何時でも、フリップフロップ217の出力の状
態変化を防止する。従って、交流線路電圧がゼロ交差の
近くにある時には、何時でも、負荷電圧の状態に関する
判定を下すことはない。

フリップフロップ217がナンド・ゲート226の出力によっ
てリセットされる。ナンド・ゲート226に対する第１の
入力はインバータ219からの反転したゼロ交差信号であ
り、第２の入力はインバータ227によって反転した後の
比較器221の出力である。

残りのスイッチ状態信号が温度監視装置229によって発
生され、これはIGT（又は交流出力の場合は複数個のIG
T）のようなスイッチング装置の相対的な温度を表わ
す。温度監視装置229は、IGTと熱的に良好な連絡を持つ
単純なPN接合温度検出器であることが好ましい。温度検
出器は、例えばIGT温度が150℃を越えたという表示を発
生する様に選ぶことが出来る。

第９図は第9A図乃至第9C図で構成されていて、通信部分
（第４図の111）の実施例を詳しく示している。タイマ1
17の出力信号が、抵抗300及びタイミング・コンデンサ3
01で構成されたRCタイミング回路から取出される。抵抗
300及びコンデンサ301が正の電圧源＋Ｖ及び回路の共通
点の間に直列に接続されている。抵抗300とコンデンサ3
01との間の接続点が、信号損失（LOS）比較器303反転入
力と、同期（SYNC）及びクロック（CLOCK）比較器304,3
05の非反転入力に夫々接続される。抵抗308乃至312が分
圧回路を構成し、この分圧回路の抵抗は電圧源＋Ｖと回
路の共通点の間に直列に接続されている。分圧回路の抵
抗308乃至312の間の各々の接続点が基準電圧を発生す
る。抵抗308,309の間の接続点から取出される最高の基
準電圧が、比較器303の非反転入力に印加される。順次
低い電圧レベルを持つ他の電圧基準がSYNC比較器304及
びCLOCK305の反転入力と制御比較器314の非反転入力に
夫々印加される。

トランジスタ315のコレクタ端子がコレクタ抵抗316を介
してタイミング・コンデンサ301に接続され、コンデン
サの他端がトランジスタ315のエミッタに接続される。
トランジスタ315のオン／オフ状態がコンデンサ301の充
電−放電サイクルを制御すると共に、それ自体はフリッ
プフロップ317のＱ出力によって制御される。抵抗318が
トランジスタ315のベース端子とフリップフロップ317の
Ｑ出力端子の間に接続される。フリップフロップ317の
リセット（Ｒ）端子は制御比較器314の出力信号を受取
る。制御比較器314が（比較器314の反転入力に印加され
る）タイミング・コンデンサ301の両端の電圧を、抵抗3
11,312の接続点からの基準電圧と連続的に比較する。

タイマ117の動作を考えるにあたって、最初にフリップ
フロップ317のＱ出力が低レベルであって、トランジス
タ315をオフに保ち、この為コンデンサ301が或る電圧レ
ベルに充電され、制御比較器314の出力が低であると仮
定することが出来る。この状態では、フリップフロップ
317のクロック（Ｃ）入力にバッファ増幅器320を介して
印加される信号SIGのパルスの立上りにより、Ｑ出力が
高レベルに変わる。これによってトランジスタ315がオ
ンに転じ、コンデンサ301を放電させる。コンデンサ301
が放電すると、比較器305からの出力信号CLKが強制的に
低レベルになる。比較器304の出力は、その前に低レベ
ルになっていなければ、やはり強制的に低レベルにな
り、LOS比較器303の出力は、それまでに高レベルの状態
になければ、強制的に高レベルになる。

コンデンサ301の放電が比較器314によって検出される。
この比較器の出力が高レベルになると、フリップフロッ
プ317をリセットする。この時フリップフロップ317のＱ
出力が低になり、トランジスタ315をオフに転じ、こう
してコンデンサ301の再充電を開始することが出来る様
にする。一旦再充電電圧が十分に高くなると、クロック
比較器305がトリガされ、高レベルの信号CLKが発生され
る。コンデンサ301を引続いて充電するのに任せると、
或る電圧レベルに達して、最初にSYNC比較器304、次にL
OS比較器303をトリガする。こうしてSYNC比較器304が
「消失パルス」によってトリガされ、LOS比較器が約2.5
Tの間信号SIGがないことによってトリガされるが、これ
は前に説明した通りである。

第9B図で、信号SIG及びCLKが出力データ・フィルタ119
に印加される。このフィルタはフリップフロップ325,32
6、排他的ノア・ゲート329、ナンド・ゲート328、イン
バータ330及び伝送ゲーと331,332を含む。信号SIG及びC
LKのパルスがフリップフロップ325のＤ及びＣ入力に夫
々印加され、このフリップフロップは、その直前の信号
SIGのパルスの高又は低レベル状態をそのＱ出力に保持
する。この為、１フレームの最初の２つのパルスの値が
比較される。クロック・パルスが現われたとき、パルス
の値が75％のデューティ・サイクルであるか25％のデュ
ーティ・サイクルであるかに応じて、信号SIGの値は高
又は低レベルにある。25％のデューティ・サイクルを持
つパルスでは、フリップフロップ325のＱ出力は強制的
に低レベルになる。75％のデューティ・サイクルを持つ
パルスでは、Ｑ出力が高レベルである。この為、事実
上、クロック・パルスが発生する度に、信号SIGの値が
サンプリングされる。フリップフロップ325のＱ出力の
値が排他的ノア・ゲート329の一方の入力に印加され、
信号SIGの値が他方の入力に印加される。この為、排他
的ノア・ゲート329で現在のパルスの値及び前のパルス
の値が比較され、このゲートの出力は、入力が同じであ
る時には何時でも高レベルになる。

排他的ノア・ゲート329の出力がナンド・ゲート328の一
方の入力に印加される。このゲートは他の２つの入力に
カウント・パルスS0及びS1を夫々受取る。パルスS0,▲
▼,S1及び▲▼を合せた値が、１フレーム中の
どのパルスを受取っているかを表わす。従って、１フレ
ームの最初の２つのパルスの値が同じであり、受取って
いるのが２番目のパルスであれば、ナンド・ゲート328
の出力は論理０になる。他の全での時並びに他の状態の
時、ナンド・ゲート328の出力は論理１である。

ナンド・ゲート328の出力の論理０は、１フレームの最
初に２つのパルスが一致したこと、並びにフリップフロ
ップ326の出力を更新する為の有効な状態を表わす。
この目的の為、ナンド・ゲート328の出力がインバータ3
30の入力と伝送ゲート331,332の反対の制御端子に並列
に印加される。ナンド・ゲート328の出力が論理０であ
ると、伝送ゲート332がターンオフになり、伝送ゲート3
32がターンオンになって、制御信号SIGをフリップフロ
ップ326のＤ入力に通過させる。その後クロック・パル
スが発生すると、新しい値がフリップフロップ326の出
力に送出される。

他方、１フレームの最初の２つのパルスに冗長性がない
と（すなわち、２つのパルスが相異なると）、ナンド・
ゲート328の出力は論理１であり、伝送ゲート331がオフ
になり、伝送ゲート332がオンに保たれる。この状態で
は、フリップフロップ326の出力がゲート332を介して帰
還され、フリップフロップ326は前の出力状態を保持す
る。従って、フリップフロップ326の出力は、オン／
オフ信号を波したものであり、これがこの後出力選択
器120に送られる。

出力選択器120は、波したオン／オフ信号の他に、信
号▲▼、最終状態保持信号HLS、及び相補形のデ
ィフォールト信号▲▼を受取る。出力選択器120
（これはノア・ゲート335乃至337及びオア・ゲート338
を含む）の作用は、I/O点とマイクロコントローラの間
の通信が失われた場合、即ち、制御信号SIGがない場
合、出力オン／オフ信号に対する所望の値を選択するこ
とである。この様な通信の損失が起った場合、出力選択
器120は出力にオン／オフ信号を発生するが、これは選
択器120い対する制御入力として供給された信号HLS及び
▲▼に応じて、信号SIGの最後に伝送された値か
又はディフォールト値のとちらかである。

信号HLS及び▲▼が夫々最終状態保持ラッチ123及
びディフォールト・ラッチ124によって発生される。こ
れらのラッチは実質的に同一であるが、制御信号の各フ
レーム内の異なるパルスに応答する。最終状態保持ラッ
チ123がナンド・ゲート340と、伝送ゲート342,343と、
インバータ344と、フリップフロップ345を含む。ディフ
ォールト・ラッチ124（第9C図）がナンド・ゲート348
と、伝送ゲート349,350と、インバータ352とフリップフ
ロップ353を含む。これらの２つのラッチの回路形式及
び動作は略同一であるから、ラッチ123だけについて詳
しく説明する。

ラッチ123が制御信号の各フレーム内の３番目のパルス
に応答する（即ち、２ビット計数器121からの高レベル
のパルス▲▼及びS1に応答する）。そうすることに
よってラッチ出力を更新することが出来る様にする。パ
ルス▲▼及びS1がナンド・ゲート340に対する入力
として印加される。このゲートの出力が伝送ゲート342,
343を制御する。ナンド・ゲート340の出力が伝送ゲート
342,343の第１組の反対の制御端子と、インバータ344と
に印加される。インバータ344の出力が伝送ゲート342,3
43の第２組の反対の制御端子に印加される。この為、動
作について説明すると、制御信号の各フレーム中の３番
目のパルス発生したことにより、伝送ゲート343がター
ンオンになり、伝送ゲート342がターンオフになる。制
御信号SIGが伝送ゲート343に対する入力として印加され
るので、この信号がフリップフロップ345のＤ入力へ通
過し、こうしてフリップフロップ345のＱ出力から取出
される信号HLSを更新する。出力信号HLSが伝送ゲート34
2の入力に帰還されるので、制御信号の各フレーム内の
３番目のパルスがない場合、信号HLSの値はラッチされ
たまヽである。クロック信号CLKがフリップフロップ342
のクロック入力に印加される。ラッチ123の出力が出力
選択器120に供給される。

これに較べて、ディフォールト・ラッチ124は略同様に
動作するが、各フレーム内の４番目のパルスに応答す
る。即ち、ディフォールト・ラッチは制御信号の各フレ
ームのパルスS0及びS1に応答する。然し、ディフォール
ト・ラッチ124の出力がフリップフロップ353の出力か
ら取出されるので、相補的な信号▲▼が出力選択
器120に供給されることに注意されたい。

普通の動作では、出力選択器120はフリップフロップ326
からの制御信号を単に反転して通過させる様に作用す
る。この後、この信号がオン／オフ出力信号となって、
制御及び感知部分113（第４図）に印加される。然し、I
/O点とマイクコントローラの間の通信が消えると（即
ち、制御信号SIGがないと）、出力のオン／オフ信号
は、強制的に信号▲▼及びHLSによって決定され
た予定の所望の状態になる。信号▲▼及びHLSが
両方共出力選択器120に対する入力として印加される。
通信が失われた場合、出力選択器は、どちらが予め選択
されているかに応じて、最終状態を保持するか又はディ
フォールト状態を選択する。この予め選択するのは、通
信が失われた場合に、I/O点を強制的に好ましい安全な
状態になる為である。

信号▲▼及びHLSが出力選択器120のノア・ゲート
335の入力になる。このゲートの出力がノア・ゲート337
に対する一方の入力になる。ノア・ゲート337に対する
２番目の入力はフリップフロップ326の出力からの信
号である。この為、ノア・ゲート335がノア・ゲート337
を制御して、信号▲▼又はHLSの何れか一方が高
レベルにある時、ノア・ゲート337が単にフリップフロ
ップ326からの制御信号を反転する様にする。他方、信
号▲▼が低レベルであり（すなわち、通信が失わ
れており）、信号HLSも低レベルである場合、ノア・ゲ
ート335の出力は高レベルであり、ノア・ゲート337の出
力を低レベルに保つ。信号▲▼、HLS及びDEFがノ
ア・ゲート336に印加される。ゲート336の出力が、ノア
・ゲート337からの出力と共に、オア・ゲート338に対す
る入力として印加される。オア・ゲート338の出力がオ
ン／オフ制御信号である。この為、通信が失われ（信号
▲▼が低レベル）且つ最終状態を保持する指令が
ない（信号HLSが低レベル）場合、オア・ゲート338から
のオン／オフ出力信号がディフォールト信号DEFになる
様に選択される（即ち、信号▲▼がオア・ゲート
336によって反転される。）従って、その動作は、通信
が失われ、最終状態保持が選択されていない場合、ディ
フォールト状態が選択される様になっている。ディフォ
ールト状態が選択された場合でも最終状態を保持するか
どうかは、勿論、最終状態保持ラッチ123及びディフォ
ールト・ラッチ124を適当にセットすることによって制
御し得る。

以上は、制御及び通信部分111の順方向通路を詳しく説
明したものである。符号化診断情報は、前に説明した様
に、状態ラッチ125及び４者択１のデータ選択器129を介
して送り返される。情報の符号化は第10図について詳し
く説明するがこヽでは、状態ラッチ125に対する入力信
号X0乃至X3が、第３図のマイクロコントローラ90に送り
返される診断情報及びその他の情報を含む様に符号化さ
れる。状態ラッチ125はモートローラ・インコーポレー
テッド社から入手し得る商品名LS14174型の様な市場で
入手し得る装置であってよい。符号化情報（X0乃至X3）
が、状態符号化器125に供給される信号SYNCの立上り
で、状態ラッチ125にラッチされる。この為、制御信号
の各フレームで新しい一組のデータがラッチされる。こ
のデータがI/O点の動作パラメータの表わす診断信号を
形成する。

状態ラッチ125からのデータが４者択１のデータ選択器1
29を介してバッファ増幅器360からマイクロコントロー
ラ90にビット毎に伝送される。データ選択器129が２ビ
ット計数器121からの現在値に応答して、信号X0乃至X3
の値を順次供給する。例えば、各フレーム内の最初のパ
ルスを受取った時、診断データのビットX0が同時に伝送
される。データ選択器129はモートローラ・インコーポ
レーテッド社の商品名MC14052型の様な市場で入手し得
る装置であってよい。

第10図は第４図の符号化器125の様な状態符号化器の真
理値表を例示する。第10図の真理値表を持つ符号化器
は、当業者であれば、標準的な組合せ論理素子を用いて
容易に実現することが出来る。

第10図について説明すると、入力状態が表の左側部分の
一番上に水平方向に列記されている。その下の各列に
は、各々の入力がとり得る値が記されている。この表
「１」は或る値が真（例えば高レベルの信号）であるこ
と、「０」は或る値が真でないこと、「Ｘ」は「ドント
ケア」（即ち１であっても０であっても影響はないこ
と）を表わす。状態符号化器125の４ビット出力（X0乃
至X3）が図表の右側部分に示されており、X0乃至X3が４
列にわたって横に並べてある。従って４列を通る各々の
横の行が４ビット・ワードであり、これがI/0点の状態
を一意的に限定する。この４ビット・ワードが、第４図
のマイクロコントローラ92、そして最終的にはCPU（第
１図）に送り返される診断データである。

例えば、真理値表で、第１行は低電圧の列が高レベルで
あり、他の列は不確定の「ドントケア」状態である。こ
の状態では、４ビット出力は全部「０」であると一意的
に決定される。この全部「０」の４ビット・ワードは、
I/O点の電源装置が切れたことを表わす。別の例とし
て、第６行は、出力がオンに指示されているが、出力が
短絡状態であることを示している。即ち、「オン／オ
フ」を表わす第１列に「１」が現われ、I/O点をターン
オンすべきことを表わすと同時に、過電流の列（第６
列）に過電流の表示がある。この状態に対する４ビット
出力ワードは、X3が「１」である他は全部「０」であ
る。同様に、I/O点の種々な状態を限定する15個一組の
一意的な４ビット・ワードがある。

以上、プログラマブル制御装置に有用な改良された入力
／出力装置の特徴を説明した。この発明を実施する最善
の様式を説明したが、当業者であれば、この発明を逸脱
ぜずに、この他の種々の変更を加えることが出来よう。
従って、特許請求の範囲は、この発明の範囲内で可能な
全ての変更を包括するものであることを承知されたい。

【図面の簡単な説明】

第１図はこの発明のインテリジェント入力／出力（I/
O）装置を含むプログラマブル制御装置の簡略ブロック
図である。第２図は何れも第１図のI/O装置に使う様に
構成した個別のI/Oモジュール及び携帯式の監視装置に
考えられる物理的な形状の１例を示す斜視図である。第
３図は第１図の１つのI/Oモジュールを詳しく示すブロ
ック図である。第４図は第３図に示した形式のI/O点に
対する通信部分と制御及び簡知部分との感略ブロック図
である。第５図及び第６図は第４図の回路に関連する信
号の関係を示す波形図である。第7A図、第7B図及び第7C
図は第４図のI/O回路に使うことの出来る種々の入力／
出力スイッチング回路を示す回路図であり、第7A図は直
流源回路、第7B図は直流シンク回路及び第7C図は交流回
路を夫々示す回路図である。第８図は第４図のI/O点の
制御及び感知部分の回路図である。第９図は第9A乃至9C
図の回路の接続の仕方を示す配置図であり、第9A図、第
9B図及び第9C図は第４図のI/O点の通信部分の詳しい回
路図である。第10図は第４図の通信部分の状態符号化器
に於ける組合せ論理として、診断及び状態データを４ビ
ット符号化信号に関係づける真理値表を示す図表であ
る。 （主な符号の説明） 20:中央処理装置 28,106:通信回線 24,25,26:I/Oモジュール 36,90:マイクロコントローラ 37乃至39,81乃至88:I/O点 111:通信部分 113:制御及び感知部分 141,146,175,176:絶縁ゲート・トランジスタ 148,167,189:前置負荷抵抗 149,158,186:入力／出力端子 152,159,190:負荷リターン端子 155,160,187:入力リターン端子

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 12/46 Ｈ０４Ｑ 9/02 Ｂ Ｇ０５Ｂ 19/05 Ｌ (72)発明者 ロナルド・エリツク・ガーリス アメリカ合衆国、バージニア州、シヤロツ ツビル、セーリスベリー・スクエアー、９ 番 (72)発明者 ケネス・マイケル・ホレツト アメリカ合衆国、バージニア州、アーリス ビル、スプリング・レイク・ドライブ、 725番 (72)発明者 マイケル・ジヨセフ・ツソー アメリカ合衆国、バージニア州、アフト ン、ボツクス・826、アールテー・２（番 地なし) (56)参考文献 特開 昭53−10235（ＪＰ，Ａ)

Claims (28)

【特許請求の範囲】
1. 【請求項１】プログラマブル制御装置の入力／出力（I/
   O）装置に用いられ、該I/O装置の制御要素と、制御情報
   に従って作動され又は不作動される出力制御装置を含む
   被制御要素との間で制御及び動作パラメータに関する情
   報を交換する通信方法に於て、 （ａ）前記制御要素内で、各フレームが前記制御情報を
   構成する少なくとも１つの制御パルスを持つ様な逐次的
   なパルス・フレームの形をした制御信号を発生し、 （ｂ）前記制御信号を前記被制御要素に伝送し、該被制
   御要素内で、各フレームの各制御パルスから一定の予め
   選ばれた期間の後に、各制御パルスに対して１つずつク
   ロック・パルスを発生し、 （ｃ）前記被制御要素内で、前記制御信号とは独立に、
   該被制御要素の動作パラメータを表わす値を持つ診断信
   号を発生し、 （ｄ）各フレームで前記クロック・パルスを用いて前記
   制御情報をサンプリングすると共に、前記診断信号の値
   を前記制御要素に伝送する段階を有する通信方法。
2. 【請求項２】特許請求の範囲第１項に記載した通信方法
   に於て、前記制御信号の各フレームが、何らパルスが現
   われない消失パルス期間を含んでおり、該消失パルス期
   間が１フレームの終りを定めている通信方法。
3. 【請求項３】特許請求の範囲第２項に記載した通信方法
   に於て、前記制御信号の各フレームが前記制御情報を構
   成する一連のパルスを含んでいる通信方法。
4. 【請求項４】特許請求の範囲第３項に記載した通信方法
   に於て、前記一連のパルスがパルス幅変調されている通
   信方法。
5. 【請求項５】特許請求の範囲第４項に記載した通信方法
   に於て、前記診断信号が多重ビット・ディジタル信号で
   構成され、各フレームで前記制御要素に伝送されるビッ
   ト数が同じフレーム内の前記一連のパルスの中のパルス
   数に等しい通信方法。
6. 【請求項６】プログラマブル制御装置の入力／出力（I/
   O）装置に用いられる入力／出力モジュールに於て、 各フレームが所望の制御状態を定める少なくとも１つの
   制御パルスを持つ様な逐次的なパルス・フレームの形を
   した制御信号を発生する動作制御装置と、 前記制御状態に従って作動され又は不作動にされる出力
   制御装置を持つ、前記動作制御装置に接続された少なく
   とも１つのI/O点であって、更に、（ａ）各制御パルス
   に応答して、各フレームで各制御パルスから一定の予め
   選ばれた期間の後に各制御パルスに対して１つずつクロ
   ック・パルスを発生するタイミング手段、（ｂ）前記I/
   O点の動作状態を表わす値を持つ診断信号を発生する手
   段、（ｃ）各クロック・パルスを受け、各フレームで各
   クロック・パルスに応答して、所望の制御状態を判定す
   る為に各制御パルスをサンプリングする手段、及び
   （ｄ）各クロック・パルスを受け、各フレームで前記ク
   ロック・パルスに応答して前記診断信号の値を前記動作
   制御装置に伝送する手段を含む少なくとも１つのI/O点
   とを有する入力／出力モジュール。
7. 【請求項７】特許請求の範囲第６項に記載した入力／出
   力モジュールに於て、前記動作制御装置の発生する前記
   制御信号の各フレームが、一連の制御パルスに続いて、
   何らパルスの現われない消失パルス期間を含み、該消失
   パルス期間が１フレームの終りを定めている入力／出力
   モジュール。
8. 【請求項８】特許請求の範囲第７項に記載した入力／出
   力モジュールに於て、各フレームの少なくとも最初の２
   つのパルスが、制御状態を定める為に同様にパルス幅変
   調されたパルスである入力／出力モジュール。
9. 【請求項９】何れも制御するプロセスに近接して配置さ
   れる複数個の入力／出力モジュールを持つ形式のプログ
   ラマブル制御装置の入力／出力装置で、前記モジュール
   に使われる回路に於て、 指令信号によって作動され又は不作動にされる出力制御
   手段と、 逐次的なパルス・フレームの形をした少なくとも１つの
   制御信号を発生する動作制御装置であって、各フレーム
   が前記出力制御手段に対する制御状態を定める少なくと
   も１つの制御パルスを含むと共に、何らパルスの現われ
   ない消失パルス期間を含み、該消失パルス期間は予め選
   ばれた第１の持続時間に達した時に１フレームの終りを
   定める様になっている動作制御装置と、 前記制御信号を受取る通信及び制御部分であって、前記
   少なくとも１つの制御パルスに応答して、各フレームで
   の前記制御状態に従って前記出力制御手段を作動し又は
   不作動にする前記指令信号を発生する手段、及び前記消
   失パルス期間に応答して、当該通信及び制御部分を各フ
   レームで同期して動作させる手段を含んでいる通信及び
   制御部分と、 前記出力制御手段の動作状態を表わす状態信号を発生す
   る感知手段とを有し、 前記通信及び制御部分が、前記状態信号を受取り、それ
   に応答して前記制御信号の各フレームごとに更新される
   診断信号を発生する符号化手段、及び前記制御信号の各
   フレームごとに前記診断信号を前記動作制御装置に伝送
   する第１の選択手段を含んでいる回路。
10. 【請求項１０】特許請求の範囲第９項に記載した回路に
    於て、前記制御信号の各フレームが前記制御状態を定め
    る一連のパルスを含んでいる回路。
11. 【請求項１１】特許請求の範囲第10項に記載した回路に
    於て、各フレームの少なくとも最初の２つのパルスが、
    前記出力制御手段を作動し又は不作動にする為の指令信
    号を決定する為に、同様にパルス幅変調されたパルスで
    ある回路。
12. 【請求項１２】特許請求の範囲第11項に記載した回路に
    於て、前記通信及び制御部分が、前記消失パルス期間に
    応答して、該消失パルス期間の持続時間が予め選ばれた
    第２の値に達した時は、前記出力制御手段を予め選ばれ
    た状態に設定する第２の選択手段を含んでいる回路。
13. 【請求項１３】特許請求の範囲第12項に記載した回路に
    於て、複数個の前記出力制御手段を持つと共に、それに
    対応する複数個の前記通信及び制御部分を持ち、前記動
    作制御装置により各々の前記通信及び制御部分に対して
    １つずつ制御信号が発生される回路。
14. 【請求項１４】プログラマブル制御装置の入力／出力
    （I/O）装置に用いて、該I/O装置の制御要素と、制御情
    報に従って作動され又は不作動にされる出力制御装置を
    含む被制御要素との間で制御情報及び診断情報を交換す
    る方法に於て、 （ａ）前記制御要素でパルス列を発生して逐次的なパル
    ス・フレーム形成し、各フレームは一連のパルスに続い
    て、何らパルスが現われない消失パルス期間を含み、前
    記一連のパルスは前記被制御要素に伝送すべき２進制御
    情報を表わしており、 （ｂ）前記パルス列を前記被制御要素に伝送し、該被制
    御要素内で、各フレームの各パルスにより該パルスから
    予め選ばれた期間後にクロック・パルスを発生させ、該
    クロック・パルスにより前記２進情報をラッチ回路に入
    力させて、前記被制御要素に対する被制御状態を定め、
    各々の前記消失パルス期間により各フレームの終りを表
    わす同期信号を開始して被制御要素をリセットし、 （ｃ）前記被制御要素内で、該被制御要素に関係する動
    作パラメータを表わす多重ビット診断信号を発生し、 （ｄ）前記パルス列の各フレームの伝送と同時に前記多
    重ビット診断信号を前記制御要素に伝送する段階を有す
    る方法。
15. 【請求項１５】特許請求の範囲第14項に記載した方法に
    於て、前記多重ビット診断信号が前記パルス列の各フレ
    ームごとに更新される方法。
16. 【請求項１６】何れも制御するプロセスに近接して配置
    される複数個の入力／出力モジュールを持つ形式のプロ
    グラマブル制御装置の入力／出力装置で、前記モジュー
    ルに使われる回路に於て、 指令信号によって作動され又は不作動にされる出力制御
    手段と、 逐次的なパルス・フレームの形をした少なくとも１つの
    制御信号を発生する動作制御装置であって、各フレーム
    が一連のパルスに続いて、何らパルスが現われない消失
    パルス期間を含み、該一連のパルスのうちの少なくとも
    最初の２つのパルスは前記出力制御手段に対する制御状
    態を定め、該消失パルス期間は予め選ばれた第１の持続
    時間に達した時に１フレームの終りを定める様になって
    いる動作制御装置と、 前記制御信号を受取る通信及び制御部分であって、前記
    最初の２つのパルスに応答して各フレームでの前記制御
    状態に従って前記出力制御手段を作動し又は不作動にす
    る前記指令信号を発生する手段、及び前記消失パルス期
    間に応答して、該通信及び制御部分を各フレームで同期
    して動作させる手段を含んでいる通信及び制御部分と、 前記出力制御手段の動作状態を表わす状態信号を発生す
    る感知手段とを有し、 前記通信及び制御部分が、（ａ）前記状態信号を受取
    り、それに応答して前記制御信号の各フレームで更新さ
    れる診断信号を発生する符号化手段、（ｂ）前記制御信
    号の各フレームごとに前記診断信号を前記動作制御装置
    に伝送する第１の選択手段を、（ｃ）前記消失パルス期
    間に応答して、該消失パルス期間の持続時間が予め選ば
    れた第２の値に達した時に前記出力制御手段を予め選ば
    れた状態に設定する第２の選択手段、（ｄ）前記一連の
    パルスの内の予め選ばれた第１のパルスに応答して前記
    制御信号の各フレームで更新することが出来る、最終状
    態保持値を発生する最終状態保持ラッチ、及び（ｅ）前
    記一連のパルスの内の予め選ばれた第２のパルスに応答
    して前記制御信号の各フレームで更新し得る、ディフォ
    ールト値を発生するディフォールト・ラッチを含み、前
    記第２の選択手段が、前記最終状態保持値に応じて、前
    記予め選ばれた状態を前記制御信号の前のフレームの状
    態又はディフォールト値にする論理手段を含んでいる回
    路。
17. 【請求項１７】特許請求の範囲第16項に記載した回路に
    於て、前記符号化手段が、前記状態信号を２進ビット・
    パターンに符号化して前記診断信号を形成する状態符号
    化器で構成され、前記第１の選択手段が、各フレームの
    前記診断信号をラッチする手段、及び前記ビット・パタ
    ーンを各フレームごとに前記動作制御装置に対する一連
    のビットとして伝送するデータ選択器とで構成されてい
    る回路。
18. 【請求項１８】特許請求の範囲第17項に記載した回路に
    於て、前記通信及び制御部分が、各フレームの最初２つ
    のパルスに応答して、受取った該最初の２つのパルスが
    同様なパルスである時にだけ、前記指令信号が更新され
    るようにすると共に、受取った前記最初の２つのパルス
    が同様なパルスでなかった時は、前記指令信号が前のフ
    レームの値に保持される様にするデータ・フィルタを含
    んでいる回路。
19. 【請求項１９】特許請求の範囲第18項に記載した回路に
    於て、前記通信及び制御部分が、フレームの各パルスに
    応答して対応するロック・パルスを発生すると共に、前
    記消失パルス期間に応答して、該消失パルス期間が前記
    予め選ばれた第１の時間に達した時は同期パルスを発生
    し且つ該消失パルス期間が前記予め選ばれた第２の時間
    に達した時は通信欠如パルスを発生するタイミング手段
    を含んでおり、前記クロック・パルスは前記最終状態保
    持ラッチ及び前記ディフォールト・ラッチのクロック動
    作を行う為に供給され、前記同期パルスは各フレームで
    前記通信及び制御部分の動作を同期させる為に供給さ
    れ、前記通信欠如パルスが前記予め選ばれた状態を選択
    する為に供給される回路。
20. 【請求項２０】特許請求の範囲第19項に記載した回路に
    於て、前記出力制御手段が絶縁ゲート・トランジスタを
    含んでいる回路。
21. 【請求項２１】特許請求の範囲第20項に記載した回路に
    於て、前記絶縁ゲート・トランジスタが前記出力制御手
    段に通される電流の主要部分を通す主電流部分、及び前
    記電流の一部分を通すエミュレーション部分を持つ形式
    のものである回路。
22. 【請求項２２】特許請求の範囲第21項に記載した回路に
    於て、前記通信及び制御部分が、前記クロック・パルス
    を計数する様に作用するパルス計数器を含み、該パルス
    計数器は、前記データ・フィルタを１フレームの最初の
    ２つのパルスだけに応答させ、前記最終状態保持ラッチ
    を１フレームの３番目のパルスだけに応答させ、且つデ
    ィフォールト・ラッチを１フレームの４番目のパルスだ
    けに応答させる出力値を発生する回路。
23. 【請求項２３】特許請求の範囲第22項に記載した回路に
    於て、前記感知手段が１対の抵抗を含み、一方の抵抗は
    絶縁ゲート・トランジスタのエミュレーション部分を通
    る電流を感知する様に配置されて、１つの状態信号を発
    生し、他方の抵抗は負荷電圧を感知する様に配置されて
    別の状態信号を発生する回路。
24. 【請求項２４】特許請求の範囲第23項に記載した回路に
    於て、複数個の前記出力制御手段及び対応する複数個の
    前記通信及び制御部分を持ち、前記動作制御装置が各々
    の前記通信及び制御部分に対して１つずつ、複数個の制
    御信号を発生する回路。
25. 【請求項２５】プログラマブル制御装置の入力／出力
    （I/O）の装置に用いて、該I/O装置の制御要素と、制御
    情報に従って作動され又は不作動にされる出力制御装置
    を含む被制御要素との間で制御情報及び診断情報を交換
    する方法に於て、 （ａ）前記制御要素でパルス列を発生して逐次的なパル
    ス・フレーム形成し、各フレームは一連のパルスに続い
    て、何らパルスが現われない消失パルス期間を含み、前
    記一連のパルスは前記被制御要素に伝送すべき２進制御
    情報を表わしており、各フレームの最初の２つのパルス
    は、前記出力制御装置の制御状態を各フレームで作動し
    又は不作動にする為に、前記２進情報により同様にパル
    ス幅変調されており、前記被制御要素は、受取った前記
    最初の２つのパルスが同様なパルスでなかった時、前の
    フレームの制御状態に保持され、 （ｂ）前記パルス列を前記被制御要素に伝送し、該被制
    御要素内で、各フレームの各パルスにより前記２進情報
    のラッチ回路に対する入力を開始して、前記被制御要素
    に対する被制御状態を定め、各々の前記消失パルス期間
    により各フレームの終りを表わす同期信号を開始して前
    記被制御要素をリセットし、 （ｃ）前記被制御要素内で、該被制御要素に関係する動
    作パラメータを表わす多重ビット診断信号を発生し、各
    フレームごとに該診断信号を更新し、 （ｄ）前記パルス列の各フレームの伝送と同時に前記多
    重ビット診断信号を前記制御要素に伝送する段階を有す
    る方法。
26. 【請求項２６】特許請求の範囲第25項に記載した方法に
    於て、前記消失パルス期間が予め選ばれた持続時間を越
    えて伸びたとき、前記制御装置を予め選ばれた状態に設
    定する方法。
27. 【請求項２７】特許請求の範囲第26項に記載した方法に
    於て、前記制御要素内で、前記被制御要素の最終状態保
    持（HLS）ラッチのHLS値を更新する為のパルスとして各
    フレームの予め選ばれた第１のパルスを発生すると共
    に、前記被制御要素のディフォールト・ラッチのディフ
    ォールト値を更新する為のパルスとして各フレームの予
    め選ばれた第２のパルスを発生し、これにより、前記制
    御装置の前記予め選ばれた作動状態又は不作動状態が、
    HLS値に応じて、前のフレームの状態又はディフォール
    ト値になる様に決定される方法。
28. 【請求項２８】特許請求の範囲第27項に記載した方法に
    於て、前記多重ビット診断信号が、各フレームの前記一
    連のパルスと対応してビット毎に伝送される方法。