JPH0646393B2 - 分布形入力／出力装置 - Google Patents

Description

【発明の詳細な説明】 この発明は全般的なプログラマブル制御装置に用いる装
置及び方法、特にインテリジェント（intelligent）入
力／出力装置に関する。

発明の背景 プログラマブル制御装置を用いたプロセス制御は、プロ
セスの種々のセンサからの入力信号を収集して、プロセ
スの被制御要素に対する出力信号を発生する。こうして
プロセスが内蔵プログラムと、センサから報告されたプ
ロセスの状態との関数として制御される。勿論、数多く
の多種多様なプロセスにこういう制御が用いられ、例え
ば工業的なプロセス、コンベヤ・システム、化学、石油
及び治金の各プロセスの逐次的な動作を何れもプログラ
マブル制御装置によって有利に制御することが出来る。

プログラマブル制御装置は比較的最近開発されたもので
ある。従来のプログラマブル制御装置は、広義に云え
ば、内蔵プログラムを実行するデータ処理装置と、プロ
グラム並びに入力及び出力の状態に関係するデータを記
憶するのに十分な規模の記憶装置と、１つ又は更に多く
の電源とで構成された中央処理装置（ＣＰＵ）を有す
る。更に、入力／出力（Ｉ／Ｏ）装置が中央処理装置
と、入力装置並びに制御されるプロセスの被制御要素と
の間のインターフェイスになる。

入力／出力（Ｉ／Ｏ）装置はプログラマブル制御装置の
開発以来、比較的変わらないまゝであり、最も改良を必
要とするものである。Ｉ／Ｏ装置に幾分の進歩が見られ
るが、その改良は一般的に従来の線上にある。例えば米
国特許第４２９３９２４号に記載されるＩ／Ｏ装置で
は、インターフェイスの密度が増加されている。米国特
許第４２４７８８２号に記載された別の方式は、入力／
出力装置に対するハウジングを改良することに力を注い
でいる。制御を必要とするプロセスが複雑になり、プロ
セスと中央処理装置の間の情報交換量を一層多くするこ
とが必要になるにつれ、Ｉ／Ｏ装置に関するこの他の改
良方式が必要になって来た。

従来のＩ／Ｏ装置は多数の個別のＩ／Ｏ点で構成されて
おり、その各々が入力装置例えばリミット・スイッチ、
圧力スイッチ等）からの信号を受取るか、或いは出力装
置（例えばソレノイド、モータ起動装置等）に制御信号
を供給するかの一方に専用なっており、そのどちらかに
なるかは、特定Ｉ／Ｏ点の回路をどういう構成にするか
によって決まる。即ち、Ｉ／Ｏ点は入力点であるか出力
点であるか、その何れか一方に専用であり、一方の用途
から他方の用途に容易に変換することが出来ない。

従来のＩ／Ｏ装置（特に複雑なプロセスに用いた時）の
１つの問題は、設備費が高いことである。典型的には、
Ｉ／Ｏモジュール又は回路カードが、カード・ラック又
はケージ内に収容されている。大規模な又は複雑なプロ
セスを制御する為、各々のラック又はケージに非常に多
数のＩ／Ｏ点を設けなければならない。全ての入力及び
出力装置からの配線をＩ／Ｏラックに持って来なければ
ならないので、この為必然的に相当量の配線経費（手間
と材料）が要る。

大形のＩ／Ｏラックを使うことによって別の問題が起
る。これは、全ての配線をラックに持ち込んで終端する
のが困難である場合が多いからである。（制御するプロ
セスに入力／出力を一層近づけようとして）Ｉ／Ｏ装置
の少なくとも一部分をＣＰＵから離れた外被又はラック
内に設けることがよく知られているが、１箇所（遠隔で
あっても）に入力／出力の配線が集中するから、この問
題は依然として解決されていない。集中Ｉ／Ｏ装置に於
ける放熱でも問題がある。その理由で、Ｉ／Ｏ装置をそ
の最適定格より低い所で使うことが必要になる場合が多
い。

現在のＩ／Ｏ装置に伴う別の問題は、誤動作がプログラ
マブル制御装置自体の中で発生したのか、或いは制御し
ているプロセスで発生したのかの診断及び故障発見が困
難であることである。経験によると、制御装置に関連す
る大抵のオンラインの故障はＩ／Ｏ装置で発生してい
る。現在では、ＣＰＵ部分が非常に高度になり、これは
例えばマイクロプロセッサ技術並びデータ処理の進歩に
よるところが大きい。然し、電気的な故障が起った時、
その問題を早期に検出し、どういう性格のものであるか
を早期に診断することが重要である場合が多い。プロセ
スのあ或る部分が制御出来なくなってからではなく、故
障した部分を早めの警告によって検出することが当然望
ましい。

従来のＩ／Ｏ装置では、故障の早期検出が困難であり、
故障を表わす信号が出ても、その精密な場所と性格は明
らかでないことがある。多くの場合、制御装置の入力／
出力の故障をプロセス内の故障した要素（例えばモー
タ、押ボタン等）と区別するのが困難でもある。特に制
御装置のＩ／Ｏ装置では、診断の特徴が正に欠如してい
た。従って、Ｉ／Ｏ装置を診断し、その故障を防止する
為の改良が強く求められている。

各々のＩ／Ｏ点が普通はヒューズによって保護されてい
るので、故障を診断することが困難になることがある。
ヒューズは特定のＩ／Ｏモジュールを過電流から保護す
るが、これは余分な問題を生じる場合も多い。例えば、
単なる過渡的な電流によりヒューズが切断した場合、故
障点を突止めてヒューズを交換するまで、Ｉ／Ｏ点は完
全に不作動のまゝにされることがある。

これと幾分関係した問題は、Ｉ／Ｏ装置の制御部分と被
制御部分の間で診断及び制御情報を交換することに関す
る。これは、例えば、Ｉ／Ｏ装置を構成する為に分布し
たＩ／Ｏモジュールを使う場合に生る。このような場
合、情報を交換するための簡単で信頼性のある手段並び
に方法を提供することが望ましい。

従来のＩ／Ｏ装置の別の欠点は、（前に述べたことであ
るが）各々のＩ／Ｏ点が厳密に入力点又は出力点として
作用することである。同一の点を一方の用途から他方の
用途に容易に変換することが出来ない。従って、プログ
ラマブル制御装置の利用者は、初期の需要の見積りに基
づいて、入力機能及び出力機能を別々に選択することが
要求される。予測し難い将来の需要に対する融通性が欠
如していることは明らかである。更に、Ｉ／Ｏ点はグル
ープ（例えば配カードあたり６個又は８個の点）として
利用し得るのが典型的であるから、制御装置内には使わ
れてない非常に多数のＩ／Ｏ点がある場合が多い。

従って、この発明の主な目的は、従来のＩ／Ｏ装置のこ
ういう欠点を解決する入力／出力装置を提供することで
ある。更に特定して云えば、各々のＩ／Ｏ点を入力点と
して又は出力点として動作する様に選ぶことが出来る様
なＩ／Ｏ装置を提供することが求められる。

更に、各々のＩ／Ｏ点が、ヒューズ又は遮断器を使わず
に、過電流及び過電圧状態に対して自己保護になってい
て、各々のＩ／Ｏ点がＩ／Ｏ装置内でも、制御されるプ
ロセス内でも、連続的に自動的に故障診断され、検出さ
れた故障を確認して自動的に報告する様な入力／出力装
置を提供することが求められる。したがって、この発明
の別の特定の目的は、配線も利用も簡単で経済的であ
り、制御するプロセス又はこのプロセスの特定の部分に
密に接近して配置される様に、分布したグループ又はモ
ジュールとして個々のＩ／Ｏ点を有するＩ／Ｏ装置を提
供することである。この発明の別の目的は、普通の中央
処理装置とは独立に、各々のＩ／Ｏ点を監視し、制御
し、故障診断する手段を含むＩ／Ｏ装置を提供すること
である。この発明のその他の目的、特徴及び利点は、以
下の詳しい説明から明らかになろう。

発明の概要 この発明はプログラマブル制御装置に使うインテリジェ
ント入力／出力装置を提供する。この装置は、その各々
が制御するプロセス又はその一部分に近接して配置し得
る様な複数個の入力／出力（Ｉ／Ｏ）モジュールを持っ
ている。各モジュールが通信回線を介して、Ｉ／Ｏ制御
器を通じて中央処理装置（ＣＰＵ）に相互接続される。
各モジュールは複数個の入力／出力回路で構成されてお
り、その各々の入力／出力回路は（プロセスからの入力
信号を受取る）入力回路として、又は（プロセスに対す
る出力制御信号を供給する）出力回路として選択的に動
作させることが出来る。この一方又は他方のどちらとし
て動作させるかの選択は、ＣＰＵとそれに記憶された動
作プログラムによって制御することが好ましい。更に各
々のＩ／Ｏモジュールは、各々のＩ／Ｏ回路を直接的に
制御すると共に、各々のＩ／Ｏ回路とＩ／Ｏ制御器及び
ＣＰＵとの間で診断信号及び制御信号を秩序正しく交換
する動作制御装置（マイクロコントローラ）を持ってい
る。各モジュールの動作制御装置とその各々のＩ／Ｏ回
路との間の通信は、１対の導体を介して行うことが好ま
しい。その一方の導体が一組の反復的な制御信号（例え
ば信号フレームの形式で）を伝達し、その他方が符号化
された診断信号を伝達する。各々のＩ／Ｏモジュールの
特徴として、Ｉ／Ｏ回路とプロセスとの間で入力信号及
び出力信号を伝達する導体を終端する手段を設ける。

この発明の要旨は特許請求の範囲に具体的に且つ明確に
記載してあるが、この発明は以下図面について説明する
所から、更によく理解されよう。

発明の詳しい説明 第１図に示すプログラマブル制御装置は中央処理装置
（ＣＰＵ）２０、入力／出力（Ｉ／Ｏ）制御器２２、複
数個の入力／出力（Ｉ／Ｏ）モジュール２４乃至２６、
及び各々のＩ／Ｏモジュール２４乃至２６をＩ／Ｏ制御
器２２と相互接続するデータ通信回線２８を有する。こ
れらのＣＰＵ ２０を除く部品は、全般的に制御装置の
入力／出力装置を構成する。ＣＰＵ ２０は大体普通の
設計であって、データを処理して制御する為の１つ以上
のマイクロプロセッサと、動作プログラム及び入力／出
力データを記憶し、更に内蔵プログラムの実行及び制御
の実施に使われる、計算で求められた他の中間又は永久
データを記憶する為のメモリとを含んでいてよい。更
に、ＣＰＵ ２０が十分に機能を持つ様にする為に、必
要に応じて、電源装置の様な他の普通の要素も設けられ
る。Ｉ／Ｏ装置器２２が種々のＩ／Ｏモジュール２４乃
至２６とＣＰＵ ２０との間で交換される情報を制御す
る。

各々のＩ／Ｏモジュール２４乃至２６は、ＣＰＵ ２０
及びＩ／Ｏ制御器２２から離れていて、制御するプロセ
スに密に接近する別々の場所に置くことが出来る。第１
図には３つのＩ／Ｏモジュールしか示してないが、実際
の数がこれよりずっと多いことは云うまでもない。例え
ばこゝで説明する装置では、１６個の別々のＩ／Ｏモジ
ュールを容易に収容することが出来る。各々のＩ／Ｏモ
ジュールは他のモジュールとは独立であり、夫々他の全
てのＩ／Ｏモジュールによって制御されるプロセスとは
別個のプロセスを制御する為の専用のモジュールとする
ことが出来る。

第１図では、例えばＮ番目のＩ／Ｏモジュール２６が一
般化して示したプロセス３０を制御することが示されて
いる。プロセス３０に関連する入力及び出力信号が、プ
ロセス３０とＩ／Ｏモジュール２６の間を伸びる導体３
２によって伝えられる。勿論、プロセス３０は事実上ど
んな形式であってもよい。然し、何れにせよ、それがプ
ロセス３０の状態を感知する種々のセンサ、スイッチ等
（具体的に示してない）を含んでいる。プロセスからの
情報はＩ／Ｏモジュール２６に対する入力信号の形であ
る。プロセス３０は、Ｉ／Ｏモジュール２６からの出力
信号を受取り、プロセス３０の制御を行う被制御要素
（例えばポンプ、モータ等、これも示してない）をも含
む。同様に、他の各々のＩ／Ｏモジュール２４，２５も
入力装置及び出力装置等の各プロセスに関連した装置に
相互接続される。

データ通信回線２８は直列回線であることが好ましい
が、ＣＰＵ ２０とＩ／Ｏモジュール２４乃至２６の間
で信号を並列に伝送することも容易に行うことが出来
る。何れの場合でも、Ｉ／Ｏモジュール２４乃至２６が
ＣＰＵ ２０との通信の為、通信回線２８に接続され
る。通信回線２８は１対の捩り導体、同軸ケーブル、光
ファイバー・ケーブルで構成することが出来、何れもコ
スト及び利用し易さと云う観点から受入れることが出来
る。

第１図のＩ／Ｏモジュール２４には各々のＩ／Ｏモジュ
ールの全体的な電子回路構造がブロック図で例示されて
いる。

即ち、マイクロコントローラ３６が、ＣＰＵ ２０と情
報を交換する為のインターフェイス・ポートを持つと共
に、Ｉ／Ｏモジュールの種々の要素を制御し且つ故障の
発生を診断する動作の内蔵プログラムを実施する為の関
連したメモリ（図に示してない）を持っている。更に複
数個の個別のＩ／Ｏ点（又はＩ／Ｏ回路）３７乃至３９
があり、その各々は入力点として又は出力点として選択
的に動作させることが出来、且つその各々は制御される
プロセスの入力又は出力要素と導体を介して直接的に個
別に結合される。Ｉ／Ｏ点３７乃至３９が導体母線４０
によってマイクロコントローラ３６に接続される。任意
の特定のＩ／Ｏモジュール２４乃至２６にあるＩ／Ｏ点
３７乃至３９の数は、放熱並びにマイクロコントローラ
３６の制約の様な実際的な観点によって決まる。然し、
１例として云えば、Ｉ／Ｏモジュール１個あたり１６個
のＩ／Ｏ点を設けるのが非常に実用的で便利であること
が判った。

入力及び出力部品の完全さ及び作用能力を検証すると共
に保守及び故障診断の為、監視装置４２が設けられてい
る。監視装置４２は手で持てる寸法にして、或るＩ／Ｏ
モジュールから別のＩ／Ｏモジュールへ容易に便利に移
動することが出来る様にすることが好ましい。これは各
々のＩ／Ｏモジュールにケーブルによって接続される様
になっている。このケーブルは、Ｉ／Ｏモジュールに固
定されたコネクタと合さるコネクタを持っている。この
ケーブル並びにそれと合うコネクタが第１図に図式的に
示されている。第１図では、監視装置４２がマイクロコ
ントローラ３６のインターフェイス・ポートを介してＩ
／Ｏモジュール２４に接続されている。

１つのＩ／Ｏモジュールに接続した時に、携帯式の監視
装置４２はこのモジュールのＩ／Ｏ点を監視して制御す
ることが出来る様にすると共に、このモジュールに関連
する診断情報を表示する。携帯式の監視装置が中央処理
装置（ＣＰＵ）２０とは無関係に、且つＣＰＵ ２０が
存在しなくても、こういう機能を実行することが有利で
ある。例えば監視装置４２は、出力点をオン及びオフに
転ずると共に、入力点の状態を読取る様に作用する。故
障が発生した場合、監視装置４２は故障の性格と場所の
表示をも発生することが出来る。携帯式の監視装置４２
が、英数字を表示するデータ表示パネル４４と、アドレ
ス・プログラミング並びにＩ／Ｏモジュール２４乃至２
６の作動を行わせる一組のキー・スイッチ４６を持つこ
とが認められよう。

第２図には、携帯式の監視装置及び個別のＩ／Ｏモジュ
ールの好ましい物理的な形が例示されている。即ち、図
示のＩ／Ｏモジュール５１は実質的に端子ブロックの形
をしていて、制御するプロセスの入力及び出力装置と接
続される導体に接続する為の１列の導体端子５３を持っ
ている。端子５３はねじ形接続部にすることが出来る。
この接続部では、ねじを接続線又は端子片に対して締付
ける。各々のＩ／Ｏ点又は回路が対応する端子接続部に
割当てられる。更に、外部電源（交流又は直流）に接続
する為、並びに第１図に示す様にデータ通信回線に接続
する為の端子が割当てられている。各々のＩ／Ｏ点の状
態を表示する発光ダイオード（ＬＥＤ）５５の形をした
可視表示器が設けられている。別のＬＥＤ ５７，５８
がモジュール５１の動作を表わす。例えばＬＥＤ ５７
は（モジュールの内部又は外部の何れかに）故障状態が
存在することを表わし、ＬＥＤ ５８は正常な動作状態
を表わす。モジュール５１にはケーブル・コクタ６０と
合さるコネクタ５９を設け、こうしてケーブル６１を介
して携帯式の監視装置４９に接続される。

図示の携帯式の監視装置４９は、第１図に関連して前に
説明した様に、それが接続されたＩ／Ｏモジュールを働
かせることが出来る。即ち、携帯式の監視装置は、Ｉ／
Ｏモジュールが第１図に示す様に中央処理装置に接続さ
れていなくても、それを作動して完全に検査することが
出来る。

第３図のブロック図はＩ／Ｏモジュール８０を詳しく示
している（これは第１図のモジュール２４乃至２６の内
のどの１つとも実質的に同じである）。即ち、Ｉ／Ｏモ
ジュール８０が８個の別々のＩ／Ｏ点８１乃至８８から
成るグループを持っている。各々のＩ／Ｏ点がマイクロ
コントローラ９０と制御及び診断情報信号をやり取りす
る。交流又は直流の電力が端子Ｈ及びＮに供給される。
端子Ｈ、Ｎに接続された電源が内部直流電源装置９４に
電力を供給すると共に、モジュール８０をその一部分と
して含むプログラマブル制御装置によって制御される外
部出力負荷（例えば被制御要素）があれば、この負荷に
対して電力を供給する。電源装置９４は単に、Ｉ／Ｏモ
ジュール内に含まれる、動作に直流電力を必要とする全
ての要素に対する直流電源である。

各々のＩ／Ｏ点８１乃至８８が夫々１対の導体９５乃至
１０２を介してマイクロコントローラ９０に接続され
る。各対の内のＤ線と呼ぶ一方の導体が関連したＩ／Ｏ
点に対する制御データを伝える。各対の他方の導体すな
わちＭ線がＩ／Ｏ点からの状態及び診断情報をマイクロ
コントローラ９０に伝える。各々のＩ／Ｏ点８１乃至８
８はまた電源装置９４から電力（例えば１５ボルト）を
受取る様に接続されていると共に、夫々電源端子Ｈ及び
Ｎにも接続されている。端子Ｈ、Ｎに接続された外部電
源が例えば交流１１５又は２３０ボルト線路である場
合、端子Ｈ及びＮは単にこの線路の活線側及び中性点側
を指す。然し、外部電源が直流である場合、端子Ｈはそ
の電源の正の側であり、端子Ｎは負の側である。更に各
々のＩ／Ｏモジュール８１乃至８８が２重作用を持つ入
力／出力端子を持っている。Ｉ／Ｏ点を出力点として動
作させた場合、そのＩ／Ｏ点の入力／出力端子が、プロ
セスの内、そのＩ／Ｏ点に制御作用が割当てられている
被制御要素（又は負荷）に接続される。他方、Ｉ／Ｏ点
が入力点として動作する場合、そのＩ／Ｏ点の入力／出
力端子が入力装置からの入力信号を受取る。この為、同
じ入力／出力線が、マイクロコントローラ９０からの指
令と、入力又は出力装置の２番目の（又は基準）接続と
に応じて、両方の作用に使われる。１例として、Ｉ／Ｏ
点８２が出力点として作用し、負荷装置８９に対する電
力をオン又はオフに転ずることが示されている。負荷８
９がＩ／Ｏ点８２の入力／出力線と電源のＮ線との間に
接続される。これと対照的に、Ｉ／Ｏ点８４が入力点と
して動作し、入力スイッチング装置９１が入力／出力と
電源のＨ線の間に接続されることが示されている。Ｉ／
Ｏ点８１乃至８８の任意の１つは、そのＩ／Ｏ点の内部
回路に幾分関係するが、出力様式では直流シンクの様な
直流源として、又は交流源として動作することが出来
る。回路のこういう面については後で詳しく説明する。

各々のＩ／Ｏ点８１乃至８８からＭ線を介してマイクロ
コントローラに供給される情報は、負荷電流の状態（高
又は低）、このＩ／Ｏ点に供給された電力レベル、Ｉ／
Ｏ点の温度状態、任意の入力装置の状態を報告するデー
タ並びにその他の情報を含んでおり、これら全ては後で
更に詳しく説明する。

第１図について概略を説明した様に、各々のＩ／Ｏ点８
１乃至８８の制御が最終的には中央処理装置によって決
定される。第３図では、ＣＰＵとの通信はマイクロコン
トローラ９０のインターフェイス・ポート（好ましくは
直列ポート）及びデータ通信回線１０６（第１図の２８
に相当する）を介して行われる。第３図のモジュール８
０と実質的に同様なこの他のＩ／Ｏモジュールもデータ
通信回線１０６に接続することが出来る。マイクロコン
トローラ９０は中央処理装置の指令に応答するが、Ｉ／
Ｏモジュール８０内にある各々のＩ／Ｏ点を局部的に分
布した形で制御する。マイクロコントローラ９０は動作
制御装置であって、内蔵プログラムに従って、中央処理
装置からの指令並びに各々のＩ／Ｏ点８１乃至８８から
Ｍ線を介して受取った信号の関数として動作する。第３
図には詳しく示してないが、マイクロコントローラ９０
はプログラムを記憶する為、並びにプログラムを実行し
て所期の制御作用を行うのに必要なその他のデータを記
憶する為のメモリをも含んでいる。

第４図の簡略ブロック図は、出力スイッチング装置を除
いたＩ／Ｏ回路の好ましい実施例を示す。即ち、Ｉ／Ｏ
点が通信部分１１１と制御及び感知部分１１３とを含
む。通信部分１１１（これを最初に説明する）がタイマ
１１７、出力データ・フィルタ１１９、出力選択器１２
０、２ビット計数器１２１、最終状態保持ラッチ１２
３、ディフォールト（default）ラッチ１２４、状態符
号化器１２５、状態ラッチ１１２７及びデータ選択器１
２９を含む。

通信部分１１１がＤ線を介して動作制御装置（例えば第
３図のマイクロコントローラ９０）からの信号ＳＩＧを
受取ると共に、導体６本の母線１１５を介して一組の状
態を表わす（診断）信号を受取る。通信部分１１１は制
御及び感知部分１１３に対してオン／オフ指令信号を発
生すると共に、Ｍ線を介してマイクロコントローラに対
し、診断信号（ＳＴＡＴＥ）を送る。オン／オフ指令信
号が最終的にスイッチング装置（これは絶縁ゲート・ト
ランジスタＩＧＴであることが好ましいが、後で説明す
る）を制御する。このスイッチング装置の動作は、Ｉ／
Ｏ点が入力点として作用するか出力点として作用するか
によって決まる。第５図及び第６図は通信部分１１１の
動作に関連する或る信号の間の関係を例示しており、こ
れらの図を第４図と共に参照されたい。

制御信号ＳＩＧは、オン／オフ情報、最終状態保持（Ｈ
ＬＳ）情報、デイフォールト状態（ＤＥＦ）情報及びタ
イミング情報を含む符号化パルス列である。これは一連
のフレームで構成され、各々フレームは２個又は４個の
パルスを含み、その後、１個のパルスが省略され、即ち
消失パルスが続いている。「消失パルス」が通信部分１
１の動作を再同期させるのに役立つ。２個又は４個のパ
ルスの各々は２５％又は７５％の何れかのデューティ・
サイクルを持っている。１フレーム内のパルスの間の時
間Ｔが一定であり、これが「消失パルス」の持続時間で
もある。制御信号ＳＩＧが最初はタイマ１１７に印加さ
れ、そこでその立上りによって、タイマ１１７をリセッ
トし、そのタイミング・サイクルを開始する。この為、
タイマ１１７は、信号ＳＩＧの各々の立上りから約０．
５Ｔ後にクロック信号ＣＬＫの立上りを出す。信号ＣＬ
Ｋを使って２ビット計数器１２１、出力データ・フィル
タ１１９及びラッチ１２３，１２４のクロック動作を行
う。最初にリセットされていないと、タイマ１１７は、
信号ＳＩＧの立上りから約１．５Ｔ後に同期信号ＳＹＮ
Ｃの立上りをも発生し、信号ＳＩＧの立上りから少し長
い時間（例えば２．５Ｔ）後に信号▲▼の立下り
を出す。通常、信号ＳＩＧの立上りはＴの間隔で発生
し、この為、タイマ１１７は信号ＳＹＮＣ又は▲
▼の変化が発生する前にリセットされる。然し、「消失
パルス」（同期期間）が発生すると、信号ＳＩＧの立上
りの間に２Ｔの時間があり、信号ＳＹＮＣが約０．５Ｔ
の間高になる。パルス信号ＳＹＮＣが通信部分１１１を
リセットし、こうしてこれから新しいフレームが開始す
ることを知らせる。信号ＳＩＧの立上りの間に、２．５
Ｔより長い期間があると、信号▲▼が低になり、
信号の損失が起こったことを通信部分１１１に知らせ
る。

Ｄ線を介してＩ／Ｏ点に送られるオン／オフ情報は、制
御信号ＳＩＧの各フレームの最初の２個のパルスの中に
入っている。７５％のデューテイ・サイクルを持つパル
スは論理１（スイッチ・オン）に対応し、２５％のデュ
ーテイ・サイクルを持つパルスは論理０（スイッチ・オ
フ）に対応する。後で明らかになるが、信号ＳＩＧのパ
ルスの立上りから０．５Ｔ後に発生するクロック・パル
ス（ＣＬＫ）が、実効的に信号ＳＩＧをこの時サンプリ
ングする。この為、信号ＳＩＧとして２５％のデューテ
イ・サイクル（０．２５Ｔ）のパルスが送られた場合、
０．５Ｔの時間後に低レベル又は論理０が得られる。他
方、７５％のデューテイ・サイクル（０．７５Ｔ）のパ
ルスが送られた場合、０．５Ｔの時間後に高レベル又は
論理１が得られる。信号ＳＩＧの最初の２つのパルスは
冗長性のために伝送される。即ち、通信部分１１１がオ
ン／オフ指令に応答する為には、最初の２つのパルスが
一致（両方１又は両方０）しなければならない。こうい
う目的の為、制御信号ＳＩＧが出力データ・フィルタ１
１９に供給され、このフィルタが制御信号の最初の２つ
のパルスを実効的にサンプリングして比較する。２つの
パルスが（例えば雑音の干渉の為に）相異なる場合、出
力データ・ファイル１１９は最後に受取った有効なオン
／オフ指令を保持する。

制御信号の１フレームが２個でなく４個のパルスを持つ
場合、３番目及び４番目のパルスを使って、夫々最終状
態保持ラッチ１２３及びディフォールト・ラッチ１２５
を更新する。これらのラッチ１２３，１２４内容は、３
番目及び４番目のパルスを受取った時にだけ変更され
る。３番目のパルス位置が論理１であると、最終状態保
持信号ＨＬＳが高にセットされ、３番目のパルス位置が
論理０であると、信号ＨＬＳが低になる。信号ＨＬＳが
最終状態保持ラッチ１２３の出力に現われ、出力選択器
１２０及び状態符号化器１２５に供給される。同様に、
４番目のパルスがディフォールト信号ＤＥＦを高又は低
（高＝オン、低＝オフ）に設定する。ディフォールト信
号ＤＥＦ及びその補数▲▼がディフォールト・ラ
ッチ１２４の出力として現われる。ディフォールト信号
ＤＥＦが状態符号化器１２５に供給され、その補数ＤＥ
Ｆが出力選択器１２０に供給される。マイクロコントロ
ーラからの通信がない場合（即ち、制御信号がなく、信
号▲▼が低になる場合）、信号ＨＬＳが出力選択
器１２０に指令して、前のオン／オフ状態を保持させる
か、或いはディフォールト状態をとらせる。信号ＨＬＳ
が論理１であれば、前の状態が持される。信号ＨＬＳが
論理０であれば、信号▲▼が低になるや否や、デ
ィフォールト状態をとる。この動作の利点は明らかであ
る。すなわち、Ｉ／Ｏ点と制御要素（即ち第１図及び第
３図のマイクロコントローラ）の間の通信が失われた場
合、オン／オフ状態が強制的に予め選ばれた好ましい状
態になる。

２ビット計数器１２１がクロック・パルス（ＣＬＫ）を
計数して、出力カウントＳ０及びＳ１を発生する。これ
らは０と３の間の２進値を持つ。このカウントは、１フ
レーム内のどのパルスを受取っているかを表わし、出力
データ・フィルタ１１９、最終状態保持ラッチ１２３、
ディフォールト・ラッチ１２４及びデータ選択器１２９
に（信号Ｓ０及びＳ１として）供給され、各々の回路が
１フレームの中の適当なパルスだけに応答する様にす
る。

第５図の波形は種々の状態に対する信号ＳＩＧ、ＣＬ
Ｋ、ＳＹＮＣ、▲▼及びオン／オフ信号の関係を
示す。最初のフレーム（参照の便宜の為、フレームには
任意にフレーム番号を付してある）では、信号ＳＩＧと
して２つの冗長な２５％のデューテイ・サイクルを持つ
パルスが論理０すなわちオフ・スイッチ状態に対応して
送られる。信号ＳＩＧのパルスの立上りから０．５Ｔの
時にクロク・パルスが発生される。２つの冗長パルスの
後、同期期間又は「消失パルス」がある。消失パルスに
より、パルス信号ＳＹＮＣが発生され、フレームの終り
であることを知らせる。信号ＳＩＧの２つのパルスが共
に２５％のデューテイ・サイクルを持つから、オン／オ
フ値は低にとゞまり、信号▲▼は高にとゞまる。

２番目のフレームでは、信号ＳＩＧの最初のパルスが２
５％のデューテイ・サイクルで、２番目が７５％のデュ
ーテイ・サイクルである。同一でないことは、例えば雑
音の干渉によるものであることがある。この場合、最初
のフレームと同じ様に、信号ＣＬＫ及びＳＹＮＣのパル
スが再び発生され、信号▲▼は高にとゞまる。然
し、信号ＳＩＧの２つのパルスが相異なる為、オン／オ
フ信号は前の値、今の場合は低を保つ。３番目のフレー
ムでは、信号ＳＩＧのパルスが共に７５％のデューテイ
・サイクルの持続時間を持ち、オン／オフ・スイッチ信
号をオン・レベルに高くすべきであることを知らせる。
これは、信号ＳＩＧの２番目のパルスに続くクロック・
パルスの立上りの時に行われる。４番目のフレームで
は、制御信号ＳＩＧのパルス間で同一性がなく、その為
オン／オフ線が高にとゞまる。５番目のフレームは、共
に２５％のデューテイ・サイクルを持つ２つの冗長なパ
ルスが発生したことにより、オン／オフ線が低レベルに
復帰する。６番目のフレームでは、信号ＳＩＧは４つの
７５％のデューテイ・サイクルを持つパルスを含む。６
番目のフレームは、４つのパルスと「消失パルス」を収
容する為に持続時間が幾分伸びている。信号ＳＩＧの第
１及び第２のパルスがオン／オフ信号を高に戻す。第５
図に示してないが、このフレームの第３のパルスが、そ
の時出るクロック・パルスの立上りと同時に信号ＨＬＳ
を高にし、このフレームの第４のパルスが信号ＤＥＦを
高にする。

オン／オフ、ディフォールト及び最終状態保持情報の他
に、制御信号ＳＩＧは、状態データ又は診断データをマ
イクロコントローラに送り返すタイミングを定める。状
態符号化器１２５が、オン／オフ信号、信号ＤＥＦ及び
ＨＬＳのビットと共に、制御及び感知部分１１３から、
導体母線１１５を介して６つのスイッチ状態を入力とし
て受取る。状態符号化器１２５はこれらの入力信号を組
合せて４ビットの符号化状態メッセージを形成し、それ
が状態ラッチ１２７に供給される。データ選択器１２９
は４者択１（one of four）選択器であって、これは状
態ラッチ１２７から４つのデータ・ビットを受取り、そ
の後、この４ビット状態情報（ＳＴＡＴＥ）をＭ線を介
してマイクロコントローラに逐次的に送る。２ビット計
数器１２１の出力は信号ＳＩＧのパルスのカウントを表
わし、データ選択器１２９を制御して、それが信号ＳＩ
Ｇの各々のパルスを受取る度に、１つのビットを送出す
様にする。４つのビットは、１番目のビット（Ｘ０）が
故障状態が存在するかどうかを示し、２番目のビット
（Ｘ１）が出力負荷に電圧が現われているかどうかを示
す様に符号化されている。故障が発生すると（Ｘ０＝
０）、３番目及び４番目のビット（Ｘ２及びＸ３）が故
障の性格を表示する。故障が発生しないこと（Ｘ０＝
１）、３番目のビットは最終状態保持の値を表わし、４
番目のビットはディフォールト値を表わす。

マイクロコントローラ９０（第３図）は、通信部分１１
１に送られる制御信号ＳＩＧにある１フレームあたりの
パルス数により、通信部分１１１からどれだけの情報を
受取るべきかを決定する。マイクロコントローラが、Ｄ
線に信号ＳＩＧの立上りを出した直後、Ｍ線の状態信号
を読取る。この為、制御信号中の１フレームあたりのパ
ルス数と１フレームあたりに読取る状態ビット数は同じ
である。通常、マイクロコントローラは１フレームあた
り２個のパルスを出し、ビットＸ０及びＸ１を読取る。
ビットＸ０が故障を示す場合、マイクロコントローラは
１フレームあたり４パルスに切換わり、ビットＸ２及び
Ｘ３に含まれる故障メッセージを読取ることが出来る様
にする。故障がない時、最終状態保持ラッチ１２３及び
ディフォールト・ラッチ１２４の読取及び書込みの為に
４パルス様式を使うことも出来る。この場合、信号ＳＩ
Ｇの３番目及び４番目のパルスが最終状態保持ラッチ及
びディフォールト・ラッチ１２４を夫々セット又はリセ
ットし、状態信号ＳＴＡＴＥのビットＸ２及びＸ３がこ
れら２つのラッチの状態を表示する。

第４図の制御及び感知部分１１３が、スイッチ論理回路
１３３、比較回路１３５及びゲート駆動回路１３７を含
む。スイッチ論理回路１３３が通信部分１１１によって
発生されたオン／オフ信号を受取り、他の入力信号の状
態に応じて、ゲート駆動回路１３７を介して対応するゲ
ート信号を電力スイッチング装置のゲート端子に供給す
る。電力スイッチング装置は絶縁ゲート・トランジスタ
（ＩＧＴ）であることが好ましく、これは後で更に詳し
く説明する。

スイッチ論理回路１３３に供給されるこの他の信号の中
には、電源装置からの給電電圧レベル及び電力スイッチ
ング装置の温度を表わす信号がある。線路電圧、負荷電
圧及び負荷電流を表わす信号が比較回路１３５の入力と
して供給される。比較回路１３５は、予め選ばれた低限
界、中間限界及び高電界に対する負荷電流のレベルを表
わす一組の信号を発生する。比較回路１３５は線路電圧
レベルに対する負荷電圧レベルを表わす信号をも発生
し、交流に対しては、交流のゼロ交差を表わす信号をも
発生する。これら全ての信号が導体５本の母線１３６を
介してスイッチ論理回路１３３の入力供給される。スイ
ッチ論理回路１３３に対する別の入力がＡＣ／ＤＣと記
されていて、交流様式又は直流様式の何れかの動作を予
め選択する為に使われる。

スイッチ論理回路１３３が一組の診断信号を発生し、そ
れが導体６本の母線１１５を介して状態符号化器１２５
に供給される。この一組の診断信号は、比較回路１３５
によって発生される電圧及び電流レベル信号と温度信号
及び給電電圧信号である。６つの診断信号は、例えば、
１）負荷が開路である又は切離されていること、２）負
荷が第１の高限界の値を越えていて、即時の保護応答を
必要とすること、３）負荷電流が第２の高限界の値を越
えていて、予め選ばれた或る期間の間電流がこの限界よ
り高いまゝである場合にだけ、保護応答を必要とするこ
と、４）負荷電圧が印加されている又は印加されていな
いこと、５）供給電圧の相対的なレベル、６）電力スイ
ッチング装置の相対的な温度を表示する為に使うことが
出来る。

種々の入力／出力スイッチング回路を設けて、制御及び
感知部分１１３から出るゲート信号によって制御するこ
とが出来る。例えば、電界効果トランジスタ又はシリコ
ン制御整流器（ＳＣＲ）で構成されたスイッチング手段
を入力／出力スイッチング回路として使うことが出来
る。何れにせよ、好ましいスイッチング回路は、接続さ
れた負荷に対する電流を表わす信号を発生する手段を含
む電流分路を含む。然し、最も好ましいスイッチング回
路は絶縁ゲート・トランジスタ、（ＩＧＴ）を使う。

一般的にＩＧＴはゲート動作によって導電状態にし、又
は導電しなくなる様にすることが出来る電力半導体装置
である。即ち、ＩＧＴはそのゲート端子を通てターンオ
ン及びターンオフの両方を行うことが出来る。或る形式
のＩＧＴは電流エミュレーション部分を含んでおり、こ
れは合計ＩＧＴ電流の比例的な一部分を通す様に設けら
れたＩＧＴの一部分である。エミュレーション部分は、
電流を感知する為に電力を消費する大形の分路抵抗に頼
らずに、合計電流を監視する為に使うことが出来る点で
有利である。単一ゲート信号がＩＧＴの主部分及びエミ
ュレーション部分の両方に於ける電流の流れを制御す
る。絶縁ゲート・トランジスタは（名称が違うが）アイ
・イー・ディー・エム（ＩＥＤＭ）誌８２（１９８２年
１２月号）、第２６４頁乃至第２６７頁所載のバリガ等
の論文「絶縁ゲート整流器（ＩＧＲ）：新しい電力スイ
ンチングパルス」に記載されている。エミュレーション
部分を持つＩＧＴが出願人の係属中の米国特許出願番号
第５２９，２４０号の対象になっている。第７Ａ図乃至
第７Ｃ図は、こゝで説明するＩ／Ｏ装置に使うことが出
来る。ＩＧＴを用いた種々の入力／出力スイッチング回
路を示している。

第７Ａ図の直流源回路では、ＰチャンネルＩＧＴ １４
１のゲート端子１４０にゲート信号が印加される。ＩＧ
Ｔ １４１は主電流部分のエミッタ１４２とエミュレー
ション電流部分のエミッタ１４３とを持っている。直流
電源の正の側が主エミッタ１４２に直接に接続されると
共に、負担抵抗１４５を介してエミュレーション部分の
エミッタ１４３に接続される。ＩＧＴ装置のコレクタ
が、フリーホィール・ダイオード１４７と前置負荷抵抗
１４８の並列の組合せの１端に接続される。ダイオード
１４７と前置負荷抵抗１４８の組合せの他端が直流電源
の負の側に接続される。ＩＧＴ １４１とダイオード及
び前置負荷抵抗の組合せとの接続点が入力／出力端子１
４９になる。実際に使う時は、入力装置と負荷が同時に
接続されることはないが、負荷１５０が入力／出力端子
１４９と負荷（即ち、出力）リターン端子１５２の間に
接続されることが示されており、入力装置１５３が入力
／出力端子１４９とリターン端子１５５の間に接続され
ることが示されている。リターン端子１５５，１５２は
夫々直流電源の正及び負の線と電気的に共通である。前
置負荷抵抗１４８は比較的高いオーミック値を持ち、負
担抵抗１４５は比較的小さいオーミック値を持っている
が、第７Ｂ図及び第７Ｃ図の回路に使われる対応する前
置負荷抵抗及び負担抵抗も同様である。例えば、１２０
ボルト電源では、前置負荷抵抗１４８は２０キロオーム
程度であってよく、負担抵抗１４５は１０オーム程度で
あってよい。

第７Ａ図の回路を出力として動作させる時、適当な時刻
にＩＧＴ １４１をオン及びオフに転ずることにより、
負荷電流が制御される。負荷電流が電源からＩＧＴ １
４１及び負荷１５０を通り、電源に戻る。ＩＧＴのエミ
ュレーション部分により、負荷電流の監視が容易にな
る。このエミュレーション部分は、負担抵抗１４５とエ
ミッタ１４３との接続点に負荷電流を表わす信号を発生
する。負荷電圧が実際に印加されたことを確認する負荷
電圧信号が、前置負荷抵抗１４８とＩＧＴ １４１のコ
レクタの接続点から取出される。線路電圧信号が前置負
荷抵抗１４８の他端から取出される。フリーホィール・
ダイオード１４７は、誘導性負荷からの逆電流に対する
分路として設けられている。

第７Ａ図の回路が入力として動作する時、ＩＧＴはオフ
状態に保たれる。この時、前置負荷抵抗１４８の両端に
発生される電圧を監視することにより、入力装置１５３
の状態（開閉）が検出される。この状態信号が負荷電圧
線を介して監視される。

第７Ｂ図の直流シンク入力／出力回路は、第７Ａ図の直
流源回路と同じ動作素子を持っているが、その形式が若
干異なる。この回路が出力として動作する時、負荷１５
７が入力／出力端子１５８と負荷リターン端子１５９の
間に接続される。負荷電流を制御する為に、ＩＧＴ １
６１がオン又はオフに切換えられる。然し、ＩＧＴ １
６１がＮチャンネルＩＧＴであることに注意されたい。
コレクタ端子が、フリーホィール・ダイオード１６５と
前置負荷抵抗１６７の並列の組合せの１端に接続され
る。この組合せは、負荷１５７を接続した端子１５９，
１５８と並列である。負担抵抗１６８がエミュレーショ
ン部分のエミッタと直流電源の負の側との間に直列に接
続される。主部分のエミッタが直流電源の負の側に直結
になっている。負荷電流を表わすＩＧＴ電流信号が、負
担抵抗１６８とエミュレーション部分のエミッタ１６３
との接続点から取出される。負荷電圧信号が入力／出力
端子１５８から取出され、線路電圧信号が入力リターン
端子１６０にも接続された直流電源の正の側から取出さ
れる。前に述べた直流源回路と同じく、入力／出力回路
を入力として使う時、ＩＧＴ １６１をオフに保ち、前
置負荷抵抗１６７の両端に発生した電圧により、入力装
置１７０の状態が感知される。この状態信号が負荷電圧
線を介して送られる。

第７Ｃ図は入力／出力回路を示しているが、この図で
は、並列のＰ及びＮチャンネルＩＧＴ １７５，１７６
が使われる。ＩＧＴゲート信号がゲート制御回路１７８
に印加され、この回路はＩＧＴ １７５，１７６を制御
する（即ちオン及びオフに転ずる）為の（反対極性の）
２つのゲート制御信号を同時に発生する。ＩＧＴ １７
５のエミュレーション部分は直列接続の負担抵抗１８０
を持ち、ＩＧＴ １７６のエミュレーション部分は直列
接続の負担抵抗１８１を持っている。ＩＧＴの負荷電流
を表わすＩＧＴ電流信号が、２つの負担抵抗１８０，１
８１の両端に発生した信号を差動比較器１８３で比較す
ることによって得られる。過渡電圧抑圧装置１８５がＩ
ＧＴの主部分と並列に、入力／出力端子１８６と入力装
置のリターン端子１８７の間に接続される。リターン端
子１８７は交流線路の片側とも電気的に共通である。前
置負荷抵抗１８９が入力／出力端子１８６と負荷リター
ン端子１９０の間に接続される。リターン端子１９０が
交流線路の反対側に接続されている。

第７Ｃ図の回路が出力として作用する時、ゲート制御回
路１７８が、ＩＧＴゲート信号に応答して、ＩＧＴ １
７５，１７６を同時にオン又はオフの何れかになる様に
指示し、こうして負荷電流をオン又はオフに切換える。
負荷１９１が入力／出力端子１８６と負荷リターン端子
１９０の間に接続される。入力として動作する時、負荷
１９１は接続せず、入力スイッチング装置１９２が入力
／出力端子１８６とリターン端子１８７の間に接続され
る。この場合、ＩＧＴ １７５，１７６はオフ状態に保
たれ、入力スイッチング装置１９２の状態が負荷電圧線
の電圧の有無によって決定される。電圧が存在すること
は、閉じた入力スイッチが存在することを表わす。

第８図には制御及び感知部分が詳しく示されており、通
信部分からのオン／オフ信号がナンド・ゲート１９５の
一方の入力、インバータ１９６、及びフリップフロップ
１９８，１９９のリセット（Ｒ）入力に印加される。ナ
ンド・ゲート１９５の他方の入力はナンド・ゲート２０
１の出力信号を受取る。ナンド・ゲート２０１の１番目
の入力は、出力回路が交流出力として動作するか直流出
力として動作するかに応じて、高又は低の何れかになる
信号が供給される。この信号は、ＡＣ／ＤＣ選択線を高
又は低の基準値に適当に接続するスイッチ又はジャンパ
線によって発生することが出来ることが理解されよう。
ナンド・ゲート２０１の残りの入力がゼロ交差検出器２
０２からの信号をインバータ２０１ａを介して受取る。
これは、交流線路電圧（交流出力回路の場合）がゼロ電
圧から所定の範囲内にある場合を示す。この為、交流出
力の場合、ナンド・ゲート１９５は、交流線路電圧のゼ
ロ交差中だけ、オン／オフ信号を通過させる。ゼロ交差
検出器２０２は、交流入力信号がゼロ交差から所定の範
囲内にあることを表わす信号を発生するものであれば、
多数の普通の回路のどれであってもよい。直流出力の場
合、ナンド・ゲート２０１の状態により、オン／オフ信
号がナンド・ゲート１９５を通過することが出来る。ナ
ンド・ゲート１９５からのオン／オフ信号がフリップフ
ロップ２０３のセット入力に印加される。フリップフロ
ップ２０３のＱ出力がアンド・ゲート２０５の３入力の
内の１つに印加され、このアンド・ゲートの出力がＩＧ
Ｔゲート信号として作用する。

アンド・ゲート２０５に対する残りの２つの入力は、フ
リップフロップ１９８，１９９の出力から供給され
る。オン／オフ信号がオフ状態になる時、フリップフロ
ップ１９８，１９９が両方共リセットされる。ＩＧＴ電
流が予め選ばれた値を越える時、何時でもフリップフロ
ップ１９８は比較器２０７からのセット信号を受取る。
この為、ＩＧＴ電流を表わす信号が比較器２０７の反転
入力に印加され、ＩＧＴ電流の過大レベルを表わす基準
電圧が非反転入力に印加される。例えば基準電圧は３０
アンペアの電流に対応する値を持っていてよい。同様
に、フリップフロップ１９９が給電監視装置２０９から
の信号をセット（Ｓ）端子に受取る。給電監視装置２０
９は、直流給電電圧が予め選ばれた値より高いか低いか
を表わす信号を発生するものであれば、多数の周知の手
段の内のどれであってもよい。従って、動作、低い給電
電圧又は過度に高いＩＧＴ電流がアンド・ゲート２０５
を禁止する。これによってＩＧＴ（アンド・ゲート２０
５の出力に接続されている）は強制的にオフ状態にな
り、故障状態が除かれるまで、この状態にとゞまる。

フリップフロップ１９８のＱ出力が過電流遮断信号とし
て使われ、導体母線１１５（第４図）に供給される６つ
のスイッチ状態信号の内の１つである。フリップフロッ
プ１９９の出力は、アンド・ゲート２０５に行く他
に、論理ゲート２１０の一方の入力にも印加される。給
電監視装置２０９からの信号が論理ゲート２１０の他方
の入力に印加され、この為、このゲートの出力信号は直
流電源装置の状態を表わす。この出力信号も６つのスイ
ッチ状態信号の内の１つである。

フリップフロップ２０３がナンド・ゲート２１２の出力
からリセット信号を受取る。ナンド・ゲート２１２に対
する２つの入力の内、１番目はインバータ１９６からの
反転したオン／オフ信号であり、２番目の入力はナンド
・ゲート２１３から来る。ＡＣ／ＤＣ選択信号がナンド
・ゲート２１３の一方の入力に加えられ、比較器２１４
の出力がインバータ２０１ｂを介して他方の入力に加え
られる。比較器２１４はＩＧＴ電流の監視比較器であ
り、その反転入力にＩＧＴ電流信号が印加される。比較
的小さい、最小ＩＧＴ電流の値（例えば０．０５アンペ
ア）に対応する基準電圧が、比較器２１４の非反転入力
に印加される。ナンド・ゲート２１２、インバータ１９
６、ナンド・ゲート２１３及び比較器２１４から成る組
合せは、フリップフロップ２０３を通じて、ＩＧＴ負荷
電流が基準値より小さくなければ、ＩＧＴを（交流動作
様式で）切換えることが出来ない様にする。

ＩＧＴ電流信号が比較器２１５の非反転入力にも印加さ
れ、そこで中間の基準電流の値と比較される。この中間
の基準電流の値（例えば２アンペアに対応する）が比較
器２１５の反転入力に印加される。然し、比較器２１５
の非反転入力は、抵抗２１６及びコンデンサ２２０で構
成される時間遅延回路も接続されている。抵抗２１６及
びコンデンサ２２０の組合せは、比較器２１５の非反転
入力の電圧をＩＧＴ電流に対して遅延させる。この為、
ＩＧＴ電流が延長した期間の間、基準値を越える場合だ
け、比較器２１５の出力に影響が出る。単に過電流の持
続時間が短ければ、比較器２１５の状態変化は起らな
い。比較器２１５の出力及び比較器２１４の出力の両方
がスイッチ状態信号として供給される。これらの信号は
診断信号として作用し、ＩＧＴ電流が中間の基準値より
高いか低いか、並びにそれが低い基準値より高いか低い
かを夫々表わし、必要な場合、マイクロコントローラに
よって是正措置を開始することが出来る様にする。

ＩＧＴ電流が中間の基準値を越えた場合、この過電流の
大きさ並びに持続時間が比較器２１５の状態を変えるの
に十分である場合にだけ、是正措置がとられる。負荷電
流が所定の時間の間、中間の基準値を越えたとき、是正
措置がとられる。場合によっては、時間遅延回路（即
ち、抵抗２１６及びコンデンサ２２０）を省略し、マイ
クロコントローラで実施されるソフトウエアのルーチン
により、時間遅延機能を実施することが好ましいことが
ある。ＩＧＴ電流又は負荷電流と低い又は小さい基準値
との比較により、負荷が接続されているかどうか、或い
は接続されていても、開路しているかどうかを表わす診
断信号（例えば０．０５Ａ）を発生することが出来る。
フリップフロップ２１７のＱ出力は、接続された負荷に
電圧がかゝっているかどうかを表わす診断スイッチ状態
信号である。フリップフロップ２１７のセット（Ｓ）入
力端子がナンド・ゲート２１８の出力に接続される。ナ
ンド・ゲート２１８がインバータ２１９からの反転した
交流ゼロ交差信号を第１の入力端子に受取ると共に、比
較器２２１の出力を他方の入力端子に受取る。比較器２
２１が線路電圧及び負荷電圧を比較して、負荷電圧が線
路電圧の予め選ばれた百分率より大きいか小さいかを表
わす論理信号を発生する。例えば出力信号は、負荷電圧
が線路電圧の７０％の値より高いか低いかを表わすもの
であってよい。線路電圧及び負荷電圧が夫々入力抵抗２
２３，２２４を介して比較器２２１の入力端子に印加さ
れる。機能的には、ナンド・ゲート２１８は、交流線路
電圧がゼロ・ボルトから所定の範囲内である時、何時で
も、フリップフロップ２１７の出力の状態変化を防止す
る。従って、交流線路電圧がゼロ交差の近くにある時に
は、何時でも、負荷電圧の状態に関する判定を下すこと
はない。

フリップフロップ２１７がナンド・ゲート２２６の出力
によってリセットされる。ナンド・ゲート２２６に対す
る第１の入力はインバータ２１９からの反転したゼロ交
差信号であり、第２の入力はインバータ２２７によって
反転した後の比較器２２１の出力である。

残りのスイッチ状態信号が温度監視装置２２９によって
発生され、これはＩＧＴ（又は交流出力の場合は複数個
のＩＧＴ）のようなスイッチング装置の相対的な温度を
表わす。温度監視装置２２９は、ＩＧＴと熱的に良好な
連絡を持つ単純なＰＮ接合温度検出器であることが好ま
しい。温度検出器は、例えばＩＧＴ温度が１５０℃を越
えたという表示を発生する様に選ぶことが出来る。

第９図は第９Ａ図乃至第９Ｃ図で構成されていて、通信
部分（第４図の１１１）の実施例を詳しく示している。
タイマ１１７の出力信号が、抵抗３００及びタイミング
・コンデンサ３０１で構成されたＲＣタイミング回路か
ら取出される。抵抗３００及びコンデンサ３０１が正の
電圧源＋Ｖ及び回路の共通点の間に直列に接続されてい
る。抵抗３００とコンデンサ３０１との間の接続点が、
信号損失（ＬＯＳ）は比較器３０３反転入力と、同期
（ＳＹＮＣ）及びクロック（ＣＬＯＣＫ）比較器３０
４，３０５の非反転入力に夫々接続される。抵抗３０８
乃至３１２が分圧回路を構成し、この分圧回路の抵抗は
電圧源＋Ｖと回路の共通点の間に直列に接続されてい
る。分圧回路の抵抗３０８乃至３１２の間の各々の接続
点が基準電圧を発生する。抵抗３０８，３０９の間の接
続点から取出される最高の基準電圧が、比較器３０３の
非反転入力に印加される。順次低い電圧レベルを持つ他
の電圧基準がＳＹＮＣ比較器３０４及びＣＬＯＣＫ３０
５の反転入力と制御比較器３１４の非反転入力に夫々印
加される。

トランジスタ３１５のコレクタ端子がコレクタ抵抗３１
６を介してタイミング・コンデンサ３０１に接続され、
コンデンサの他端がトランジスタ３１５のエミッタに接
続される。トランジスタ３１５のオン／オフ状態がコン
デンサ３０１の充電−放電サイクルを制御すると共に、
それ自体はフリップフロップ３１７のＱ出力によって制
御される。抵抗３１８がトランジスタ３１５のベース端
子とフリップフロップ３１７のＱ出力端子の間に接続さ
れる。フリップフロップ３１７のリセット（Ｒ）端子は
制御比較器３１４の出力信号を受取る。制御比較器３１
４が（比較器３１４反転入力に印加される）タイミング
・コンデンサ３０１の両端電圧を、抵抗３１１，３１２
の接続点からの基準電圧と連続的に比較する。

タイマ１１７の動作を考えるにあたって、最初にフリッ
プフロップ３１７のＱ出力が低レベルであって、トラン
ジスタ３１５をオフに保ち、この為コンデンサ３０１が
或る電圧レベルに充電され、制御比較器３１４の出力が
低であると仮定することが出来る。この状態では、フリ
ップフロップ３１７のクロック（Ｃ）入力にバッファ増
幅器３２０を介して印加される信号ＳＩＧのパルスの立
上りにより、Ｑ出力が高レベルに変わる。これによって
トランジスタ３１５がオンに転じ、コンデンサ３０１を
放電させる。コンデンサ３０１が放電すると、比較器３
０５からの出力信号ＣＬＫが強制的に低レベルになる。
比較器３０４の出力は、その前に低レベルになっていな
ければ、やはり強制的に低レベルになり、ＬＯＳ比較器
３０３の出力は、それまでに高レベルの状態になけれ
ば、強制的に高レベルになる。

コンデンサ３０１の放電が比較器３１４によって検出さ
れる。この比較器の出力が高レベルになると、フリップ
フロップ３１７をリセットする。この時フリップフロッ
プ３１７のＱ出力が低になり、トランジスタ３１５をオ
フに転じ、こうしてコンデンサ３０１の再充電を開始す
ることが出来る様にする。一旦再充電電圧が十分に高く
なると、クロック比較器３０５がトリガされ、高レベル
の信号ＣＬＫが発生される。コンデンサ３０１を引続い
て充電するのに任せると、或る電圧レベルに達して、最
初にＳＹＮＣ比較器３０４、次にＬＯＳ比較器３０３を
トリガする。こうしてＳＹＮＣ比較器３０４が「消失パ
ルス」によってトリガされ、ＬＯＳ比較器が約２．５Ｔ
の間信号ＳＩＧがないことによってトリガされるが、こ
れは前に説明した通りである。

第９Ｂ図で、信号ＳＩＧ及びＣＬＫが出力データ・フィ
ルタ１１９に印加される。このフィルタはフリップフロ
ップ３２５，３２６、排他的ノア・ゲート３２９、ナン
ド・ゲート３２８、インバータ３３０及び伝送ゲーと３
３１，３３２を含む。信号ＳＩＧ及びＣＬＫのパルスが
フリップフロップ３２５のＤ及びＣ入力に夫々印加さ
れ、このフリップフロップは、その直前の信号ＳＩＧの
パルスの高又は低レベル状態をそのＱ出力に保持する。
この為、１フレームの最初の２つのパルスの値が比較さ
れる。クロック・パルスが現われたとき、パルスの値が
７５％のデューテイ・サイクルであるか２５％のデュー
テイ・サイクルであるかに応じて、信号ＳＩＧの値は高
又は低レベルにある。２５％のデューテイ・サイクルを
持つパルスでは、フリップフロップ３２５のＱ出力は強
制的に低レベルになる。７５％のデューテイ・サイクル
を持つパルスでは、Ｑ出力が高レベルである。この為、
事実上、クロック・パルスが発生する度に、信号ＳＩＧ
の値がサンプリングされる。フリップフロップ３２５の
Ｑ出力の値が排他的ノア・ゲート３２９の一方の入力に
印加され、信号ＳＩＧの値が他方の入力に印加される。
排他この為、的ノア・ゲート３２９で現在のパルスの値
及び前のパルスの値が比較され、このゲートの出力は、
入力が同じである時には何時でも高レベルになる。

排他的ノア・ゲート３２９の出力がナンド・ゲート３２
８の一方の入力に印加される。このゲートはの２つの入
力にカウント・パルスＳ０及びＳ１を夫々受取る。パル
スＳ０，▲▼，Ｓ１及び▲▼を合せた値が、１
フレーム中のどのパルスを受取っているかを表わす。従
って、１フレームの最初の２つのパルスの値が同じであ
り、受取っているのが２番目のパルスであれば、ナンド
・ゲート３２８の出力は論理０になる。他の全ての時並
びに他の状態の時、ナンド・ゲート３２８の出力は論理
１である。

ナンド・ゲート３２８の出力の論理０は、１フレームの
最初の２つのパルスが一致したこと、並びにフリップフ
ロップ３２６の出力を更新する為の有効な装置を表わ
す。この目的の為、ナンド・ゲート３２８の出力がイン
バータ３３０の入力と伝送ゲート３３１，３３２の反対
の制御端子に並列に印加される。ナンド・ゲート３２８
の出力が論理０であると、伝送ゲート３３２がターンオ
フになり、伝送ゲート３３１がターンオンになって、制
御信号ＳＩＧをフリップフロップ３２６のＤ入力に通過
させる。その後クロック・パルスが発生すると、新しい
値がフリップフロップ３２６の出力に送出される。

他方、１フレームの最初の２つのパルスに冗長性がない
と（すなわち、２つのパルスが相異なると）、ナンド・
ゲート３２８の出力は論理１であり、伝送ゲート３３１
がオフになり、伝送ゲート３３２がオンに保たれる。こ
の状態では、フリップフロップ３２６の出力がゲート３
３２を介して帰還され、フリップフロップ３２６は前の
出力状態を保持する。従って、フリップフロップ３２６
の出力は、オン／オフ信号を波したものであり、こ
れがこの後出力選択器１２０に送られる。

出力選択器１２０は、波したオン／オフ信号の他に、
信号▲▼、最終状態保持信号ＨＬＳ、及び相補形
のディフォールト信号▲▼を受取る。出力選択器
１２０（これはノア・ゲート３３５乃至３３７及びオア
・ゲート３３８を含む）の作用は、Ｉ／Ｏ点とマイクロ
コントローラの間の通信が失われた場合、即ち、制御信
号ＳＩＧがない場合、出力オン／オフ信号に対する所望
の値を選択することである。この様な通信の損失が起っ
た場合、出力選択器１２０は出力にオン／オフ信号を発
生するが、これは選択器１２０に対する制御入力として
供給された信号ＨＬＳ及び▲▼に応じて、信号Ｓ
ＩＧの最初に伝送された値か又はディフォールト値のど
ちらかである。

信号ＨＬＳ及び▲▼が夫々最終状態保持ラッチ１
２３及びディフォールト・ラッチ１２４によって発生さ
れる。これらのラッチは実質的に同一であるが、制御信
号の各フレーム内の異なるパルスに応答する。最終状態
保持ラッチ１２３がナンド・ゲート３４０と、伝送ゲー
ト３４２，３４３と、インバータ３４４と、フリップフ
ロップ３４５を含む。ディフォールト・ラッチ１２４
（第９Ｃ図）がナンド・ゲート３４８と、伝送ゲート３
４９，３５０と、インバータ３５２とフリップフロップ
３５３を含む。これらの２つのラッチの回路形式及び動
作は略同一であるから、ラッチ１２３だけについて詳し
く説明する。

ラッチ１２３が制御信号の各フレーム内の３番目のパル
スに応答する（即ち、２ビット計数器１２１からの高レ
ベルのパルス▲▼及びＳ１に応答する）。そうする
ことによってラッチ出力を更新することが出来る様にす
る。パルス▲▼及びＳ１がナンド・ゲート３４０に
対する入力として印加される。このゲートの出力が伝送
ゲート３４２，３４３を制御する。ナンド・ゲート３４
０の出力が伝送ゲート３４２，３４３の第１組の反対の
制御端子と、インバータ３４４とに印加される。インバ
ータ３４４の出力が伝送ゲート３４２，３４３の第２組
の反対の制御端子に印加される。この為、動作について
説明すると、制御信号の各フレーム中の３番目のパルス
が発生したことにより、伝送ゲート３４３がターンオン
になり、伝送ゲート３４２がターンオフになる。制御信
号ＳＩＧが伝送ゲート３４３に対する入力として印加さ
れるので、この信号がフリップフロップ３４５のＤ入力
へ通過し、こうしてフリップフロップ３４５のＱ出力か
ら取出される信号ＨＬＳを更新する。出力信号ＨＬＳが
伝送ゲート３４２の入力に帰還されるので、制御信号の
各フレーム内に３番目のパルスがない場合、信号ＨＬＳ
の値はラッチされたまゝである。クロック信号ＣＬＫが
フリップフロップ３４２のクロック入力に印加される。
ラッチ１２３の出力が出力選択器１２０に供給される。

これに較べて、ディフォールト・ラッチ１２４は略同様
に動作するが、各フレーム内の４番目のパルスに応答す
る。即ち、ディフォールト・ラッチは制御信号の各フレ
ームのパルスＳ０及びＳ１に応答する。然し、ディフォ
ールト・ラッチ１２４の出力がフリップフロップ３５３
の出力から取出されるので、相補的な信号▲▼
が出力選択器１２０に供給されることに注意されたい。

普通の動作では、出力選択器１２０はフリップフロップ
３２６からの制御信号を単に反転して通過させる様に作
用する。その後、この信号がオン／オフ出力信号となっ
て、制御及び感知部分１１３（第４図）に印加される。
然し、Ｉ／Ｏ点とマイクロコントローラの間の通信が消
えると（即ち、制御信号ＳＩＧがないと）、出力のオン
／オフ信号は、強制的に信号▲▼及びＨＬＳによ
って決定された予定の所望の状態になる。信号▲
▼及びＨＬＳが両方共出力選択器１２０に対する入力と
して印加される。通信が失われた場合、出力選択器は、
どちらが予め選択されているかに応じて、最終状態を保
持するか又はディフォールト状態を選択する。この予め
選択するのは、通信が失われた場合に、Ｉ／Ｏ点を強制
的に好ましい安全な状態になる為である。

信号▲▼及びＨＬＳが出力選択器１２０のノア・
ゲート３３５の入力になる。このゲートの出力がノア・
ゲート３３７に対する一方の入力になる。ノア・ゲート
３３７に対する２番目の入力はフリップフロップ３２６
のＱ出力からの信号である。この為、ノア・ゲート３３
５がノア・ゲート３３７を制御して、信号▲▼又
はＨＬＳの何れか一方が高レベルにある時、ノア・ゲー
ト３３７が単にフリップフロップ３２６からの制御信号
を反転する様にする。他方、信号▲▼が低レベル
であり（すなわち、通信が失われており）、信号ＨＬＳ
も低レベルである場合、ノア・ゲート３３５の出力は高
レベルであり、ノア・ゲート３３７の出力を低レベルに
保つ。信号▲▼、ＨＬＳ及びＤＥＦがノア・ゲー
ト３３６に印加される。ゲート３３６の出力が、ノア・
ゲート３３７からの出力と共に、オア・ゲート３３８に
対する入力として印加される。オア・ゲート３３８の出
力がオン／オフ制御信号である。この為、通信が失われ
（信号▲▼が低レベル）且つ最終状態を保持する
指令がない（信号ＨＬＳが低レベル）場合、オア・ゲー
ト３３８からのオン／オフ出力信号がディフォールト信
号ＤＥＦになる様に選択される（即ち、信号▲▼
がオア・ゲート３３６によって反転される）。従って、
その動作は、通信が失われ、最終状態保持が選択されて
いない場合、ディフォールト状態が選択される様になっ
ている。ディフォールト状態が選択された場合でも最終
状態を保持するかどうかは、勿論、最終状態保持ラッチ
１２３及びディフォールト・ラッチ１２４を適当にセッ
トすることによって制御し得る。

以上は、制御及び通信部分１１１の順方向通路を詳しく
説明したものである。符号化診断情報は、前説明した様
に、状態ラッチ１２５及び４者択１のデータ選択器１２
９を介して送り返される。情報の符号化は第１０図につ
いて詳しく説明するが、こゝでは、状態ラッチ１２５に
対する入力信号Ｘ０乃至Ｘ３が、第３図のマイクロコン
トローラ９０に送り返される診断情報及びその他の情報
を含む様に符号化される。状態ラッチ１２５はモートロ
ーラ・インコーポレーテッド社から入手し得る商品名Ｌ
Ｓ１４１７４型の様な市場で入手し得る装置であってよ
い。符号化情報（Ｘ０乃至Ｘ３）が、状態符号化器１２
５に供給される信号ＳＹＮＣの立上りで、状態ラッチ１
２５ラッチされる。この為、制御信号の各フレームで新
しい一組のデータがラッチされる。このデータがＩ／Ｏ
点の動作パラメータを表わす診断信号を形成する。

状態ラッチ１２５からのデータが４者択１のデータ選択
器１２９を介してバッファ増幅器３６０からマイクロコ
ントローラ９０にビット毎に伝送される。データ選択器
１２９が２ビット計数器１２１からの現在値に応答し
て、信号Ｘ０乃至Ｘ３の値を順次供給する。例えば、各
フレーム内の最初のパルスを受取った時、診断データの
ビットＸ０が同時に伝送される。データ選択器１２９は
モートローラ・インコーポレーテッド社の商品名ＭＣ１
４０５２型の様な市場で入手し得る装置であってよい。

第１０図は第４図の符号化器１２５の様な状態符号化器
の真理値表を例示する。第１０図の真理値表を持つ符号
化器は、当業者であれば、標準的な組合せ論理素子を用
いて容易に実現することが出来る。

第１０図について説明すると、入力状態が表の左側部分
の一番上に水平方向に列記されている。その下の各列に
は、各々の入力がとり得る値が記されている。この表で
「１」は或る値が真（例えば高レベルの信号）であるこ
と、「０」は或る値が真でないこと、「×」は「ドント
ケア」（即ち１であっても０であっても影響はないこ
と）を表わす。状態符号化器１２５の４ビット出力（Ｘ
０乃至Ｘ３）が図表の右側部分に示されており、Ｘ０乃
至Ｘ３が４列にわたって横に並べてある。従って４列を
通る各々の横の行が４ビット・ワードであり、これがＩ
／Ｏ点の状態を一意的に限定する。この４ビット・ワー
ドが、第４図のマイクロコントローラ９２、そして最終
的にはＣＰＵ（第１図）に送り返される診断データであ
る。

例えば、真理値表で、第１行は低電圧の列が高レベルで
あり、他の列は不確定の「ドントケア」状態である。こ
の状態では、４ビット出力は全部「０」であると一義的
に決定される。この全部「０」の４ビット・ワードは、
Ｉ／Ｏ点の電源装置が切れたことを表わす。別の例とし
て、第６行は、出力がオンに指示されているが、出力が
短絡状態であることを示している。即ち、「オン／オ
フ」を表わす第１列に「１」が現われ、Ｉ／Ｏ点をター
ンオンすべきことを表わすと同時に、過電流の列（第６
列）に過電流の表示がある。この状態に対する４ビット
出力ワードは、Ｘ３が「１」である他は全部「０」であ
る。同様に、Ｉ／Ｏ点の種々の状態を限定する１５個一
組の一意的な４ビット・ワードがある。

以上、プログラマブル制御装置に有用な改良された入力
／出力装置の特徴を説明した。この発明を実施する最善
に様式を説明したが、当業者であれば、この発明を逸脱
せずに、この他の種々の変更を加えることが出来よう。
従って、特許請求の範囲は、この発明の範囲内で可能な
全ての変更を包括するものであることを承知されたい。

【図面の簡単な説明】

第１図はこの発明のインテリジェント入力／出力（Ｉ／
Ｏ）装置を含むプログラマブル制御装置の簡略ブロック
図である。第２図は何れも第１図のＩ／Ｏ装置に使う様
に構成した個別のＩ／Ｏモジュール及び携帯式の監視装
置に考えらる物理的な形状の１例を示す斜視図である。
第３図は第１図の１つのＩ／Ｏモジュールを詳しく示す
ブロック図である。第４図は第３図に示した形式のＩ／
Ｏ点に対する通信部分と制御及び感知部分との簡略ブロ
ック図である。第５図及び第６図は第４図の回路に関連
する信号の関係を示す波形図である。第７Ａ図、第７Ｂ
図及び第７Ｃ図は第４図のＩ／Ｏ回路に使うことの出来
る種々の入力／出力スイッチング回路を示す回路図であ
り、第７Ａ図は直流源回路、第７Ｂ図は直流シンク回路
及び第７Ｃ図は交流回路を夫々示す回路図である。第８
図は第４図のＩ／Ｏ点の制御及び感知部分の回路図であ
る。第９図は第９Ａ乃至９Ｃ図の回路の接続の仕方を示
す配置図であり、第９Ａ図、第９Ｂ図及び第９Ｃ図は第
４図のＩ／Ｏ点の通信部分の詳しい回路図である。第１
０図は第４図の通信部分の状態符号化器に於ける組合せ
論理として、診断及び状態データを４ビット符号化信号
に関係づける真理値表を示す図表である。 （主な符号の説明） ２０：中央処理装置 ２８，１０６：通信回線 ２４，２５，２６：Ｉ／Ｏモジュール ３６，９０：マイクロコントローラ ３７乃至３９，８１乃至８８：Ｉ／Ｏ点 １１１：通信部分 １１３：制御及び感知部分 １４１，１４６，１７５，１７６：絶縁ゲート・トラン
ジスタ １４８，１６７，１８９：前置負荷抵抗 １４９，１５８，１８６：入力／出力端子 １５２，１５９，１９０：負荷リターン端子 １５５，１６０，１８７：入力リターン端子

Claims (9)

【特許請求の範囲】
1. 【請求項１】工業用プロセス（３０）の状態を表わす種
   々の信号を受取ると共に、内蔵プログラム並びに前記プ
   ロセスの状態に従って該プロセスを制御する信号を発生
   する様に、内蔵プログラムに従って動作し得る中央処理
   装置（ＣＰＵ）（２０）を持つ形式の工業プロセス制御
   装置に用いられる、局部的な診断及び判定能力を持つイ
   ンテリジェント入力／出力装置に於て、 前記ＣＰＵに接近して設けられていて該ＣＰＵとの信号
   の交換を制御する入力／出力制御器（２２）と、 制御するプロセスに比較的接近して配置され、プロセス
   のパラメータを表わす入力信号を受取ると共に、プロセ
   スの被制御要素に対する出力信号を発生する少なくとも
   １つの入力／出力モジュール（２４−２６）と、 前記入力／出力制御器及び前記少なくとも１つの入力／
   出力モジュールを相互接続して、その間で信号を伝達す
   る通信回線（２８）とを有し、 前記入力／出力モジュールが、(イ)各々前記入力信号の
   内の１つを受取る入力回路として、又は前記出力信号の
   内の１つを供給する出力回路として選択的に動作する様
   になっている複数個の入力／出力（Ｉ／Ｏ）回路（３７
   −３９；８１−８８）、(ロ)該Ｉ／Ｏ回路及びプロセス
   の間で前記入力信号及び出力信号を伝達する導体に接続
   するための端子手段（５３）、(ハ)前記Ｉ／Ｏ制御器と
   の信号を秩序正しく交換すると共に、前記複数個のＩ／
   Ｏ回路を制御し且つその動作能力を試験するために、一
   組の記憶された命令に従って動作する動作制御装置（３
   ６；９０）、及び(ニ)前記複数個のＩ／Ｏ回路を前記動
   作制御装置に接続する接続手段（４０）であって、各々
   の前記Ｉ／Ｏ回路に対して１対の導体（９５−１０２）
   を有し、その一方の導体が制御信号を関連したＩ／Ｏ回
   路に伝達し、他方の導体が関連したＩ／Ｏ回路からの状
   態及び診断情報を前記動作制御装置に伝達するためのも
   のである接続手段（４０）を含んでいるインテリジェン
   ト入力／出力装置。
2. 【請求項２】特許請求の範囲第１項に記載したインテリ
   ジェント入力／出力装置に於て、各々の前記Ｉ／Ｏ回路
   を入力回路として又は出力回路として動作させる選択
   が、前記ＣＰＵからの命令に従ってなされるインテリジ
   ェント入力／出力装置。
3. 【請求項３】特許請求の範囲第２項に記載したインテリ
   ジェント入力／出力装置に於て、各々の前記Ｉ／Ｏ回路
   が通信部分（１１１）と制御及び感知部分（１１３）と
   を含み、前記通信部分はＩ／Ｏ点を入力として又は出力
   として制御する制御データを前記動作制御装置から受取
   ると共に、前記Ｉ／Ｏ回路に関する状態及び診断データ
   を前記動作制御装置に伝送し、前記制御及び感知部分は
   前記状態及び診断データの内の少なくとも一部分を供給
   すると共に、前記Ｉ／Ｏ回路が出力点として選択されて
   いるか又は入力点として選択されているかに応じて、オ
   ン又はオフに切換えられるか或いはオフに保たれるイン
   テリジェント入力／出力装置。
4. 【請求項４】特許請求の範囲第３項に記載したインテリ
   ジェント入力／出力装置に於て、前記通信部分が直列デ
   ータ回線であるインテリジェント入力／出力装置。
5. 【請求項５】中央処理装置（ＣＰＵ）（２０）及び該Ｃ
   ＰＵとの信号の交換を制御する入力／出力制御装置（２
   ２）を持ち、前記ＣＰＵが内蔵プログラムの関数として
   並びにプロセスの動作状態を表わす入力信号の関数とし
   て、種々のプロセス（３０）を制御する制御信号を発生
   する様な形式の工業プロセス制御装置に使う入力／出力
   装置に於て、 前記プロセス制御装置及びプロセスの間で信号を交換す
   る複数個の入力／出力モジュール（２４−２６）と、 各々の入力／出力モジュールを前記入力／出力制御装置
   と相互接続して、各々の入力／出力モジュール及び前記
   入力／出力制御装置の間で信号を伝達する通信回線（２
   ８）とを有し、 前記複数個の内の各々の入力／出力モジュールが、別の
   複数個の入力／出力回路（３７−３９；８１−８８）、
   マイクロコントローラ（３６）、該マイクロコントロー
   ラを各々の前記入力／出力回路と相互接続する手段（４
   ０）、及び前記複数個の入力／出力回路とプロセスの間
   で入力信号及び出力信号を伝達する導体に接続するため
   の端子手段（５３）を含み、 各々の前記入力／出力回路が通信部分（１１１）と制御
   及び感知部分（１１３）とを含んでおり、 該通信部分は、前記マイクロコントローラから反復的な
   一組の制御信号を受取る手段（１１７）、該一組の制御
   信号に応答して前記制御及び感知部分に対してオン／オ
   フ信号を供給する手段（１１９，１２０）、前記制御及
   び感知部分から第１組の診断信号を受取る手段（１１
   ５）、前記第１組の診断信号を符号化して符号化した一
   組の診断信号を発生する手段（１２５）、及び前記符号
   化した一組の診断信号を前記マイクロコントローラに伝
   送する手段（１２９）を含んでおり、 前記制御及び感知部分は、前記オン／オフ信号に応答し
   て前記入力／出力回路のオン又はオフ状態を決定する手
   段（１３３）、及び前記入力／出力回路の動作状態に応
   答して前記第１組の診断信号を発生する手段（１３５）
   を含んでいる入力／出力装置。
6. 【請求項６】特許請求の範囲第５項に記載した入力／出
   力装置に於て、前記オン／オフ信号に応答する手段が絶
   縁ゲート・トランジスタ（ＩＧＴ）（１４１；１６１；
   １７５，１７６）を含んでいる入力／出力装置。
7. 【請求項７】特許請求の範囲第６項に記載した入力／出
   力装置に於て、前記絶縁ゲート・トランジスタが主電流
   部分（１４２）及びエミュレーション電流部分（１４
   ３）を持つ形式のものである入力／出力装置。
8. 【請求項８】特許請求の範囲第５項に記載した入力／出
   力装置に於て、前記端子手段が、前記Ｉ／Ｏ回路毎に１
   つの端子点を持っていて、導体を入力感知装置（１５
   ３，１７０，１９２）及び出力負荷装置（１５０，１５
   ７，１９１）に対して接続するための複数個の端子（１
   ５２，１５５，１５９，１６０，１８７，１９０）と、
   前記入力／出力回路が入力回路として動作するか出力回
   路として動作するかに応じて、導体を前記入力感知装置
   又は出力負荷装置に対して接続するための一組の共通端
   子点（１４９，１５８，１８６）とを持っている入力／
   出力装置。
9. 【請求項９】特許請求の範囲第８項に記載した入力／出
   力装置に於て、前記オン／オフ信号に応答する手段が主
   電流部分及びエミュレーション電流部分を持つ絶縁ゲー
   ト・トランジスタ（１４１，１６１，１７５，１７６）
   を含んでいる入力／出力装置。