JPH0787523B2 - 画像通信装置 - Google Patents

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、画情報を複数のエリア情報に分割して伝送を
行う画像通信装置に関するものである。

更に詳述すれば、本発明は、画情報の再送訂正を効率よ
く行い得るよう構成した画像通信装置に関するものであ
る。

〔従来技術〕

この種の画像通信装置として、ファクリミリ装置を取り
挙げ、以下に示す項目に従って従来技術を具体的に説明
していく。

§1 HDLCフレーム構成の説明（第１図使用） §2 HDLCフレーム構成を用いた誤り再送の具体例（第
２図使用） §3 HDLCフレーム構成を用いて誤り再送を行うことに
より生じる問題点 §3.1 回線エラーに対する影響 §3.2 エラーが生じたビット位置による影響（第３図
使用） §3.3 通信回線が有する伝播遅延特性に基づく影響
（第４図使用） §3.4 符号化の困難さ §４ 従来から知られている誤り再送方式の欠点 §4.1 フォールバックに関して §4.2 トレーニング信号の受信に失敗した場合の処理
に関して（第５図〜第７図使用） §4.3 EOLを検出できない場合の処理に関して §4.4 画信号の送出が終了した場合の処理に関して §4.5 再送開始ライン等の指示信号を送出した後の処
理に関して §4.6 誤り再送モードの選択に関して §1 HDLCフレーム構成の説明 電話回線などの通信回線を介してデータ伝送を行う場合
には、通信回線の瞬断，雑音，ひずみなどの影響によ
り、一定の確立でデータに誤りが生ずる。このデータの
誤りを検出するために、受信データに対して所定の演算
等を施し、一定のルールが維持されているか否かの判定
が行われている。そして、誤りが検出された場合には、
予め定められている伝送制御手順に従い、誤りデータを
含んでいる情報データ群を再び送出するという手法が採
られている。

かかる自動再送要求方式（ARQ:automatic repeat reque
st）は電話回線などを用いて半二重伝送を行う場合に用
いられる手法であり、ハイレベルデータリンク制御手順
（HDLC:high level data link control procedure）に
従って行われる。このHDLCとは、データ伝送回線を経由
してデータ端末装置（DTE）相互の間で高能率のデータ
伝送を可能とし、かついかなる符号体系にも依存せずに
任意のビット列を伝送できるビットトランスペアレント
な同期式の伝送制御手順である。HDLC手順では、任意の
ビット列の情報およびリンク制御情報を、転送単位であ
るフレームによって伝送する。フレームの開始および終
了はフラグシーケンス（01111110）で示す。

第１図は、HDLC手順のフレームフォーマットを示す。図
示したフラグシーケンスはフレーム同期用の信号であ
り、１個以上のフラグシーケンスの送受信によりフレー
ムの同期がとられる。また、フレームで転送する情報の
中にフラグシーケンスと同じビット列が出現すると、受
信側はそれをフレームの終了と見なす。これを防ぐた
め、フレームの情報中に５個の連続するビット“1"のパ
ターンが出現した場合、送信側はその直後にビット“0"
を一つ強制的に挿入して送信し、受信側では５個の連続
したビット“1"のパターンに続いて受信する一つのビッ
ト“0"を除去する方法（ゼロビット挿入方式）を用い
て、転送するデータの透過性を保証する。

アドレスフィールドは、そのフレームを送受信する局に
割り当てたアドレスを２進符号（例えば、11111111）で
示す。そのフレームを受信する側の局のアドレスをもつ
フレームはコマンドフレームであり、送信する側の局の
アドレスをもつフレームはレスポンスフレームである。

制御フィールドは、フレームがコマンドの場合には相手
局に対する動作の指令を、また、フレームがレスポンス
の場合にはコマンドフレームの指令に対する応答などを
示す。

フレームチェックシーケンス（FCS:frame checking seq
uence）は、フレームの伝送誤り検出用の16ビットのシ
ーケンスであり、生成多項式X¹⁶＋Ｘ＋X⁵＋１による演
算結果を示す。演算対象はフレームのアドレスフィール
ドの始めから情報フィールドの終りまでである。

情報フィールドの長さは任意（例えば、512バイトすな
わち512×８ビット）である。

§2 HDLCフレーム構成を用いた誤り再送の具体例 第２図は、第１図に示したHDLCフレームデータを用いて
誤り再送を行ったときの具体例を示す。すなわち、受信
側があるフレームを受信した時にエラーが生じていない
場合にはACK信号を送出し、また、エラーが発生してい
る場合にはNACK信号を送出している。

これに対し、送信側では、フレームＮの送信中に検出し
たACK信号に応答して、フレームＮの送出後にフレーム
Ｎ＋１の送出を行う。

他方、あるフレームＮの送出中にNACK信号を検出した場
合、あるいはACK信号を検出し得なかった場合には、フ
レームＮを送出した後にフレームＮ−１の再送を行う。
そして、同一フレームについて、所定回数以上のNACK信
号を検出したとき、あるいは、ACK信号を全く検出しな
いときには、フォールバック（fallback）を行う制御が
行われる。

このように、送信側からフレーム化されたデータを送出
し受信側において受信を行う場合、第２図に示すように
受信側においてはフレームＮに関してエラーが発生せ
ず、フレームＮ＋１の受信時にエラーが発生した場合に
は、次のような制御が行われる。すなわち、受信側はフ
レームＮを受信した後にACK信号を送出し、フレームＮ
＋１を受信した後にNACK信号を送出する。

これに対して、送信側ではフレームＮ＋１を送出中にAC
K信号を受信することになるので、フレームＮ＋１を送
出した後にフレームＮ＋２の送出を行う。更に送信側で
は、フレームＮ＋２の送出中にNACK信号を受信すること
になるので、フレームＮ＋２の送出後に再びフレームＮ
＋１の送出を行う。

受信側ではフレームＮ＋１に対する上記NACK信号を送出
した後、フレームＮ＋２にエラーが発生するか否かに拘
りなく、フレームＮ＋２の受信後にACK信号を送出す
る。かくして、受信側はフレームＮ＋１の受信待ち状態
となる。そして、フレームＮ＋２に続いて送出される再
送フレームＮ＋１にはエラーが発生していない場合、受
信側は再送フレームＮ＋１を受信した後に、ACK信号を
送出する。

他方、送信側では再送フレームＮ＋１を送出中にACK信
号を受信することになるので、再送フレームＮ＋１を送
出した後に再びフレームＮ＋２の送信を行う。そして、
フレームＮ＋２を送出中に受信したACK信号に応答し
て、フレームＮ＋２の送出後にフレームＮ＋３の送出を
行う。

§ HDLCフレームを用いて誤り再送を行うことにより生
じる問題点 従来から知られている再送訂正方式ARQを用いた画像通
信装置は、このようにHDLCフレーム構成を採用している
ので、主として以下に述べる問題点があった。

§3.1 回線エラーに対する影響について HDLCフレームを用いて伝送すべき信号をブロック化して
いるので、受信側においては、イ）そのブロックの中に
エラーが全く生じなかったか、あるいは、ロ）１ビット
以上のエラーが生じたかということを判断することがで
きる。このため、受信側では、１ビットもエラーのない
良好な画像を再現することが可能である。

しかし、あるブロックに関して受信エラーが生じた場
合、どの程度のエラーであったかということを判断する
ことはできない。すなわち、受信側では、単にそのブロ
ックにエラーが全く生じなかったか、あるいは、そのブ
ロックにエラーが存在したのか（すなわち、第１ビット
目から第×ビット目（×はブロックサイズ，画情報によ
り異なる）のいずれかを特定することはできない）とい
う二者択一的な判断しかできなかった。

従って、日本など回線状態が良い状況下においてHDLCフ
レームにより信号をブロック化するのは有効であるが
（すなわち、回線状況の良い場合には、１ビットもエラ
ーのない画像を受信機側で再現することができるが）、
回線状態が悪い場合には、HDLCフレームに含まれる数ビ
ットが受信エラーとなる確率が高くなる。このため、再
送回数が多くなるという欠点がみられた。

§3.2 エラーが生じたビット位置による影響について HDLCフレームを用いて伝送すべき信号をブロック化して
いるので、ブロックのどのビット位置でエラーが発生し
た場合にも、ブロックの先頭から再送を行う必要があ
る。例えば第３図に示すように、（ア）で示す部分のデ
ータにエラーが発生した場合においても、ブロックの先
頭、すなわち（イ）のところのデータから再送を行う必
要がある。このために、伝送効率を向上させることがで
きないという欠点があった。

§3.3 通信回線が有する伝播遅延特性に基づく影響に
ついて 送信側では、あるフレームＮの送出期間中に先に送出し
たフレームＮ−１が受信側に正しく受信されたか否かを
判断する。しかし、この場合にも、回線が固有的に有す
る遅延時間に起因して、ACK信号を受信し得ない事態が
生じることがある。その具体例を第４図を参照して説明
する。いま、１ブロックのデータを伝送するのに要する
時間をTf,送信側から受信側へ信号を伝達する際に生じ
る遅延時間をTdとすると、Tf＞2Tdである必要がある。
このように、ブロックサイズに応じて、許される回線上
の遅延時間が規定されてしまうという欠点がある。そこ
で、回線上の遅延時間を長く許容できるようにするため
には、ブロックサイズを大きくする方法が考えられる。
しかし、ブロックサイズを大きくすると、上述した『§
3.2 エラーが生じたビット位置による影響について』
の項で述べた欠点が顕著に表われてきてしまうという欠
点が生じていた。

§3.4 符号化の困難さ新たな設計を行うために、符号
化作成に要する時間が余分に費されてしまうという欠点
がみられた。

§４ 従来から知られている誤り再送方式の欠点 §4.1 フォールバックに関して 従来の誤り再送方式においては、受信側装置において受
信エラーが発生した場合に再送要求を行うよう構成され
ていた。また、ある原稿を伝送中に、誤り再送がある一
定回数（例えば３回）以上行われた場合には、フォール
バック（伝送スピードを下げること）が行われていた。

従って、回線の状態（特性）に変化がなく所定の伝送ス
ピード（例えば4800bit/Sec）による受信が可能である
場合にも、インパルス性のノイズが回線に重畳されたよ
うな場合（例えば、１枚の原稿を伝送中にインパルスノ
イズが３回発生した場合）にはフォールバックしてしま
うことになる。

同様に、回線が定常状態にあるにも拘らず所定の伝送ス
ピードによる受信が不可能な場合、誤り再送が続けて３
回発生したときにはフォールバックが行われる。

上述した後者の場合には、フォールバックすることによ
り、受信エラーを無くす可能性が有るので、有意義なフ
ォールバックである。しかし、前者の場合には、たとえ
フォールバックを行ったとしても、インパルス性のノイ
ズに起因して受信側には再びエラーが発生してしまうこ
とになる。よって、前者の場合にフォールバックを行う
ことは無駄である。

このように従来の誤り再送方式にあっては、無駄なフォ
ールバックが行われており、伝送時間を不要に長くして
いたという欠点がみられた。

§4.2 トレーニング信号の受信に失敗した場合の処理
に関して 従来から知られている画像通信方式においては、トレー
ニング信号の受信に失敗した場合、受信側では直ちにエ
ラーとなり、他方、送信側では１枚の原稿の伝送を終了
した後にエラーとなるよう構成されていた。このよう
に、画伝送は行われていないにも拘わらず、１枚の原稿
の伝送が終了するまで回線を占有したままとなり、料金
が無駄になるという大きな欠点があった。

第５図は、従来の誤り再送方式において受信側装置がト
レーニング信号の受信に失敗したときの動作例を示すも
のである。

ここで、NSFは非標準装置、 CSIは被呼局識別、 DISはディジタル識別信号、 NSSは非標準装置設定、 TSIは送信端末識別、 DCSはディジタル命令信号、 TCFはトレーニングチェック、 CFRは受信準備確認、 EOPは手順終了、 DCNは切断命令、 を表す（CCITT勧告 T.30参照）。

第６図（１）〜（３）に示す波形図は、受信側装置がト
レーニング信号の受信を行い、トレーニング信号の受信
に成功した場合の状態を示している。本図において、
（１）は回線上の信号を示している。本図（Ｂ）は、回
線上に信号が有るか否かを表す信号有無（SED:Signal E
nergy Detect）であり、信号有状態を検出している時は
ハイレベルを呈する。本図（Ｃ）は、所定の伝送スピー
ドで送出される有効データを検出したか否かを示すキャ
リアディテクト（CD）であり、所定の伝送スピードでの
有効データを検出している時は、ハイレベルを呈する。

これら第６図（１）〜（３）に明らかなように、SEDが
ハイレベルであり且つCDがローレベルの期間（Tr）、ト
レーニング信号の受信が行われていることになる（2400
bit/SのときTr＝1158mS,4800bit/SのときTr＝923mS）。

第７図に示すフローチャートは、従来の装置におけるト
レーニング信号／画信号を受信するための制御手順を示
している。

ここで、ステップS1000は、トレーニング信号／画信号
の受信を表している。

ステップS1002においては、トレーニング信号の受信が
失敗であると判定するためのタイマT2に10秒をセットす
る。

ステップS1004においては、T2がタイムアウトするか否
かを判断しながら、20ミリ秒間連続してSED＝１である
か否かを検出する。このとき、タイマT2がタイムアウト
すると、ステップS1012に進む。また、20ミリ秒間連続
してSED＝１であると（すなわち、トレーニング信号の
頭の部分を受信すると）、ステップS1006に進む。

ステップS1006においては、タイマT2がタイムアウトす
るか否かを判断しながら、ａミリ秒（2400b/Sのときは7
00ミリ秒,4800b/Sのときは500ミリ秒）間連続してCD＝
０であるか否かが判断される。

このとき、タイマT2がタイマアウトすると、ステップS1
012に進む。また、ａミリ秒間連続してCD＝０であると
き（すなわち、トレーニング信号を受信すると）、ステ
ップS1008に進む。

ステップS1008においては、タイマT2がタイムアウトす
るか否かを判断しながら、20ミリ秒間連続してCD＝１で
あるか否かが判断される。このとき、タイマT2がタイム
アウトすると、ステップS1012に進む。また、20ミリ秒
間連続してCD＝１であるとき（すなわち、画信号の頭の
部分を受信すると）、ステップS1010に進む。

ステップS1010は画信号の受信を表わしている。

ステップS1012は、受信エラーを表わしている。

この第７図に示したように、トレーニング信号の受信に
失敗したとき（すなわち、SEDおよびCDが正しく動作し
なかったとき）は、トレーニング信号／画信号の受信モ
ードに入ってから、約10秒後にエラー終了になってしま
うという欠点がみられた。

§4.3 EOLを検出できない場合の処理に関して従来のフ
ァクシミリ装置では、トレーニング信号の受信に成功し
て画信号の受信モードに入った場合、５秒間以上にわた
ってEOL（End of Line）信号を受信できないときには、
直ちにエラーとしていた。このことは、誤り再送モード
を使用した場合も同様である。

このように、トレーニング信号の受信には成功したにも
拘らず復調データが正しく復調されない場合には直ちに
エラーとされていたので、誤り再送を有効に生かしてい
ないという欠点がみられた。

§4.4 画信号の送出が終了した場合の処理に関して 従来のファクシミリ装置では、画信号の送出が終了した
場合、直ちに手順信号を送出していたため、最後のブロ
ックを受信側装置がエラーすると、誤り再送を行うこと
ができないという欠点がみられた。

§4.5 再送開始ライン等の指示信号を送出した後の処
理に関して 従来のファクシミリ装置では、受信側がエラーを検出す
るとNACK信号を送出し、その後に再送開始ライン等の指
示信号を送出していた。次に、受信側装置は送信側装置
から送出される画信号（すなわち、指定した再送相開始
ラインからの画信号）の受信に向かっていた。

しかし、受信側から送出される再送開始ライン等の指示
信号を送信側が正しく受信し得ないときには、エラーに
なってしまうという欠点がみられた。

§4.6 誤り再送モードの選択に関して 一般に、誤り再送モードは画情報を確実に伝送できると
いう長所を有している半面、エラーが全く無い場合に
は、通常の伝送よりも余分に時間がかかってしまという
不都合がある。従って、誤り再送モードによる伝送を行
うか否かをオペレータの選択に任せることが望ましい。

しかし、従来のファクシミリ装置では、オペレータの意
志により、誤り再送モードを任意に選択することができ
ないという欠点がみられた。

［目的］ 本発明の第１の目的は、上述の点に鑑み、誤り画像デー
タの再送を効率よく且つ適確に行い得るよう構成した画
像通信装置を提供することにある。

本発明の第２の目的は、通信エラーが発生する前の段階
で所定バイト数以上の画像データが連続的に正しく受信
されているか否かに応じて、フォールバック制御を行う
画像通信装置を提供することにある。

かかる目的を達成するために、本発明に係る画像通信装
置は、トレーニング処理を行い画像データの通信速度を
決定する決定手段と、前記決定手段で決定された通信速
度による１ページの原稿画像の通信中に、画像データの
通信エラーに基づき画像データの再送制御を行う再送制
御手段と、再送制御を行った回数をカウントするカウン
ト手段と、前記決定手段で決定された通信速度による１
ページの原稿画像の通信中に、前記カウント手段でカウ
ントされた再送制御を行った回数が、現通信速度での通
信を不許容とする所定値に達したときには、画像データ
の通信速度を下げるべく通信制御を行う通信制御手段
と、１ページ原稿画像の通信中に、画像データの通信エ
ラーが発生した際、該通信エラーが発生する前に、所定
バイト以上の画像データが連続して正しく通信されてい
るか否かを判定する判定手段とを具備し、前記判定手段
の判定結果に応じて、前記カウント手段は、所定バイト
以上の画像データが連続して正しく通信されていれば、
当該カウント値をクリアし、それと共に前記再送制御手
段は、再送制御を行い、一方、前記判定手段の判定結果
に応じて、前記カウント手段は、所定バイト以上の画像
データが連続して正しく通信されていなければ、当該カ
ウント値をクリアすることなく増加させ、それと共に前
記通信制御手段は、前記カウント手段のカウント値に基
づいて、画像データの通信速度を下げるべく通信制御を
行うものである。

〔実施例〕

本発明を適用した一実施例としてファクシミリ装置を挙
げ、これを説明していく。

まず、本実施例の概要を述べる。

（ｉ）画情報の伝送時（送信側）において、符号化した
ラインナンバーをライン毎に付して画情報と共に伝送す
る。そして、あるラインナンバーに対応する符号から以
後のデータを再送可能とする。

受信機側においては、画情報の受信中にラインナンバー
をチェックし、それにより受信エラーの有無を判定す
る。そして、正しくデータを受信したときには、ライン
ナンバーを除去して復号化を行う。他方、受信機側で受
信エラーの発生を認識したときには、受信側装置は制御
信号を送出し、送信側装置の画情報伝送を中断させる。
その後、受信側装置は再送要求開始ラインナンバーを送
信側装置に知らせる。このことにより、送信側装置は、
再送要求開始ラインナンバーからの伝送を再開する。

（ii）画情報の伝送時において、ライン毎に挿入するラ
インナンバーは次のとおりの特性を有する。

イ）ラインナンバーは１ライン毎にインクリメントして
いく。

ロ）ラインナンバーは１ラインの符号の終わりを表わす
信号、例えば“EOL"（End of Line;CCITT勧告T4に基づ
いてモディファイドハフマン符号化、あるいはモディフ
ァイドリード符号化などを行った場合などに用いる）の
後に挿入する。このことにより、受信側装置では、画情
報とラインナンバーとの識別を可能とする。

ハ）ラインナンバーの長さを一定としてある。

従って、小さな数を表すラインナンバーと大きい数を表
すラインナンバーとはその符号長が同じになっている。
これにより、受信側装置では、１ラインの符号の終わり
を表す信号のうち所定バイトは、ラインナンバーである
と認識することができる。このように、受信側での画情
報とラインナンバーの識別が容易になる。

ニ）ラインナンバーは特別な意味を持つ信号、例えば、
１ラインの終わりを表わす信号、と異なる符号構成を有
する信号としてある。従って、受信側においてエラーが
発生したときには、再び特別な意味を持つ（１ラインの
終わりを表す）信号をサーチし、当該信号の検出に応答
してライン同期を確立することが可能となる。

以下、次に示す項目に従って、本実施例によるファクシ
ミリ装置を詳細に説明する。

§１ 誤り再送の手順の一例（第８図使用） §２ ラインナンバーの説明（第９図使用） §３ 符号化データをFIFOメモリにストアする場合の具
体例（第10図使用） §4 FIFOメモリおよびFIFOメモリを制御するポインタ
の説明 §５ 送信側装置から誤り再送モードを選択するための
構成（第11図および第12図使用） §６ 送信側装置におけるFIFOメモリの管理（第13図〜
第15図使用） §７ 再送開始アドレスを格納するメモリ容量の妥当性 §８ 送信側装置から画情報を全て送出した後の制御 §９ 受信側装置から再送要求を行う条件およびフォー
ルバック要求を行う条件（第16図使用） §10 NSF信号の構成（第17図使用） §11 NACK信号を受信した時における送信側装置の動作
（第18図使用） §12 送信側装置のブロック図の説明（第19図および第
20図使用） §13 送信側装置における制御回路の概略動作説明（第
21図使用） §14 送信側装置における制御回路の詳細な動作説明
（第22図および第23図使用） §15 受信側装置のブロック構成（第24図使用） §16 受信側装置における制御回路の動作説明（第25図
および第26図使用） §17 その他の実施例 §１ 誤り再送の手順の一例（第８図使用） 誤り再送モードにて画像伝送を行うようモード選択がな
されている場合（すなわち送信側装置においてスタート
ボタンが連続して2.5秒以上押下された場合、あるい
は、送信側装置において誤り再送モードがスイッチ等に
より選択されている場合）について、第８図を参照して
説明する。

第８図では、画情報を伝送している最中にインパルス性
のノイズが１回発生し、このことにより受信側装置にお
いて３ライン以上のエラーが発生した場合を考えてい
る。このようなエラーが生じると、受信側装置はNACK信
号（本実施例ではPIS信号;Procedure Interrupt Signal
手順中断信号）を送出する。送信側装置はこのPIS信
号を検出することにより、画像情報の送出を中断する。

受信側装置は、PIS信号に続いて再送開始ライン／フォ
ールバック等の情報を送信側装置に伝達するために、V2
1変調のNSF信号を用いる。本実施例では、NSF信号によ
り、正しく受信した最後のライン番号を送信側装置に知
らせる。

かかる信号に基づき、送信側装置は、受信側から指定さ
れたラインの次のラインから画情報の再送を行う。この
とき、送信側装置においては、フォールバックの指示が
あればフォールバックを行う。また、現時点以上にフォ
ールバックを行うことができない場合（すなわち、現在
2400b/Sで画像伝送を行っているとき、３回の誤り再送
を行った場合）はエラー終了となり、回線断（DCN）と
する。

なお、第８図に示したNSF/CSI/DIS等の略号は、先に第
５図に関して述べたとおりである。

§２ ラインナンバーの説明（第９図使用） 第９図は、ラインナンバーの具体例を示すビット構成図
である。このラインナンバーは、EOL（ライン終端符
号）の後に挿入されるものである。

なお、本実施例では、符号化方式としてモディファイド
ハフマン符号を変更した方式を採用している。

ラインナンバーは、ライン終端符号EOLに続く２バイト
（16ビット）とする。そして、ラインナンバーはEOL信
号と区別し得るように、ラインナンバーにおけるハイバ
イトのLSB（Least Significant Bit）及びラインナンバ
ーのローバイトのLSBは、それぞれ１に固定する。受信
側装置でデコードされたときに１ラインのビット数が17
28ビット（A4サイズの受信時）でなかった場合には、再
びEOLのサーチを実行し、ライン同期をとる。このため
に、ラインナンバーは、EOLと異なる信号にする必要が
ある。

例えば、ラインナンバー０は01H（ラインナンバーのハ
イバイト）01H（ラインナンバーのローバイト）、ライ
ンナンバー１は01H（ラインナンバーのハイバイト）03H
（ラインナンバーのローバイト）、ラインナンバー２は
01H（ラインナンバーのハイバイト）05H（ラインナンバ
ーのローバイト）、ラインナンバー３は01H（ラインナ
ンバーのハイバイト）07H（ラインナンバーのローバイ
ト）、ラインナンバー10は01H（ラインナンバーのハイ
バイト）15H（ラインナンバーのローバイト）、ライン
ナンバー100は01H（ラインナンバーのハイバイト）C9H
（ラインナンバーのローバイト）となる。これらのライ
ンナンバーは、３ライン毎にインクリメントするよう規
定してある。

§３ 符号化データをFIFOメモリにストアする場合の具
体例（第10図使用） 第10図は、符号化したデータおよび各ラインナンバーに
対応した再送開始アドレスをメモリに格納した状態を例
示するものである。本図において、TFIFSは、符号化し
たデータを格納するメモリの先頭アドレス（本実施例に
おいては、8400H）である。送信側装置における符号化
データを格納するメモリ領域として、例えば8400HからA
FFFHまでを考える。また、再送開始アドレスを格納する
メモリ領域として、例えばC00HからC3FFHまでを考え
る。

いま、送信側装置の条件として、１ラインが全白の場合
の最小伝送時間は10m Sec,1ラインに黒が有る場合の最
小伝送時間は20m Sec,伝送スピードは4800b/Sとしたと
きに、A4サイズの原稿（全白）を伝送する手順を第10図
に基づいて説明する。このとき、１ラインの最小バイト
数は６である。また、メモリに格納されたバイトデータ
を送出するときにはLSBから送出するものとする。例え
ば、アドレス8401Hのデータを送出するときは、まず０
の情報を７ビット送出し、その後、１の情報を送出す
る。

第10図において、アドレス8400H,8401Hに格納されてい
るデータによりEOLが形成される（15個の連続した０情
報の後に１情報が送出される）。アドレス8402Hにはラ
インナンバーのハイバイトデータ、アドレス8403Hには
ラインナンバーのローバイトデータが格納される。アド
レス8402H,8403Hに格納されているデータは、01H,01Hで
あり、ラインナンバー０を表わす。

アドレス8404Hから8406Hには、1728ビットが全白であっ
たとき、モディファイドハフマン符号化したデータが格
納されている。すなわち、1728ビト全白であったときの
モディファイドハフマン符号化したデータは、01 0011
011 0011 01 01（左側のデータから順に回線に送
出される場合）である。ここで、010011011は、1728ビ
ット白ランレングスである場合のメークアップ符号であ
り、00110101は０ビット白ランレングスである場合のタ
ーミネイティング符号である。この1728ビット全白であ
ったときのモディファイドハフマン符号化したデータを
メモリに格納すると、B2H,59H,01Hとなる。

回線にデータが送出される時は、B2HのLSBのデータから
MSBのデータ、59HのLSBのデータからMSBのデータ、01H
のLSBのデータからMSBのデータの順に送出される。すな
わち、01001101（B2Hのデータ）10011010（59Hのデー
タ）1000 0000（01Hのデータ）の順に（左側のデータか
ら順に回線に送出される場合）回線にデータが送出され
る。以後同様に、符号化されたデータが送信側装置のメ
モリに格納される。

一方、再送開始アドレスが、各ラインナンバーに対応し
て、メモリに格納されている。再送開始アドレスが格納
されるメモリ領域は、アドレスC000HからアドレスC3FFH
である。再送開始アドレスが格納されているメモリ領域
の先頭アドレスをLINOと呼ぶ。１つの再送開始アドレス
を指定するためにはメモリ領域は２バイトぶんが必要で
ある。アドレスC000HからアドレスC3FFHのメモリ領域は
1024バイトであるので、再送開始アドレスとして512個
を格納することが可能である。また、上述したとおりラ
インナンバーは１ライン毎にインクリメントする構成と
してあるので、ラインナンバーが変化した（すなわち、
１だけインクリメントされた）とき、再送開始アドレス
を格納するメモリに対し、符号化されたデータが格納さ
れているメモリのラインナンバーの先頭アドレスを格納
する。その具体例は、第10図に示す通りである。

アドレスC000H,C001Hには、00H,84Hが格納されている。
アドレスC00Hに格納されているデータはラインナンバー
０の再送開始アドレスにおけるローデータ、アドレスC0
01Hに格納されているデータはラインナンバー０の再送
開始アドレスにおけるハイデータであり、ラインナンバ
ー０の格納されている先頭アドレス（符号化されたデー
タが格納されているメモリに対して）は、8400Hであ
る。

また、アドレスC002H,C003Hには07H,84Hが格納されてい
る。アドレスC002Hに格納されているデータはラインナ
ンバー１の再送開始アドレスにおけるローデータ、アド
レスC003Hに格納されているデータはラインナンバー１
の再送開始アドレスにおけるハイデータであり、ライン
ナンバー１の格納されている先頭アドレス（符号化され
たデータが格納されているメモリに対して）は8407Hで
ある。以下同様に、ラインナンバー2,ラインナンバー3,
ラインナンバー４の格納されている先頭アドレス（符号
化されたデータが格納されているメモリに対して）は、
840EH,8415H,841CHである。

更に、上述したように、再送開始アドレスを格納するメ
モリ領域は1024バイトであるので、再送開始ラインナン
バーとしては、512個格納することができる。513番目の
ラインナンバーは、LINO（アドレスC000H）に格納す
る。かくして、過去512ぶんのラインナンバーが格納さ
れることになる。

§4 FIFOメモリおよびFIFOメモリを制御するポインタ
の説明 送信側装置においては、本実施例により符号化されたデ
ータがFIFO（First-In First-Out）メモリにストアされ
る。FIFOメモリの容量は上述の如く8400HからAFFFHまで
である。ここで、送信側装置のFIFOメモリの先頭アドレ
スはTFIFS（TRN FIFO START;本実施例においては8400
H）、送信側装置のFIFOメモリの先頭アドレスにおける
ハイバイトはTFIFSH（TRN FIFO START HIGH;本実施例に
おいては84H）、送信側装置のFIFOメモリにおける最終
アドレスはTFIFE（TRN FIFO END;本実施例においてはAF
FFH）、送信側装置のFIFOメモリの最終アドレスにおけ
るハイバイトはTFIFEH（TRN FIFO END HIGH;本実施例に
おいてはAFH）と呼ぶ。

送信側装置において、読取手段により読み取ったデータ
は、符号化を施された後に送信側装置のFIFOメモリにス
トアされるが、FIFOのメモリをコントロールするために
ポインタを使用する。このために使用するポインタをTM
HPTR（TRN MH POINTER）と呼ぶ。また、送信機側のFIFO
メモリにストアされたデータは、変調器により変調した
後、回線に順次送出するが、ここでもFIFOのメモリをコ
ントロールするポインタが必要である。このために使用
するポインタをTMDPTR（TRNMODEM POINTER）と呼ぶ。

一方、受信側装置においては、送信側装置から送られて
きたデータをメモリに格納する。このメモリは、送信側
装置と同様、FIFO（First-In First-Out）メモリであ
る。受信側装置のFIFOメモリの容量も送信側装置と同じ
く、8400HからAFFFHまでとする。

ここで、受信側装置のFIFOメモリにおける先頭アドレス
はRFIFS（REC FIFO START;本実施例においては8400
H）、受信側装置のFIFOメモリにおける先頭アドレスの
ハイバイトはRFIFSH（REC FIFO START HIGH;本実施例に
おいては84H）、受信側装置のFIFOメモリにおける最終
アドレスはRFIFE（REC FIFO END;本実施例においてはAF
FFH）、受信側装置のFIFOメモリにおける最終アドレス
のハイバイトはRFIFEH（REC FIFO END HIGH;本実施例に
おいてはAFH）と呼ぶ。

受信側装置においては、送信側装置から送られてきたデ
ータを復調器により復調し、その後にFIFOメモリにスト
アする。復調データをFIFOメモリにストアするときにポ
インタを使用するが、このポインタをRMDPTR（REC MODE
M POINTER）と呼ぶ。また、FIFOメモリにストアされた
データは、順次読み出して復号し、記録を行う。FIFOメ
モリにストアされたデータを順次読み出して復号化する
ときにもポインタを使用するが、このポインタをRMHPTR
（REC MH POINTER）と呼ぶ。

§５ 送信側装置から誤り再送モードを選択するための
構成（第11図および第12図使用） 送信側装置からの誤り再送モードを選択するための手法
として、２つの方法を採る。第１は、スイッチ等を用い
て誤り再送モードを選択する方法である。すなわち、あ
る特定スイッチがオン状態にあるときには誤り再送モー
ドが選択されているものとする。

誤り再送モードを選択する第２の方法は、送信側装置の
スタートボタンを連続して押下することである。すなわ
ち、スタートボタンを連続して2.5秒以上押下すること
に誤り再送モードを選択し、「ピー」音の発生によりオ
ペレータは誤り再送モードが選択されたことを知る。

また、送信側装置のスタートボタンを連続して５秒以上
押下したときにはG2モードが選択され、「ピー」「ピ
ー」音の発生によりオペレータはG2モードが選択された
ことを知る。

本実施例において、誤り再送モードでの画伝送は伝送ス
ピード4800b/Sにより行う。従って、送信側装置により
誤り再送モードが選択されたときに、受信側装置に誤り
再送モードの機能が備えられている場合には、誤り再送
モードでの伝送が行われる。しかし、受信側装置に誤り
再送モードの機能が備えられていない場合には、伝送ス
ピードを9600b/Sでなく4800b/Sに落として伝送を開始す
る。

第11図は、本実施例によるファクシミリ装置の送信側の
構成を示すブロック図である。本図において、67は網制
御部（NCU）であり、電話網をデータ通信等に使用する
ためにその回線の端末に接続して電話交換網の接続制御
を行ったり、データ通信路への切換えを行ったり、ルー
プの保持を行う。また、67aは電話回線である。

68は、送信系の信号と受信系の信号を分離するハイブリ
ッド回路である。信号線71a上の送信信号は、信号線67b
および網制御部67を介して、電話回線67aに送出され
る。また、相手側のファクシミリ装置から送られてきた
信号は、網制御部67を介して信号線68aに送出される。

69はバイナリ信号送出回路であり、信号線76b上にパル
スが発生したときに信号線76a上のデータを入力し、V21
変調したデータを信号線69aに出力する。

70はトーナル信号送出回路であり、信号線76d上のデー
タが信号レベル「１」のとき信号線76cの信号を入力す
る。そして、入力したデータが「１」ならば462Hzのト
ーナル信号を、「２」ならば1080Hzのトーナル信号を、
「３」ならば1650Hzのトーナル信号を、「４」ならば18
50Hzのトーナル信号を、「５」ならば2100Hzのトーナル
信号を信号線70aに出力する。

71は加算回路であり、信号線69aの信号と信号線70aの信
号とを入力し、加算した結果を信号線71aに出力する。

72はトーナル信号検出回路であり、信号線68aの信号を
入力して462Hzの信号を検出したときには信号線72aに
「１」の信号を、1080Hzの信号を検出したときには信号
線72aに「２」の信号を、1650Hzの信号を検出したとき
には信号線72aに「３」の信号を、1850Hzの信号を検出
したときには信号線72aに「４」の信号を、2100Hzの信
号を検出したときには信号線72aに「５」の信号を出力
する。

73はバイナリ信号検出回路であり、バイナリ信号を検出
したときに信号線73aにパルスを発生し、復調したバイ
ナリデータを信号線73bに出力する。

74はスタートボタンであり、このスタートボタンが押下
されたときに信号線74aの信号レベル「１」の信号が出
力される。

75は誤り再送モード選択スイッチであり、誤り再送モー
ドでの伝送が選択されているときには信号線75aに信号
レベル「１」の信号を出力する。

76は制御回路である。

77はモード変更通知音発生回路であり、信号線76eにパ
ルスが発生されたとき「ピー」音を発生する。

第12図は、第11図に示した制御回路76の制御手順を示す
流れ図である。

ステップS1014においては、スタートボタン74が押下さ
れたか否かが判断される。これは、信号線74aの信号を
入力することにより判断される。スタートボタン74が押
下されると、ステップS1016に進む。

ステップS1016においては、スタートボタン74が連続し
て2.5秒以上押下されたか否かが判断される。これは、
信号線74aの信号を入力することにより判断される。ス
タートボタン74が連続して2.5秒以上押下されると、ス
テップS1028に進む。また、スタートボタン74が連続し
て2.5秒以上押下されない場合は、ステップS018に進
む。

ステップS1018においては、誤り再送モードが選択され
ているか否かが判断される。これは、信号線75aの信号
を入力することにより判断される。そして、誤り再送モ
ードが選択されているときには、ステップS1022に進
む。他方、誤り再送モードが選択されていないときに
は、ステップS1020に進む。

ステップS1020は9600b/Sによる画情報の伝送を示してい
る。

ステップS1022においては、相手方ファクシミリ装置
（受信側装置）が誤り再送機能を有しているか否かが判
断される。受信側装置が誤り再送機能を有しているか否
かを示す情報は、NSF信号のFIFにより送信側へ連絡され
る。すなわち、信号線73a,73bの信号を入力することに
より、受信側装置が誤り再送機能を有しているか否かが
判断される。そして受信側装置が誤り再送機能を有して
いる場合は、ステップS1026に進む。他方、受信側装置
が誤り再送機能を有していない場合は、ステップS1024
に進む。

ステップS1024では、4800b/Sにおける画情報の伝送を行
う。

ステップS1026では、誤り再送モードによる画情報の伝
送を行う。

ステップS1028においては、「ピー」音を発生（信号線7
6eにパルスを送出）し、誤り再送モードが選択されてい
ることをオペレータに知らせる。

ステップS1030においては、引き続いて、スタートボタ
ン74が連続して2.5秒以上押下されたか否かが判断され
る。これは、信号線74aの信号を入力することにより判
断される。引き続いてスタートボタンが連続して2.5秒
以上押下されると、ステップS1032に進む。他方、引き
続いてスタートボタンが連続して2.5秒以上押下されな
い場合は、ステップS1022に進む。

ステップS1032においては、「ピー」「ピー」音を発生
（信号線76eにパルスを２回送出）し、G2モードが選択
されていることをオペレータに知らせる。

ステップS1034では、G2モードでの伝送を行う。

§６ 送信側装置におけるFIFOメモリの管理（第13図〜
第15図使用） 送信側装置に含まれるFIFOメモリの管理について、以下
に説明する。

第13図（１），（２）はFIFOメモリと各種ポインタとの
関係を説明する図である。TMHPTRは、FIFOメモリ空間に
おいて、どこの番地まで符号化したデータがストアされ
ているかを示す。一方、TMDPTRは、FIFOメモリ空間にお
いて、どこの番地のデータまでを変調して回線に送出し
たかを示す。符号器は、TFIFS番地から符号化したデー
タをストアし、TFIFE番地まで符号化したデータをスト
アしたとき、次の符号化したデータをTFIFS番地にスト
アする。この時、REVRS（リバース）というフラグに１
をセットし、モデム側に対し、符号化したデータがFIFO
の最終番地までストアされTMHPTRがFIFOの先頭に戻った
ことを知らせる。

一方、モデム側の処理として、TFIFS番地からの符号化
されたデータを順次読み出して変調した後、回線に送出
していく。そして、TFIFE番地にストアされているデー
タを読み出し、変調し、回線に送出した後は、TFIFS番
地にストアされているデータを読み出し、変調し、回線
に送出する。この時、REVRS（リバース）というフラグ
に０をセットして符号化を行っている側に対し、FIFOの
最終番地におけるデータの変調および回線への送出が終
了しTMDPTRがFIFOの先頭に戻ったことを知らせる。

送信側装置におけるFIFO管理の主な作用は下記の通りで
ある。

ラインナンバーが変わったとき、再送開始ラインナン
バーを格納するメモリに対し、そのラインナンバーに対
応する符号化データが格納されているアドレスをストア
する。

モデムのポインタ、すなわちTMDPTRがエンコーダのポ
インタTMHPTRを追い越さないようにする。

エンコーダのポインタTMHPTRがFIFOメモリを一周して
モデムのポインタTMDPTRにあまり近づかないようにする
（受信側で受信エラーが発生した時に再送を行うが、こ
の再送を行うためのデータをFIFOメモリに残しておくた
め）。

上記に関しては、既に第10図を用いて説明してあるの
で、ここでは説明を省略する。

次に、上記に関して説明を行う。モデムのポインタTM
DPTRがエンコーダのポインタTMHPTRを追い越さないよう
にするために、モデムのポインタTMDPTRがエンコーダの
ポインタTMHPTRに近づいたとき、フィルを送出する。こ
こで、読取ったデータを符号化するとき、EOLは２バイ
トで構成し、00H,80Hのデータとしている（第10図参
照）。かかる項目の制御の一例として、以下の実例が
考えられる。

モデムのポインタTMDPTRがFIFOメモリのデータを送出
中、00H,80Hのデータを検出した場合、REVRS（リバー
ス）フラグのチェックを行う。REVRS（リバース）フラ
グが０のときは、 （エンコーダのポインタTMHPTRにおけるハイアドレス）
−（モデムのポインタTMDPTRにおけるハイアドレス）＜
２ であるか否かを判断し、上記の条件が満足するときには
フィルの送出を行い、上記の条件が満たされないとき、
すなわち、 （エンコーダのポインタTMHPTRにおけるアドレス）−
（モデムのポインタTMDPTRにおけるハイアドレス）≧２
のときは、モデムのポインタTMDPTRを順次インクリメン
トしてFIFOメモリにストアされているデータの送出を行
う。

一方、REVRS（リバース）フラグが１のときには、ま
ず、モデムのポインタTMDPTRにおけるハイアドレスがTF
IFEH（FIFOの最終アドレスにおけるバイト）と等しいか
否かが判断される。モデムのポインタTMDPTRにおけるハ
イアドレスがTFIFEHと等しくないときには、モデムのポ
インタを順次インクリメントしてFIFOメモリにストアさ
れているデータの送出を行う。

モデムのポインタTMDPTRがTFIFEHに等しいときは、 （エンコーダのポインタTMHPTRにおけるハイアドレス）
−TFIFSH＜１ であるか否かを判断し、上記の条件を満たす場合はフィ
ルの送出を行い、上記の条件が満たされない場合、すな
わち、 （エンコーダのポインタTMHPTRにおけるハイアドレス）
−TFIFSH≧１ である場合は、モデムのポインタTMDPTRを順次インクリ
メントしてFIFOメモリにストアされているデータの送出
を行う。

以上の場合において、フィルを送出するケースにおいて
も符号化がすべて終了（実際には、符号化を行う側で符
号化が終了した時にMHENDというフラグに１をセットす
るので、モデム側はこのフラグをチェックすることによ
り、符号化がすべて終了しているか否かを認識すること
ができる）しているときは、モデムのポインタTMDPTRを
順次インクリメントしてFIFOメモリにストアされている
データの送出を行う。

また、符号化された全てのデータの送出が終了した時
は、RTC（Return To Control）信号を送出する。このRT
CもEOLの後に最後に送出したラインナンバーを加えたも
のとしている。EOLの数は103個送出する。

次に上記に関して説明する。第14図には、各々の伝送
スピードにおいて、３秒間に送出されるビット数および
バイト数を示してある。すなわち、往復で３秒間の遅延
までの再送をできるようにするためには、エンコーダの
ポインタTMHPTRがモデムのポインタTMDPTRに3600バイト
以上離れている必要がある。

第15図にFIFOメモリと各種ポインタの関係を示す。本実
施例では、エンコーダのポインタTMHPTRにおけるハイア
ドレスをインクリメントするとき、モデムのポインタTM
DPTRと比較して、エンコーダのポインタTMHPTRがモデム
のポインタTMDPTRに対し4096バイト以上離れるように制
御する。以下にその制御の具体例を示す。

エンコーダのポインタTMHPTRにおけるハイアドレスをイ
ンクリメントするとき、REVRS（リバース）フラグのチ
ェックを行なう。REVRS（リバース）フラグが０のとき
には、 ｛TFIFEH−（エンコーダのポインタTMHPTRにおけるハイ
アドレス）｝＋｛（モデムのポインタTMDPTRにおけるハ
イアドレス）−TFIFSH｝＜16であるか否かを判断し、上
記の条件を満たすときはエンコーダを中断し、ウェイト
状態となる。また、上記の条件が満たされないとき、す
なわち、 ｛TFIFEH−（エンコーダのポインタTMHPTRにおけるハイ
アドレス）｝＋｛（モデムのポインタTMDPTRにおけるハ
イアドレス）−TFIFSH｝≧16のときは、符号化を行い、
符号化したデータをFIFOメモリにストアする。

これに対し、REVRS（リバース）フラグが１のときは、 （モデムのポインタTMDPTRにおけるハイアドレス）−
（エンコーダのポインタTMHPTRにおけるハイアドレス）
＜16 であるか否かを判断し、上記の条件を満たすときは、エ
ンコーダを中断し、ウェイト状態となる。上記の条件が
満たされないとき、すなわち、 （モデムのポインタTMDPTRにおけるハイアドレス）−
（エンコーダのポインタTMHPTRにおけるハイアドレス）
≧16 のときには、符号化を行い、符号化したデータをFIFOメ
モリにストアする。

§７ 再送開始アドレスを格納するメモリ容量の妥当性 再送開始アドレスを格納するメモリ領域は本実施例では
1024バイトを考えている。このため、512個の再送開始
アドレスを格納することができる。すなわち、過去512
ラインナンバー分の再送が可能になっている。ここで、
１ラインを符号化したとき、１番短いデータは、１ライ
ンが全白であったときである。上述したように、全白ラ
インを符号化したときのバイト数は７バイトである。１
ラインナンバーは１ラインごとにインクリメントされる
ので、１ラインナンバーの最小バイト数は７である。そ
して、512ラインナンバー分の再送を考えると、最小358
4バイトが必要となる。このとき、伝送スピードを4800b
/Sとした場合、 3584（バイト）÷600（バイト／秒）≒６（秒） であり、先に述べたように回線上の遅延を許容する時間
として３秒を考えているので、再送開始アドレスは512
個の容量を有するメモリに格納すれば充分である。

§８ 送信側装置から画情報を全て送出した後の制御 送信原稿のエンコードがすべて終了すると、制御復帰信
号（RTC;Return to Control）信号がFIFOメモリに書き
込まれる。このRTCは、EOL103個とする。そして、EOLに
引き続いて、最後に送出したラインナンバーを加える。
ここでのEOLは、「０」が11個続いた後に「１」が続く1
2ビットで構成される。

上述したRTCの送出時間は、4800b/Sのとき0.6秒、また2
400b/Sのとき1.2秒となる。

一般に、誤り再送を行うときには、回線品質の良くない
場合が多い。このため、RTC信号を従来のEOL6個として
おくと、RTC検出不可となることが予想される。そこ
で、RTC信号はEOL103個として、受信側装置においてRTC
信号を必ず検出できるようにした。

実際に、モデムからRTC信号の送出が終了したときに
も、直ちに手順信号の送出へは向かわない。本実施例で
は、国際回線などの遅延として1.2秒、送信側におけるN
ACK信号（PIS信号）の検出時間として１秒を考えてい
る。そして、RTC信号の送出が終了した後、1.5秒経過後
にSED＝０ならば受信側からPIS信号が送出されていない
ものと判断し、手順信号の送出へ向かう。具体的には、
手順信号として、EOM/MPS/EOP/PRI-EOM/PRI-MPS/PRI-EO
Pを用いる。

また、RTC信号の送出が終了した後、1.5秒経過後にSED
＝１ならばPIS信号のサーチへ向かう。そして、２秒以
内にPIS信号を検出した場合には、誤り再送を行う。ま
た、２秒経過してもPIS信号を検出しない場合は、手順
信号の送出へ向かう。

§９ 受信側装置から再送要求を行う条件およびフォー
ルバック要求を行う条件（第16図使用） 受信側装置から再送要求を行うケースとしては、以下に
述べる３通りがある。

３ライン以上連続して画像エラーが発生したとき、 トレーニング信号の受信に失敗したとき、 画像受信モードに入った後、ある一定時間（例えば24
00b/Sの場合は4.5秒,4800b/Sの場合は3.5秒）以上EOL信
号を検出できないとき。

また、“１枚の原稿を伝送中に、再送が３回行われる”
と、フォールバックの要求を行う。但し、ある一定バイ
ト数（例えば127バイト）以上にわたってエラーのない
データを受信している場合は、上記再送回数をカウント
するカウンタをクリアする。

第16図に示すフローチャートは、再送要求を行う場合お
よびフォールバック要求を行う場合に着目した画像受信
の制御手順を表すものである。本図を参照して、上記再
送要求／フォールバック動作を詳細に説明する。

ステップS1036は、画像受信状態を表わしている。画像
受信を行う前に、NSF信号の送出回数をカウントするカ
ウンタ、および、１枚の原稿を受信中に何回再送を行っ
たかを表わす再送カウンタはクリアしておく。

ステップS1038においては、トレーニング受信に成功し
たか否かが判断される。トレーニング受信の成功とは、
SED＝１の確認,CD＝０（トレーニング時間の半分程度の
長さ）の確認,CD＝１の確認が正しくできたことを意味
する。3.5秒以内にトレーニング受信に成功した場合
は、ステップS1040に進む。他方、3.5秒以内にトレーニ
ング受信に成功しない場合は、ステップS1078に進む。

通常は、3.5秒以内にトレーニング受信が終了する。こ
のため、トレーニング受信を開始してから3.5秒以内に
トレーニングが終了しない場合は、トレーニング受信に
失敗したものと判断する。このように、本実施例におい
ては、トレーニング受信に失敗したものと即時に判断す
ることが可能になった。従って、その後、誤り再送ある
いはNSF信号（DCN信号の場合もある）の送出が可能にな
る。

誤り再送を行うか、あるいはNSF信号（NSF信号を３回送
出しているときはDCN信号の送出を行う）の送出を行う
かの選択については後述する。

ステップS1040においては、トレーニング受信に成功し
たので、NSF信号の送出回数をカウントするカウンタを
クリアする。誤り再送を行うとき、受信側装置はPIS信
号に引き続いてNSF信号を送出する。このNSF信号には、
再送開始ライン，フォールバックの有無等の情報が含ま
れている。このNSF信号を送信側装置が正しく受信する
と、フォールバック等の制御をした後に再送開始ライン
からの再送を行う。

しかし、送信側装置がNSF信号を正しく受信できないと
きには再びNSF信号の受信へ向かう。一方、受信側装置
はNSF信号を送出した後、トレーニング信号の受信へ向
かう。しかし、送信側装置はトレーニング信号を送出し
ていないので、トレーニング受信は不成功となる。この
とき、受信側装置は、3.5秒以内にSED＝１を検出できた
か否かを判断する（ステップS1078）。この場合、トレ
ーニング信号は送出されていないので、SEDは「０」で
ある。そして、受信側装置は再びNSF信号の送出へ向か
う。上記カウンタはこの回数を数えるためのものであ
る。

NSF信号を３回送出してもトレーニング信号が送信側か
ら送出されない場合には、DCN信号を送出して回線断と
する。

ステップS1042ないしステップS1046は、画像受信状態を
表わしている。

ステップS1042においては、３ライン以上の連続エラー
が発生したか否かが判断される。この３ラインとは一実
施例にすぎず、その他の任意の値に設定することが可能
である。また、受信した画像の細かさに応じて、当該ラ
イン数を自動的に変更することも可能である。

３ライン以上の連続エラーが発生した場合は、ステップ
S1052に進んで誤り再送を行う。他方、３ライン以上の
連続エラーが発生していない場合には、ステップS1044
に進む。

ステップS1044においては、ａ間（2400b/Sのときはａ＝
4.5秒,4800b/Sのときはａ＝3.5秒）にわたって、EOL信
号を検出しいるか否かが判断される。そして、ａ秒間に
わたってEOL信号を検出していない場合には、ステップS
1056に進んで誤り再送を行う。また、ａ秒間のうちにEO
L信号を検出している場合は、ステップS1046に進む。こ
のａ秒間は、各伝送スピードでの１ラインの最も長い伝
送時間を基準に定めている。これにより、トレーニング
受信には成功したが正しいデータが復調されないといっ
た場合においても、誤り再送を行うことが可能になる。

ステップS1046においては、RTC（Return to Contol）信
号を検出したか否かが判断される。RTC信号を検出する
と、ステップS1048に進む。他方、RTC信号を検出してい
ない場合には、ステップS1042に進む。

ステップS1048は、後手順を表わしている。

ステップS1050は、１枚の原稿を受信中にタイムオーバ
ーしたとき（Ｔ＝16分）であり、エラーを表わしてい
る。

ステップS1052においては、ある一定バイト数以上の正
しいデータを受信したか否かが判断される。回線の特性
が定常状態にあるときには画像受信が良好であるが発生
頻度の少ないインパルス性ノイズによりエラーが発生し
ている場合には、既にある一定バイト数以上の正しいデ
ータを受信していることになる。

このような回線状況の場合は、送信側でフォールバック
を行ったとしても、再びエラーが発生することになる。
従って、このような場合は無駄なフォールバックをしな
いほうが適切である。すなわち、ある一定バイト数以上
の正しいデータを先に受信している場合は、ステップS1
054に進んで再送カウンタをクリアする。また、ある一
定バイト数以上の正しいデータを未だ受信していない場
合は、ステップS1056に進み、再送カウンタはクリアし
ない。

ステップS1056においては、送信側の伝送を中断させる
ために、PIS信号の送出を行う。

ステップS1058においては、再送カウンタを１だけイン
クリメントする。

ステップS1060においては、信号が到達しているか（す
なわち、SED＝１であるか）否かが判断される。SED＝１
のときにはステップS1062に進む。このケースは、ステ
ップS1056で送出したPIS信号を送信側装置が正しく受信
していないケースである。他方、SED＝０のときにはス
テップS1064に進む。

ステップS1062においては、再びPIS信号の送出を行う。

ステップS1064においては、再送カウンタの計数値が３
以上になっているか（すなわち、フォールバックを行う
か）否かが判断される。再送のカウンタの計数値が３以
上の場合（すなわち、フォールバックを行う場合）は、
ステップS1066に進む。また、再送カウンタの計数値が
３未満である場合（すなわち、フォールバックを行わな
い場合）は、ステップS1074に進む。

ステップS1066においては、現在の伝送スピードが2400b
/Sであるか否かが判断される。現在の伝送スピードが24
00b/Sのときにはこれ以上フォールバックすることがで
きないので、DCN信号を送出した後（ステップS1068）、
エラー終了となる（ステップS1070）。他方、現在の伝
送スピードが2400b/Sでないときは、ステップS1072に進
み、フォールバックを指定する。

ステップS1074においては、再送開始ライン／フォール
バックの有無の情報を含んだNSF信号の送出を行う。

ステップS1076においては、NSF信号の送出回数をカウン
トするカウンタを１だけインクリメントした後に画信号
の受信へ向かう。

ステップS1078は、トレーニング受信に失敗したときに
分岐してくるブロックである。CFR信号を送出した後の
トレーニング信号受信が失敗であった場合は、誤り再送
を行う。しかし、誤り再送を一度行いNSF信号を送出し
た後のトレーニング信号受信が失敗であった場合は、誤
り再送を行う場合と、NSF/DCN信号を送出する場合とに
分けられる。

すなわち、NSF信号を送信側装置が正しく受信していな
い場合（送信側装置がトレーニング信号を送出していな
い場合；ステップS1078においてYES、ステップS1080に
おいてYESのとき）は、NSF信号の再送を行う。他方、受
信側装置において受信が不成功であった場合（ステップ
S1078においてNOのとき）は、誤り再送を行う。ここ
で、ステップS1078においてSED＝１とは、トレーニング
信号が到達したものと判断していることを示す。そし
て、ステップS1078においてSED＝１を検出した場合（す
なわち、トレーニング信号が到達していた場合）は、ス
テップS1056に進む。他方、ステップS1078において、SE
D＝１を検出できない場合（すなわち、トレーニング信
号が到達していない場合）は、ステップS1080に進む。

ステップS1080においては、再送のためのNSF信号を直前
に送出したか否かが判断される。再送のためのNSF信号
を直前に送出した場合は、ステップS1082に進む。ま
た、再送のためのNSF信号を直前に送出していない場合
は、ステップS1056に進む。

ステップS1082においては、既にNSF信号の再送を３回行
ったか否かが判断される。NSF信号の再移送を３回行っ
た場合は、DCN信号を送出した後（ステップS1084）、エ
ラー終了となる（ステップS1086）。また、NSF信号の再
送を３回行っていない場合は、ステップS1064に進んでN
SF信号の再送を行う。

§10 NSF信号の構成（第17図使用） 受信側装置には、受信した最新のラインナンバーを格納
するメモリエリアを設ける。そして、インシャライズ時
においては、0101Hのデータを格納しておく。

復号器は、EOLを検出する毎に次の２バイトのデータ、
すなわちラインナンバーをチェックする。そして、今回
受信したラインナンバーが前回正しく受信したラインナ
ンバーと比べて３未満だけインクリメントされている場
合は、受信画像が“良好”であると判断する。換言すれ
ば、３ライン未満の画像エラーは受信が“良好”である
ものと判断する。このラインナンバーは検出されるたび
にメモリにストアされ、アップデートされる。

一方、今回受信したラインナンバーが前回正しく受信し
たラインナンバーより３つ以上インクリメントされてい
る場合は、NACK信号の送出を行う。本実施例において
は、PIS信号（462Hzの信号を３秒間連続させた信号）の
送出を行う。すなわち、３ライン以上の画像エラーが発
生した場合には受信画像が不良であると判断し、誤り再
送の要求を行う。そこで、PIS信号の送出後、300b/Sの
信号を用いて再送開始ラインナンバーおよびフォールバ
ックの有無を送信側装置に知らせる。

受信側装置から送信側装置に送出する300b/S信号の一例
を第17図に示す。本図において、プリアンブルは「0111
1110」パターンの約１秒間の連送、FFHはアドレスデー
タ、13Hはコントロールデータ（LSBのデータからMSBの
データの順に回線に送出される）,20HはNSFのFCF（ファ
クシミリ コントロール フィールド）である。また、
その後に送出するラインナンバーは、ラインナンバーの
下９けたに着目したデータであり、ラインナンバー０か
らラインナンバー511までである。このときに送出する
ラインナンバーについては、各バイトデータのLSBに１
をセットすることはしない。例えば、ラインナンバー０
は、00H,00Hである。

次のバイトデータはフォールバックの有無を示す。具体
的には、00Hのときはフォールバックを指定せず、FFHの
ときはフォールバックを指定している。

FCSはフレームチェックシーケンス、FLAGは「0111 111
0」である。

画像受信時における復号に際しては、EOLに続く２バイ
トのデータ（すなわちラインナンバー）は無視して行
う。

§11 NACK信号を受信した時における送信側装置の動作
（第18図使用） 送信側装置は、読取り手段により原稿の情報を読み取
り、そのデータを符号器により符号化し、モデムにより
その符号化したデータを変調し、回線に送出している。
この時、NACK信号（本実施例においてはPIS信号）の監
視をしている。そして、NACK信号を検出しない場合は、
画情報の伝送を行い、NACK信号を検出した場合には画情
報の伝送を中断する。そして、300b/S信号の受信へ向か
う。この300b/Sには、前述の如く、再送を開始するライ
ンナンバー（下９けた）およびフォールバックの有無情
報が格納されている。

送信側装置が再送開始ラインナンバーを検出すると、送
信側装置におけるエンコーダのポインタTMHPTRのおける
アドレス，送信側装置におけるモデムポインタTMDPTRの
アドレス,REVRS（リバース）フラグ，再送開始アドレス
をチェックし、その結果に基づいて各種の制御を行う。
この制御例としては、以下に述べる３つのケースが考え
られる。

第１のケースは、REVRSフラグが０であって、送信側装
置におけるエンコーダのポインタTMHPTRが当該装置にお
けるモデムのポインタTMDPTRより大きいときに、送信側
装置のモデムのポインタTMDPTRが再送開始アドレスより
大きい場合である。第18図（１）〜（３）には、再送開
始アドレスを認識し、再送を行う３つのケースを図示し
てある。ここで述べた第１のケースは、第18図（１）に
図示してある。この場合には、送信側装置におけるモデ
ムのポインタTMDPTRに再送開始アドレスをセットし、そ
のラインナンバーから再送を行う。

第２のケースは、第18図（２）に図示してある。すなわ
ち、REVRS（リバース）フラグが１であって、送信側装
置におけるモデムのポインタTMDPTRが当該装置における
エンコーダのポインタTMHPTRより大きい場合である。こ
の場合には、送信側装置におけるモデムのポインタTMDP
TRに再送開始アドレスをセットし、そのラインナンバー
から再送を行う。ここで、送信側装置におけるエンコー
ダのポインタTMHPTRが再送開始アドレスより大きい場合
はエラーが生じたものと判断し、画情報の伝送を行うこ
となく、例えばDCM信号等（300b/Sによる）を送出し、
回線を開放する。

第３のケースは、第18図（３）に図示してある。すなわ
ち、REVRS（リバース）フラグが０であって、送信側装
置におけるエンコーダのポインタTMHPTRが当該装置にお
けるモデムのポインタTMDPTRより大きいときに、再送開
始アドレスのポインタが送信側装置におけるモデムのポ
インタTMDPTRより大きい場合である。この場合には、送
信側装置におけるモデムのポインタTMDPTRに再送開始ア
ドレスをセットし、そのラインナンバーから再送を行
う。また、REVRSフラグに１をセットする。ここで、送
信側装置におけるエンコーダのポインタTMHPTRが再送開
始アドレスより大きい場合はエラーと判断し、画情報の
伝送は行うことなく、例えばDCN信号等（300b/S）を送
出し、回線を開放する。

フォールバックを行うよう指示を受けた場合は、フォー
ルバックして画像情報の伝送を行う。また、PIS信号に
引き続いてDCN信号を検出した場合は回線を開放し、エ
ラー終了とする。

§12 送信側装置のブロック図の説明（第19図および第
20図使用） 第19図は、本発明を適用したファクシミリ装置の送信側
構成を示すブロック図である。

第19図において、２はループの保持を行う網制御装置NC
U（Network Control Unit）であり、電話網をデータ通
信等に使用するために、その回線の端末に接続して電話
交換網の接続制御を行ったり、あるいは、データ通信路
への切替えを行う。

2aは電話回線である。

４は、送信系の信号と受信系の信号を分離するハイブリ
ッド回路である。信号線28aの送信信号は信号線2bを通
し、網制御装置２を介して、電話回線2aに送出される。
また、相手側ファクシミリ装置から送られてきた信号
は、網制御装置２を介した後、信号線4aに出力される。

６は、受信機から送出される再送要求信号（本実施例に
おいてはPIS信号を使用する）を検出する回路である。
すなわち、信号線4aの信号を導入し、再送要求信号（本
実施例においてはPIS信号）を検出している時には信号
線6aに信号レベル「１」の信号を出力する。一方、信号
線4aの信号を導入し、再送要求信号（本実施例において
はPIS信号）を検出していない時には、信号線6aに信号
レベル「０」の信号を出力する。

８は、受信側装置から再送要求信号に引き続いて送出さ
れる再送開始ラインナンバーおよびフォールバックの有
無情報が格納されている300b/Sの信号（本実施例におい
てはNSF信号を使用する；第17図参照）および再送要求
信号に引き続いて送出される切断命令（DCN）信号（300
b/Sの信号）を受信する回路である。このバイナリ信号
受信回路８は、NSF信号を検出した時、信号線8aにパル
スを発生するとともに、信号線8bに再送開始ラインナン
バーを出力する。そして、信号線8dにフォールバックの
有無情報（０→フォールバックせず,1→フォールバック
する）を出力する。また、このバイナリ信号受信回路８
は、DCN信号を検出した時、信号線8cにパルスを発生す
る。

10は読取装置であり、送信原稿より主走査線方向１ライ
ン分の画信号を読み取り、白あるいは黒の２値を表わす
信号列を作成する。この読取装置10はCCD（電荷結合素
子）等の撮像素子と光学系により構成する。信号線12a
にパルスが発生すると、すなわち、１ラインの画信号の
読取要求があると、１ラインの画信号を読み取り、２値
化したデータを信号線10aに出力する。

12は、一方のバッファメモリ内にある画信号が符号化さ
れている間に、他方のバッファメモリに次のラインの画
信号が書き込まれるようにするためのダブルバッファ回
路である。２本のバッファはBUF0（バッファ０）,BUF1
（バッファ１）と呼ぶ。BUF0のバッファに画像データが
詰まっているときには、信号線12b（バッファ０フル）
に信号レベル「１」の信号を出力する。BUF0のバッファ
に画像データが詰まっていないときには、信号線12b
（バッファ０フル）に信号レベル「０」の信号を出力す
る。また、BUF1のバッファに画像データが詰まっている
ときには、信号線12c（バッファ１フル）に信号レベル
「１」の信号を出力する。BUF1のバッファに画像データ
が詰まっていないときには、信号線12c（バッファ１フ
ル）に信号レベル「０」の信号を出力する。

後述する制御回路30は、バッファがフルになったことを
確認した後、次に読み出すべきバッファを信号線30bに
出力する信号により指定し（信号線30bが信号レベル
「０」のときは、バッファ０のデータを読み出す；信号
線30bが信号レベル「１」のときは、バッファ１のデー
タを読み出す）、その後、信号線30aにパルス（リード
パルス）を発生する。

このダブルバッファ回路12は、指定されたバッファのデ
ータを信号線12dに出力する。そして、指定されたバッ
ファのデータを信号線12dに出力し終ると、指定された
バッファのバッファフルを落とす。すなわち、信号線30
bに出力されている信号レベルが「０」（バッファ０指
定）であって、信号線30aに（リード）パルスが発生
し、バッファのデータをすべて出力したときは、バッフ
ァフル０を落とす（すなわち、信号線12bに信号レベル
「０」の信号を出力する）。また、信号線30bに出力さ
れている信号レベルが「１」（バッファ１指定）であっ
て、信号線30aに（リード）パルスが発生し、バッファ
のデータをすべて出力したときは、バッファフル１を落
とす（すなわち、信号線12cに信号レベル「０」の信号
を出力する）。

また、ダブルバッファ回路12は、バッファが空になった
とき、信号線12aにパルスを発生し、主走査方向におけ
る１ライン分のデータを読取装置10から入力する。この
場合に、そのデータを空いているバッファに格納する
が、同時にデータを格納したバッファフルに１をセット
する。読み取ったデータは、バッファ0,バッファ1,バッ
ファ0,バッファ１と交互に格納される。

14は、ライン終端符号（EOL）の後に挿入するラインナ
ンバーのカウントを行うカウンタである。信号線30cに
パルスが発生すると、ラインナンバーを０（0101H）に
セットする。そして、信号線30dにパルスが発生する毎
にラインナンバーの値をインクリメントする。すなわ
ち、ラインナンバーが０（0101H）の状態で信号30dにパ
ルスが発生したとき、ラインナンバーは１（0103H）と
なる。以下同様である。また、ラインナンバーを示す２
バイトのデータは、信号線14aに出力される。

16は、信号線30eに出力されている１ラインの２値化さ
れたデータを入力し、符号化（本実施例においてはモデ
ィファイドハフマン符号化）したデータを信号線16cに
出力する回路である。１ラインの２値化されたデータを
入力し、符号化をしたときのビット数が８となったと
き、すなわち、１バイトの符号化したデータがそろった
とき、信号線16aにパルスを発生する。一方、１ライン
の符号化がすべて終了したとき、信号線16bに（終了）
パルスを発生する。１ラインの符号化を終了したとき、
最後のデータが８ビットに満たない場合は、残りのデー
タは、０として、データが８ビットそろったものとして
処理を行う。

18は、ラインデータを読取り符号化したデータをストア
するのに使用するFIFOメモリである。一方、モデム側
は、このFIFOメモリにストアされているデータを読み出
し、変調して回線に送出する。信号線30fから、信号線3
0hの３本の信号線により、符号化したデータをFIFOメモ
リに書き込む。信号線30fに（ライト）パルスが発生し
た場合、信号線30gに出力されている番地に対し、信号
線30hに出力されているバイトデータをストアする。ま
た信号線30i,信号線30j,信号線18aの３本の信号線によ
り、FIFOメモリにストアされているデータを読み出す。
信号線30iに（リード）パルスが発生したとき、信号線3
0jに出力されている番地のデータを、信号線18aに出力
する。本実施例においては、FIFOメモリは8400HからAFF
FHのアドレスを有する。

20は再送開始アドレス格納メモリであり、これにより、
受信側で受信エラーが発生したときに送信側装置はエラ
ーが発生したラインナンバーから再送を行う。送信側装
置において、あるラインナンバーからの再送を行う場
合、そのラインナンバーのデータがFIFOメモリの何番地
から格納されているかを認識する必要があるが、このデ
ータをこのメモリに格納する。信号線30k,信号線30l,信
号線30mを用いて、“あるラインナンバーのデータがFIF
Oメモリの何番地からストアされているか”という情報
を本メモリ20に書き込む。信号線30mに（ライト）パル
スが発生した時、信号線30kに出力されている番地に信
号線30lのバイトデータをストアする。また、信号線30
k,信号線30n,信号線20aを用いて、“あるラインナンバ
ーからのデータがFIFOメモリの何番地からストアされて
いるか”という情報を本メモリ20から読み出す。

そして、信号線30nに（リード）パルスが発生したと
き、信号線30kに出力されている番地のデータを信号線2
0aに出力する。再送開始アドレス格納メモリは、C000H
からC3FFHのアドレスを有する。再送開始アドレスの格
納メモリ構成は第20図に示すとおりである。

第20図に示したように、アドレスC000H,C001Hにはライ
ンナンバー0,512…のアドレスが格納され、アドレスC00
2H,C003Hにはラインナンバー1,513…のアドレスが格納
され、アドレスC004H,C005Hにはラインナンバー2,514…
のアドレスが格納され、以下同様に、アドレスC3FCH,C3
FDHにはラインナンバー510,1022…のアドレスが格納さ
れ、アドレスC3FEH,C3FFHにはラインナンバー511,1023
…のアドレスが格納される。

22は、パラレルデータをシリアルデータに変換するパラ
レル−シリアル変換回路（以下、P/S変換回路と略す）
である。このP/S変換回路22は、パラレルデータが空に
なると、信号線22aにバイトデータ要求パルスを発生す
る。制御回路30は、信号線22aにパルスが発生すると、
信号線300にバイトデータを出力する。一方、P/S変換回
路22は、信号線300に出力されたバイトデータを入力
し、パラレル−シリアル変換をした後、そのシリアルデ
ータを信号線22bに出力する。

24は、公知のCCITT勧告V27ter（差動位相変調）に基づ
いた変調を行う変調器である。この変調器24は信号線22
bの信号を入力して変調を行い、変調データを信号線24a
に出力する。

26は、信号線30pにパルスが発生したとき、信号線26aに
DCN信号（300b/Sの信号）を送出する回路である。このD
CN信号送出回路26は、DCN信号の送出が終了すると、信
号線26bにパルスを発生する。

28は、信号線24aの信号と信号線26aの信号を入力し、加
算した結果を信号線28aに出力する加算回路である。

30は、制御回路であり、次に述べる項目§12および§13
において詳説する。

§13 送信側装置における制御回路の概略動作説明（第
21図使用） 第19図に示した制御回路30は以下に述べる制御を行う。
但し、符号化はメインルーチンに従って処理し、信号の
伝送はインタラプトルーチンにより処理を行う。

この制御回路30による符号化、すなわちメインルーチン
における制御過程は第21図に示すとおりである。まず、
モデムのポインタTMDPTRおよびエンコーダのポインタTM
HPTRを、符号化したデータを格納するFIFOメモリの先頭
アドレスにセットする（ステップS100）。そして、１ラ
インの主走査ラインの画情報の読取りが終了したか、す
なわち、ラインバッファがフルになったかを判断する
（ステップS102）。

１ラインにおける主走査ラインの画情報の読取りが終了
すると（すなわち、ラインバッファがフルになると）、
ステップS104に進む。そして、１ラインのデータの読み
込みを行う（ステップS104）。ここで、上述したよう
に、バッファはバッフ0,バァフ１とダブルバッファ構成
になっており、これら２つのバッファから交互にデータ
の読出しを行う。

各バッファからデータを読み出した後、符号化し、その
符号化したデータをFIFOメモリに書き込む（ステップS1
06）。符号化時の主な制御を下記に箇条書きにして示
す。

1.符号化したデータをFIFOメモリに書き込む。

2.ライン終端符号（EOL信号）（FIFOメモリに書き込む
データとしては、00H,80Hである）およびラインナンバ
ーをFIFOメモリに書き込む。

3.受信側装置において受信エラーが発生した場合、送信
側装置においては、エラーしたラインナンバーからデー
タを再送する。この再送が可能となるように、以下の制
御を行う。

すなわち、エンコーダのポインタTMHPTRにおけるバイト
をインクリメントするとき、エンコーダのポインタTMHP
TRがモデムのポインタTMDPTRにFIFOメモリを一周して、
余り近づきすぎない様に制御する。具体的には、エンコ
ーダのポインタTMHPTRがモデムのポインタTMDPTRに、あ
る程度以上近づいたとき、符号化を中断してウェイト状
態にする。そして、ウェイトしているときには、PIS信
号を検出したか否かをチェックし、PIS信号を検出した
場合には、NSF信号の受信を行う。そして、モデムのポ
インタを再送開始アドレスにセットし、そのデータから
の再送を行う。この再送を行うとき、再びトレーニング
を行う。これは、後述するステップS108からステップS1
12の制御と同じである。

4.あるラインナンバーから再送を行う場合、そのライン
ナンバーのデータがFIFOメモリの何番地から格納されて
いるかを認識する必要がある。この情報を再送開始アド
レス格納メモリに格納する。

そして、あるラインの符号化が終了したとき、再送要求
信号、すなわちPIS信号を検出したか否かを判断する
（ステップS108）。再送要求信号、すなわち、PIS信号
を検出すると、画情報の伝送を中断し、NSF信号の受信
を行う（ステップS110）。ここで、フォールバックの指
示があった場合は、モデムの伝送スピードを落としてフ
ォールバックする。また、DCN信号を受信した場合はエ
ラー終了とする。

次に、モデムのポインタTMDPTRを再送開始アドレス（NS
F信号の中にこの情報が入っている）にセットし、その
データからの再送を行う（ステップS112）。

その後、１枚の原稿の符号化が終了したかを判断する
（ステップS114）。１枚の原稿の符号化が未だ終了して
いないときには、ステップS102に戻る。また、１枚の原
稿の符号化が終了した場合には、ステップS116に進む。

１枚の原稿の符号化が終了したときは、ダブルバッファ
メモリに未だ符号化していないデータが残っているか否
かを判断する（ステップS116）。ダブルバッファメモリ
に未だ符号化していないデータが残っている場合には、
ステップS102に戻る。また、ダブルバッファメモリに符
号化していないデータが残っていない場合には、ステッ
プS118に進み、制御復帰信号RTC（Return To Control）
をFIFOメモリに書き込む。

その後は、FIFOメモリにストアされたデータがモデムに
より送出されるのを待機する。そして、FIFOメモリにス
トアされたデータの送出が終了した後、1.5秒間だけウ
エイトする。そのときSED＝０ならば後手順（ステップS
122）へ進む。他方、SED＝１ならば、受信側装置からPI
S信号が送出されていることになるので、PIS信号の検出
に向かい、誤り再送を行う（ステップS120）。

一方、伝送処理（すなわち、インタラプト処理）は、 （イ）モデムのポインタTMDPTRに格納されているデータ
を変調し回線に送出すること、 （ロ）モデムのポインタTMDPTRを順次インクリメントす
ること、 （ハ）モデムのポインタTMDPTRがエンコーダのポインタ
TMHPTRを追いこさないように制御することが主な内容で
ある。

§14 送信側装置における制御回路の詳細な動作説明
（第22図および第23図使用） 第22図（１）〜（12）に示すフローチャートを参照して
制御回路30が行う制御手順（メイン処理すなわち符号化
処理手順）を説明する。

まず、ステップS128からステップS144において各種のイ
ニシャライズ処理を行う。

ステップS128においては、符号化したFIFOメモリに格納
したデータを全て送出したか否かを表すフラグTRNENDに
０をセットする。

ステップS130においては、再送開始アドレスを格納する
メモリを制御するポインタAGAPTRにC000Hをセットす
る。

ステップS132においては、エンコーダのポインタTMHPTR
に8400Hをセットする。

ステップS134においては、モデムのポインタTMDPTRに84
00Hをセットする。

ラインナンバーは、ある一定ライン数（本実施例におい
ては１ライン）毎にインクリメントするが、この制御を
LINCNTというカウンタにより制御する。ステップS136に
おいては、このカウンタLINCNTに１をセットする。

ステップS138においては、前述したREVRSフラグに０を
セットする。

ステップS140においては、符号化が終了したか否かを表
わすフラグMHEMDに０をセットする。

ステップS142においては、現在どちらのバッファからデ
ータを読み出しているかを表わすフラグBAFに０をセッ
トする。フグBAFが０のときは、バッファ０からデータ
を読み出している。また、フラグBAFが１のときは、バ
ッファ１からデータを読み出している。

ステップS144においては、ラインナンバーをイニシャラ
イズする。

ステップS146からステップS154においては、バッファが
フルか、すなわち、１ラインの読み取りが終了したか否
かを判断し、バッファがフルになった場合、ステップS1
56に進む。ここで、バッファのデータは、バッファ0,バ
ッファ１と交互に読み取る。

ステップS156からステップS160においては、１ラインの
データをダブルバッファから読み出し、符号器へ出力す
る。

第22図（２）に示すステップS162ないしステップS182に
おいては、特定のラインナンバーのデータから再送を行
うよう、特定ラインナンバーのデータがFIFOメモリの何
番地から格納されているかを、再送開始アドレス格納メ
モリにストアする。ここでは、ラインナンバーが変わっ
たときに、再送開始アドレスを再送開始アドレス格納メ
モリにストアする。

ステップS162においては、１ライン毎にラインナンバー
をインクリメントする制御を行う。ステップS164からス
テップS168においては、再送開始アドレスにおけるロー
バイトのデータを再送開始アドレス格納メモリにストア
する。

ステップS170においては、再送開始アドレスポインタAG
APTRのインクリメントを行う。ステップS172ないしステ
ップS176においては、再送開始アドレスにおけるハイバ
イトのデータを再送開始アドレス格納メモリにストアす
る。ステップS178においては、再送開始アドレスポイン
タAGAPTRのインクリメントを行う。ステップS180におい
ては、再送ポインタAGAPTRが再送開始アドレス格納メモ
リの終端まで進んだか否かの判断を行う。そして、再送
ポインタAGAPTRが再送開始アドレス格納メモリの終端ま
で進むと、再送ポインタAGAPTRにはC000Hをセットする
（ステップS182）。

第22図（３）に示すステップS184ないしステップS188に
おいては、FIFOメモリに00Hをストアする。

ステップS190においては、エンコーダのポインタTMHPTR
をインクリメントする。このTMHPTRのインクリメントに
ついては後述する。

ステップS192からステップS196においては、FIFOメモリ
に、800Hをストアする。

ステップS198においては、エンコーダのポインタTMHPTR
をインクリメントする。

ステップS200ないしステップS216においては、ラインナ
ンバーを入力し、ラインナンバーをFIFOメモリにストア
する。すなわち、ステップS200においては、ラインナン
バーを入力する。ステップS202ないしステップS206にお
いては、ラインナンバーのハイバイトデータをFIFOメモ
リにストアする。ステップS208においては、エンコーダ
のポインタTMHPTRをインクリメントする。

第22図（４）に示すステップS210ないしステップS214に
おいては、ラインナンバーのローバイトデータをFIFOメ
モリにストアする。ステップS216においては、エンコー
ダのポインタTMHPTRをインクリメントする。

ステップS218ないしステップS230においては、符号化デ
ータをFIFOメモリにストアする。

まず、ステップS218においては、１バイトのデータが符
号化されたか否かを判断する。１バイトのデータが符号
化されると、そのデータを入力（ステップS220）し、１
バイトの符号化データをFIFOメモリにストアする（ステ
ップS222ないしステップS226）。

ステップS228においては、エンコーダのポインタTMHPTR
をインクリメントする。ステップS230においては、１ラ
インの符号化が終了したかを判断し、１ラインの符号化
が終了していないときには、ステップS218に進む。ま
た、１ラインの符号化が終了すると、ステップS232に進
む。

第22図（５）に示すステップS232ないしステップS238に
おいては、ラインナンバーをインクリメントするか否か
をチェックし、インクリメントする必要がある場合は、
ラインナンバーのインクリメントを行う。ここでは、１
ライン毎にラインナンバーのインクリメントを行う。

ステップS240ないしステップS248においては、再送要求
信号、すなわちPIS信号を受信したか否かを判断する。P
IS信号を受信した場合には、NSF信号の受信を行い、再
送開始ラインナンバーを入力する。そして、モデムのポ
インタTMDPTRに再送開始アドレスをセットし、そのアド
レスのデータから送信を行う。ここで、フォールバック
の指示があった場合は、伝送スピードを落とす。また、
DCN信号を受信した場合は回線断とする。更に、ある一
定時間（例えば30秒）を経過してもNSF信号を検出する
ことができない場合も、回線断とする。

ステップS250においては、１枚の原稿の符号化が終了し
たか否かを判断する。１枚の原稿の符号化が終了した場
合には、ステップS252に進む。１枚の原稿の符号化が未
だ終了していない場合には、ステップS146に進む。

ステップS252およびステップS254においては、どちらか
バッファがフルであるか否かを判断する。バッファ０、
あるいはバッファ１のどちらかのバッファがフルの場合
は、ステップS146に進む。バッファ０、バッファ１のい
ずれもバッファがフルでない場合には、ステップS256に
進む。

第22図（６）および同図（７）に示すステップS256ない
しステップS300においては、FIFOメモリに制御復帰信号
RTC（Return To Control）信号をストアする。

まず、ステップS256ないしステップS260においては、00
HのデータをFIFOメモリにストアする。

ステップS262においては、エンコーダのポインタTMHPTR
をインクリメントする。

ステップS264ないしステップS268においては、80Hのデ
ータをFIFOメモリにストアする。

ステップS270においては、エンコーダのポインタTMHPTR
をインクリメントする。

ステップS274ないしステップS304（第22図（７）参照）
およびステップS1088ないしステップS1128（第22図
（８），（９）参照）においては、EOLにラインナンバ
ーを追加した信号を103個だけFIFOメモリにストアして
いる。本実施例におけるEOLは、０が11個続き且つ１が
１個である信号とする。

ステップS1130においては、符号化が終了したので、フ
ラグMHENDに１をセットする。

第22図（10）に示すステップS1132ないしステップS1170
においては、メモリ上にストアされているデータがモデ
ムによりすべて送出されるのをウエイトしている。

PIS信号を検出したときにはNSF信号の受信を行い、再送
開始ラインナンバーを入力する。そして、モデムのポイ
ンタTMDPTRに再送開始アドレスをセットし、そのアドレ
スのデータからの送信を行う。ここで、フォールバック
の指示があった場合は、伝送スピードを落とす。また、
DCN信号を受信した場合は、エラー終了とする。更に、3
0秒経過してもNSF信号を検出できない場合も、エラー終
了とする。

RTCをモデムより送出した後すなわちTRNENDが１になっ
てから1.5秒経過後にSED＝０であれば、画像伝送が終了
したものと判断し、手順信号の送出へ向かう。これとは
逆に、1.5秒経過後にSED＝１であれば、PIS信号のサー
チへ向かう。そして、２秒以内にPIS信号を検出したと
きには、誤り再送を行う。また、２秒経過してもPIS信
号を検出しないときには、画像伝送が終了したものと判
断して手順信号の送出へ向かう。

第22図（11）に示すステップS306ないしステップS326
は、送信中に再送要求信号（すなわちPIS信号）を検出
し、モデムのポインタTMHPTRを再送開始アドレスにセッ
トするときのサブルーチンである（ステップS248,ステ
ップS348,ステップS1166参照）。

再送開始アドレスのセットは、上述したように １）REVRSフラグが０の場合 １−１）TMHPTR＞TMDPTRであって、且つ再送アドレス＜
TMDPTRのとき １−２）TMHPTR＞TMDPTR、且つ再送アドレス＞TMHPTR、
且つ再送アドレス＞TMHPTRのとき（この場合はREVRSに
１をセットする） ２）REVRSフラグが１の場合 TMDPTR＞TMHPTRであって、且つ再送アドレス＞TMHPTRの
とき には、再送アドレスをモデムのポインタTMDPTRにセット
し（ステップS318）、リターンする（ステップS320）。
それ以外はエラーとする。

第22図（12）に示すステップS328ないしステップS354ま
では、エンコーダのポインタTMHPTRのインクリメントを
行う。

ここで、ステップS330においては、エンコーダのポイン
タTMHPTRをインクリメントする。そして、TMHPTRのハイ
バイトがインクリメントされないときには直ちにリター
ンするが、TMHPTRのハイバイトがインクリメントされた
ときはステップS334に進む。

ステップS334ないしステップS338においては、エンコー
ダのポインタTMHPTRが一周して、モデムのポインタTMDP
TRにあまり近づきすぎないように制御する。すなわち、
エンコーダのポインタTMHPTRが、モデムのポインタTMDP
TRに4096以上離れているときには、リターンする。この
とき、エンコーダのポインタTMHPTRがFIFOメモリの終端
に達しているか否かをチェックし、FIFOメモリの終端に
達している場合には、エンコーダのポインタTMHPTRに84
00Hをセットする。

エンコーダのポインタTMHPTRがモデムのポインタTMDPTR
に4096以上離れていない場合は、符号化を中断してウェ
イト状態に入る。このウェイトしている時、再送要求信
号（すなわち、PIS信号）を検出したか否かを判断する
（ステップS340）。そして、PIS信号を検出した場合に
は、伝送を中断し（ステップS342）、NSF信号の受信を
行う（ステップS344）。そして、再送開始ラインナンバ
ーを入力し（ステップS346）、モデムのポインタTMHPTR
に再送アドレスをセットする。

ここで、フォールバックの指示があった場合は、伝送ス
ピードを落とす。また、DCN信号を受信した場合は、回
線断とする。更に、ある一定時間（例えば30秒）経過し
てもNSF信号を検出することができないときも、回線断
とする。

第23図に示すフローチャートは、符号化されたデータの
伝送処理（すなわち、インタラプト処理）に関する詳細
な制御過程を示す。本実施例では、信号線22aにパルス
（すなわち、バイトデータ要求パルス）が発生すると、
このインタラプト処理が、実行される ここでの主な制御は、FIFOメモリに格納されたデータを
順次読み出し（ステップS370ないしステップS376）、P/
S変換回路22に出力する（ステップS380ないしステップS
386,ステップS390ないしステップS396）ことである。こ
のときに、モデムのポインタTMDPTRがエンコーダのポイ
ンタを追い越さない様に制御する。すなわち、符号化さ
れたデータを送出中に00H,80Hのデータを検出すると、
前述の如く、エンコーダのポインタTMHPTRがモデムのポ
インタより、ある一定量先にいっていない場合はフィル
を送出して符号化が進むのを待期する（ステップS380な
いしステップS392,ステップS404ないしステップS41
0）。ここで、MHENDが１のとき（すなわち、１枚の原稿
の符号化がすべて終了したとき）はこの限りではない。
モデムのポインタがFIFOメモリの終端まできたときは、
モデムのポインタTMDPTRをFIFOメモリの先頭アドレス84
00Hにセットする（ステップS398,S400）。

また、符号化がすべて終了（MHEND＝１）し、モデムが
符号化したデータを全て送出（TMHPTR＝TMDPTR）したと
き（ステップS364）は、TRNENDに１をセットし（ステッ
プS366）、符号化されたデータの伝送がすべて終了した
ことをメイン処理ルーチン（符号化処理ルーチン）に知
らせる。

§15 受信側装置のブロック構成（第24図使用） 第24図は、本発明を適用したファクシミリ装置の受信側
の構成を示すブロック図である。

誤り再送を行うための条件およびフォールバックを行う
ための条件については、既に詳述してあるので、ここで
は述べない。実際の画信号の受信に入った後の処理につ
いてのみ以下に述べていく。

第24図において、40は第19図に示した２と同じ網制御装
置（NCU）である。また、40aは電話回線を示す。

42は、第19図に示す４と同様のハイブリッド回路であ
る。信号線54aに送信された信号は、信号線40bを通り、
網制御装置40を介して、電話回線40aに送出される。ま
た、相手側ファクシミリ装置から送られてきた信号は、
網制御装置40を介した後、信号線42aに出力される。

44は、信号線42aの信号を入力し、信号が有るか否かを
検出する回路である。−43dBm以上の信号を受信してい
るときは、信号線44aに信号レベル「１」の信号を出力
し、−43dBm未満の信号を受信しているときは、信号線4
4aに信号レベル「０」の信号を出力する。

46は、公知のCCITT勧告V27ter（差動位相変調）に基づ
いた復調を行う復調器である。復調器46は、信号線42a
の信号を入力し、復調を行い、復調データを信号線46a
に出力する。

48は、シリアルデータをパラレルデータに変換するシリ
アル−パラレル変換回路である（以下、S/P変換回路と
略す）。このS/P変換回路48は、８ビットのパラレルデ
ータが揃うと信号線48aにパルスを発生し、受信データ
を信号線48bに出力する。制御回路66は、この信号線48a
にパルスが発生したことを検出することにより、１バイ
トのデータを受信したことを認識する。

50は、信号線66bにパルスが発生した時、信号線50aにNS
F信号（第17図参照）を送出する回路である。NSF信号に
は、ラインナンバーが含まれている。このラインナンバ
ーには、信号線66aに出力されている値をセットする。N
SF信号にはフォールバックの情報が含まれている。この
フォールバックの情報は、信号線66hに出力される。そ
して、信号線66hが「０」レベルのときにはフォールバ
ックの指示が行われず、信号線66hが「１」レベルのと
きにフォールバックが指示される。NSF信号送出回路50
は、NSF信号の送出が終了すると、信号線50bにパルスを
発生する。

52は、再送要求信号（すなわち、本実施例においてはPI
S信号）を送出する回路である。換言すれば、信号線66c
にパルスが発生したとき、信号線52aにPIS信号（462Hz
の信号を３秒間）を送出する回路である。PIS信号の送
出を終了すると、信号線52bにパルスを発生する。

54は、信号線50aの信号と信号線52aの信号を入力し、加
算した結果を信号線54aに出力する加算回路である。

56は、相手側ファクシミリ装置から送られてきたデータ
を復調し、復調データをストアするために使用するFIFO
メモリである。このFIFOメモリは送信側のFIFOメモリ
（第19図の18参照）と同じである。

一方、復号器はこのFIFOメモリにストアされたデータを
読み出し、復号し、ダブルバッファ回路62を経て、記録
を行う。信号線66cないし信号線66eを用いて、復調した
データをFIFOメモリに書き込む。信号線66cに（ライ
ト）パルスが発生したとき、信号線66dに出力されてい
る番地に信号線66eに出力されているバイトデータをス
トアする。

また、信号線66f,信号線66g,信号線56aの３本の信号線
により、FIFOメモリにストアされているデータを読み出
す。信号線66fに（リード）パルスが発生すると、信号
線66gに出力されている番地のデータを信号線56aに出力
する。本実施例においては、FIFOメモリのアドレスは、
8400HないしAFFFHである。

58は、正しく受信した最新ラインナンバーを格納してお
くラインナンバー格納メモリである。このラインナンバ
ー格納メモリ58にラインナンバーを書き込む場合は、ラ
インナンバーを信号線66hに出力し、信号線66iに（ライ
ト）パルスを発生する。一方、正しく受信した最新のラ
インナンバーを読み出す場合は、信号線66jに（リー
ド）パルスを発生すると、正しく受信した最新のライン
ナンバーが信号線66hに出力される。

60は、復調されたデータをFIFOメモリから読み出し、復
号したデータを信号線60cに出力する復号器である。復
調された１バイトのデータを復号する準備が完了する
と、信号線60aにバイトデータ要求パルスを発生する。
そのパルスが発生されたとき、時制御回路66はFIFOメモ
リから１バイトの復調されたデータを読み出し、復号線
66kに出力する。復号器60は、１ラインの復号が終了す
ると、信号線60bにパルスを発生する。そして、１ライ
ンの復号データを信号線60cに出力する。

62は、一方のバッファ内にある画信号を記録している間
に、他方のバッファメモリに次のラインの画信号が書き
込まれるようにするためのダブルバッファ回路である。
このバッファは、送信機のダブルバッファ（第12図の12
参照）と同じである。２本のバッファはBUF0（バッファ
０）,BUF1（バッファ１）と呼ぶ。このバッファBUF0に
画像データが詰まっているときには、信号線62a（バッ
ファ０フル）に信号レベル「１」の信号を出力する。BU
F0のバッファに画像データが詰まっていないときには、
信号線62a（バッファ０フル）に信号レベル「０」の信
号を出力する。

また、BUF1のバッファに画像データが詰まっているとき
には、信号線62b（バッファ１フル）に信号レベル
「１」の信号を出力する。BUF1のバッファに画像データ
が詰まっていないときには、信号線62b（バッファ１フ
ル）に信号レベル「０」の信号を出力する。

後述する制御回路66は、バッファが空であるのを認識し
てどのバッファにデータを書き込むべきかを指定し（す
なわち、信号線66mが信号レベル「０」のときは、バッ
ファ０にデータを書き込む；信号線66mが信号レベル
「１」のときは、バッファ１にデータを書き込む）、そ
の後、記録データを信号線66nに出力し、信号線66lに
（ライト）パルスを発生する。

ダブルバッファ回路62は、指定されたバッファのバッフ
ァフルに１をセットする。

一方、記録装置64は、あるバッファに格納されているラ
インデータの記録が終了すると、信号線64aに記録要求
パルスを発生する。

また、ダブルバッファ回路62は、記録要求パルスを検出
したとき、バッファにデータがつまっていた場合は、記
録データを信号線62cに出力する。バッファのデータを
すべて記録装置64に出力すると、そのバッファに対応す
るバッファフルを落とす。ここで、使用するバッファ
は、バッファ0,バッファ1,バッファ0,バッファ１と交互
である。

64は記録装置であり、記録の準備が完了すると、信号線
64aに記録要求パルスを発生する。そして、信号線62cに
出力されている記録データを入力し、記録を行う。

66は制御回路であり、次に述べる項目§16においてその
動作を詳述する。

§16 受信側装置における制御回路の動作説明（第25図
および第26図使用） 第24図に示す制御回路66は以下に示す制御を行う。

伝送データの受信は、既述のインタラプトルーチンによ
り処理し、復号化はメインルーチンにより処理する。

データの受信を行うために、信号線48aにパルスが発生
する毎に１バイトのデータを入力し、FIFOメモリにスト
アする。このときモデムのポインタRMDPTRを順次インク
リメントする。一方、モデムのポインタRMDPTRがFIFOメ
モリの終端まで達すると、モデムのポインタをFIFOメモ
リの先端にセットする。このとき、REVRSフラグに１を
セットする。

第25図は、復調されたデータの受信（すなわち、インタ
ラプト処理）に関する詳細な制御手順を示すフローチャ
ートである。

信号線48aにパルスが発生すると、インタラプト処理が
スタートする（ステップS600）。ステップS602ないしス
テップS606においては、復調データを入力し、FIFOメモ
リにストアする。

ステップS608においては、モデムのポインタRMDPTRをイ
ンクリメントする。

ステップS610においては、モデムのポインタがFIFOメモ
リの終端まできたか否かを判断し、FIFOメモリの終端ま
できているときには、モデムのポインタRMDPTRに8400H
をセットし、そしてREVRSフラグを１にセットする。

メイン処理（復号処理）過程の主な処理内容は、まずラ
イン終端符合EOLのサーチをすることである。EOLに後続
する２バイトはラインナンバーを示している。ラインナ
ンバーが前回と比べて３未満だけインクリメントされて
いる場合は、画像受信が良好であると判断する。このと
き、ラインナンバーは新しいラインナンバーを受信する
毎にアップデートされていく。従って、ラインナンバー
が前回より３つ以上大きい場合は、画像受信は良好でな
いと判断する。そして、PIS信号，再送開始ラインナン
バーが格納されているNSF信号を送信側装置に送出す
る。この時、上述したように、フォールバック等の制御
を行う。そして、受信側装置では、そのラインナンバー
からの受信を行う。

画像データを正しく受信しているときは、１ラインの画
像データが揃う毎にダブルバッファに出力し、記録を行
う。ダブルバッファへの出力は、バッファ0,バッファ１
と交互に行う。

エンコーダのポインタがFIFOの終端に至すると、エンコ
ーダのポインタをFIFOの先頭にセットする。このとき、
REVRSフラグを０にセットする。

第26図（１）〜（４）は復号処理過程（メイン処理）を
詳細に示すフローチャートである。

第26図（１）に示すステップD620ないしステップS630
は、各種のイニシャライズを表している。

ステップS620においては、モデムのポインタRMDPTRに84
00Hをセットする。

ステップS622においては、エンコーダのポインタRMHPTR
に8400Hをセットする。

ステップS624においては、フラグBAF（いま、どちらの
バッファに対して記録データをストアしようとしている
かというフラグ）に１をセットする。

ステップS626においては、モデムのポインタがFIFOの終
端から先頭に戻ったことを表すフラグREVRSに０をセッ
トする。

ステップS628ないしステップS630においては、ラインナ
ンバーをイニシャライズ（0101Hにセット）する。

ステップS632ないしステップS640においてはEOLを見つ
けたか否かを判断する。EOLを見つけた場合は、ステッ
プS642に進む。

ステップS634ないしステップS638においては、FIFOメモ
リから１バイトの復調データを入力する。

ステップS640においては、エンコードのポインタをイン
クリメントする。これに関しては後述する（ステップS7
20ないしステップS734参照）。

ステップS642ないしステップS654においては、制御復帰
信号RTC信号を検出したか否かを判断する。ステップS64
2においては、RTC信号の可能性があるか、すなわち、EO
Lに続く２バイトデータのデータを無視した後のデータ
がEOLであるか否かを判断する。RTC信号の可能性がある
場合には、ステップS644ないしステップS652によりRTC
信号を検出したかを判断する。RTC信号を検出すると、
画像受信を終了する（ステップS564）。ここで、RTC信
号の検出としては、例えば、「EOL」に続いて「０」が1
1個続いた後に「１」を２回検出したときとする。この
場合も、EOLを検出する毎にその後に続く２バイトのデ
ータを無視する。

ステップS644ないしステップS648においては、FIFOメモ
リから１バイトの復調データを入力する。

ステップS650においては、エンコーダのポインタRMHPTR
をインクリメントする。ここで、RTC信号の検出の可能
性がない場合、すなわち、EOLに続く２バイトのデータ
を無視した後のデータがEOLでないものを検出したとき
には、ステップS656に進む。

ステップS656では、EOL信号に続く２バイトのデータ、
すなわち、今回受信したラインナンバーを入力する。ス
テップS658,ステップS660においては、最新の正しく受
信したラインナンバーを入力する。

ステップS662においては、今回受信したラインナンバー
が正しく受信した最新のラインナンバーより３以上大き
いか、すなわち、画像受信エラーが発生したか否かを判
断する。今回受信したラインナンバーが正しく受信した
最新のラインナンバーより３以上大きい場合、すなわ
ち、画像受信エラーが発生した場合は、ステップS698に
進む。

今回受信したラインナンバーが正しく受信した最新のラ
インナンバーより３未満だけ大きい場合、すなわち画像
受信が良好な場合は、ステップS664に進む。

ステップS664およびステップS666においては、今回受信
したラインナンバーをラインナンバー格納メモリ58にス
トアする。

第26図（２）に示すステップS668ないしステップS680に
おいては、復調データを入力し、デコードを行い、１ラ
インの記録データを作成する。

ステップS668ないしステップS672においては、FIFOメモ
リから１バイトの復調データを入力する。ステップS674
においては、エンコーダのポインタRMHPTRをインクリメ
ントする。

復号器がバイトデータを要求すると（ステップS676）、
１バイトのデータが復号器に送出される（ステップS67
8）。そして、ステップS680においては、１ラインのデ
コードが終了したか否かを判断する。１ラインのデコー
ドが未だ終了していないときには、ステップS668に進
む。これに対し、１ラインのデコードが終了していると
きには、ステップS682に進む。

ステップS682においては、１ラインの復号化データを入
力し、該当するバッファをセレクトしそのバッファに出
力する（ステップS684ないしステップS696）。バッファ
に１ラインのデータを書き込む時には、バッファ0,バッ
ファ１を交互に選択する。そして、ステップS632に進
み、次のラインのデコードを行う。

画像受信が良好でない場合には、第26図（３）に示すス
テップS698に進む。まず、PIS信号を送信し（ステップS
698ないしステップS700）、送信側装置の伝送を中断さ
せる。その後、最新の正しく受信したラインナンバーに
１を加えたラインナンバーをNSF信号にセットし、NSF信
号の送信を行う（ステップS702ないしステップS706）。
このとき、前述したように、フォールバック等の制御も
併せて行う。そして、モデムのポインタRMDPTRに8400H,
エンコーダのポインタRMHPTRに8400H,BAFに1,REVRSに０
をセットし、各種イニシャライズを行い、再び画像受信
を行う。

第26図（４）に示すステップS720ないしステップS734
は、エンコーダのポインタRMHPTRのインクリメントする
サブルーチンである。エンコーダのポインタRMHPTRをイ
ンクリメントする時、モデムのポインタRMDPTRを追い越
さないように制御する必要がある（ステップS722ないし
ステップS724）。

ステップS726においては、エンコーダのポインタRMHPTR
をインクリメントする。エンコーダのポインタがFIFOメ
モリの終端に達した場合は、エンコーダのポインタにFI
FOメモリの先頭アドレスをセットし、REVRSフラグに０
をセットする（ステップS728ないしステップS732）。

また、制御を行っている最中にも各種のタイマーが作動
しており、例えば、タイムオーバーになった場合には、
回線断となる。

§17 その他の実施例 自動発信機能を備えたファクシミリ装置を構成する場
合、画像伝送が失敗したときには、他の回線を選択して
自動発信を行うよう制御することも可能である。

また、これまで述べてきた実施例では、原稿画像を複数
のライン情報に分割して行っているが、ブロックごとの
複数のエリアに分割して得たエリア情報を一単位として
伝送することも可能である。

［効果］ 以上説明した通り、本願発明によれば、１ページ原稿画
像の通信中に、画像データの通信エラーが発生した際、
該通信エラーが発生する前に、所定バイト以上の画像デ
ータが連続して正しく通信されているか否かを安定手段
により判定し、判定手段の判定結果に応じて、カウント
手段は、所定バイト以上の画像データが連続して正しく
通信されていれば、当該カウント値をクリアし、それと
共に再送制御手段は、再送制御を行い、一方、判定手段
の判定結果に応じて、カウント手段は、所定バイト以上
の画像データが連続して正しく通信されていなければ、
当該カウント値をクリアすることなく増加させ、それと
共に通信制御手段は、カウント手段のカウント値に基づ
いて、画像データの通信速度を下げるべく通信制御を行
う構成としてあるので、回線が定常状態にあるときに生
じたインパルス性のノイズ（例えば、１枚の原稿を伝送
中に３回発生したとする）などが所定回数発生したとし
ても、無駄なフォールバックを自動的に行うようなこと
がなくなった。

すなわち、先に誤り再送を行ってから次に誤り再送を行
うまでの間に、ある一定量以上の正しいデータが受信さ
れている場合には、フォールバックの必要なしと判断し
て、無駄なフォールバックを除去したものである。これ
は［従来技術］に関して述べた項目『§4.1 フォール
バックに関して』の欠点を解消するものである。

【図面の簡単な説明】

第１図はHDLCのフレームフォーマットを示す図、 第２図は第１図に示したHDLCフレームデータを用いて誤
り再送を行なった具体例を示す図、 第３図は２つのHDLCフレームを示す図、 第４図は回線に遅延があった場合のHDLCフレームの伝送
例を示す図、 第５図は従来の誤り再送方式において受信側装置がトレ
ーニング信号の受信に失敗したときの状態を示す模式
図、 第６図（１）〜（３）はトレーニング信号および画信号
の受信について説明する波形図、 第７図は従来から知られているトレーニング受信／画信
号受信の制御手順を示すフローチャート、 第８図は本発明の一実施例による制御手順を説明する模
式図、 第９図（１）〜（７）はラインナンバーの具体例を示す
ビット構成図、 第10図は符号化したデータおよび各ラインナンバーに対
応した再送開始アドレスをメモリに格納した例を示す
図、 第11図は本実施例によるファクシミリ装置の送信側構成
を示すブロック図、 第12図は第11図に示した制御回路76が実行すべき制御手
順を示すフローチャート、 第13図（１）および（２）はFIFOメモリと各種ポインタ
との関係を説明する図、 第14図は各伝送スピードにおいて３秒間に送出されるビ
ット数およびバイト数を示す図、 第15図（１）および（２）はFIFOメモリと各種ポインタ
との関係を示す図、 第16図はフォールバックを伴った誤り再送を行う場合に
着目した画像受信の制御例を示すフローチャート、 第17図は受信側から送信側に対して再送開始アドレスお
よびフォールバックの有無情報を連絡するための300b/S
の信号の一例を示す図、 第18図（１）〜（３）は再送開始アドレスのセット方法
を説明する図、 第19図は本発明を適用したファクシミリ装置における送
信側の一実施例を示すブロック図、 第20図は再送開始アドレス格納メモリを示す構成図、 第21図は第19図に示した制御回路30の概略符号化処理
（すなわち、メイン処理の概略）を示すフローチャー
ト、 第22図（１）〜（12）は第19図に示した制御回路30の詳
細符号化処理（すなわち、メイン処理の詳細）を示すフ
ローチャート、 第23図は第19図に示した制御回路30が制御する符号化デ
ータの伝送手順（すなわち、インタラプト処理）を示す
フローチャート、 第24図は本発明を適用したファクシミリ装置における受
信側の一実施例を示すブロック図、 第25図は第24図に示した制御回路66が制御する復調デー
タの受信処理（すなわち、インタラプト処理）を示すフ
ローチャート、 第26図（１）〜（４）は第24図に示した制御回路66が制
御する復号処理（すなわち、メイン処理）を示すフロー
チャートである。 ２……NCU、４……ハイブリッド回路、６……再送要求
信号検出回路、８……バイナリー信号受信回路、10……
読取装置、12……ダブルバッファ回路、14……ラインナ
ンバーのカウンタ回路、16……符号化回路、18……FIFO
メモリ、20……再送開始アドレス格納メモリ、22……P/
S変換回路、24……変調器、26……DCN信号送出回路、28
……加算回路、30……制御回路、40……NCU、42……ハ
イブリッド回路、44……信号有無検出回路、46……復調
器、48……S/P変換回路、50……NSF信号送出回路、52…
…再送要求信号送出回路、54……加算回路、56……FIFO
メモリ、58……ラインナンバー格納メモリ、60……復号
器、62……ダブルバッファ回路、64……記録装置、66…
…制御回路、67……NCU、68……ハイブリッド回路、69
……バイナリ信号送出回路、70……トーナル信号送出回
路、71……加算回路、72……トーナル信号検出回路、73
……バイナリ信号検出回路、74……スタートボタン、75
……誤り再送モード選択スイッチ、76……制御回路、77
……モード変換通知音発生回路。

Claims (1)

【特許請求の範囲】
1. 【請求項１】トレーニング処理を行い画像データの通信
   速度を決定する決定手段と、 前記決定手段で決定された通信速度による１ページの原
   稿画像の通信中に、画像データの通信エラーに基づき画
   像データの再送制御を行う再送制御手段と、 再送制御を行った回数をカウントするカウント手段と、 前記決定手段で決定された通信速度による１ページの原
   稿画像の通信中に、前記カウント手段でカウントされた
   再送制御を行った回数が、現通信速度での通信を不許容
   とする所定値に達したときには、画像データの通信速度
   を下げるべく通信制御を行う通信制御手段と、 １ページ原稿画像の通信中に、画像データの通信エラー
   が発生した際、該通信エラーが発生する前に、所定バイ
   ト以上の画像データが連続して正しく通信されているか
   否かを判定する判定手段と を具備し、 前記判定手段の判定結果に応じて、前記カウント手段
   は、所定バイト以上の画像データが連続して正しく通信
   されていれば、当該カウント値をクリアし、それと共に
   前記再送制御手段は、再送制御を行い、一方、前記判定
   手段の判定結果に応じて、前記カウント手段は、所定バ
   イト以上の画像データが連続して正しく通信されていな
   ければ、当該カウント値をクリアすることなく増加さ
   せ、それと共に前記通信制御手段は、前記カウント手段
   のカウント値に基づいて、画像データの通信速度を下げ
   るべく通信制御を行うことを特徴とする画像通信装置。