JPH0787313B2 - 演算増幅回路 - Google Patents

演算増幅回路

Info

Publication number
JPH0787313B2
JPH0787313B2 JP1272007A JP27200789A JPH0787313B2 JP H0787313 B2 JPH0787313 B2 JP H0787313B2 JP 1272007 A JP1272007 A JP 1272007A JP 27200789 A JP27200789 A JP 27200789A JP H0787313 B2 JPH0787313 B2 JP H0787313B2
Authority
JP
Japan
Prior art keywords
circuit
output
cascode
input
operational amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1272007A
Other languages
English (en)
Other versions
JPH03133203A (ja
Inventor
俊之 江藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1272007A priority Critical patent/JPH0787313B2/ja
Publication of JPH03133203A publication Critical patent/JPH03133203A/ja
Publication of JPH0787313B2 publication Critical patent/JPH0787313B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は増幅回路、特に、集積回路に適した演算増幅回
路に関する。
〔従来の技術〕
演算増幅回路は、種々提案されているが、その中で、従
来第２図に示す回路は、フォールデッド・カスコード演
算増幅回路として知られており、トランジスタQ26〜Q28
の差動対と、トランジスタQ29〜Q34のカスコード段とト
ランジスタQ35,Q36の出力段で構成される。
又電流源I2とトランジスタQ21〜Q25でバイアス回路を構
成している。
本回路に於いては、入力電圧範囲が広く、周波数特性が
良好であることが知られている。
〔発明が解決しようとする課題〕 上述した従来のフォールデッド・カスコード演算増幅回
路は、出力段がＡ級増幅回路である為、負荷に対する吸
い込み電流（第２図の回路の極性の場合）の最大値はQ
35のバイアス電流値である。
従って、演算増幅器の動作速度を高速とする為には、Q
35のバイアス電流値を大きく設定しておく必要があり、
これは、必然的に消費電力の増加を招き、許容消費電力
が小さい時、動作速度が大きく制限されるという欠点が
あった。
〔課題を解決するための手段〕
本発明によれば、２つのトランジスタのゲートが各々第
1,第２の入力端子に接続された第１の差動対と、該第１
の差動対の第１と第２のドレイン出力の各々が入力に接
続された前記第１の差動対と逆極性の第1,第２のカスコ
ード回路と、該第１のカスコード回路の出力が入力に接
続された第１のカレントミラー回路とこのカレントミラ
ー回路の第１の出力が入力に接続された前記第1,第２の
カスコード回路と逆極性の第３のカスコード回路と、こ
のカスコード回路の出力が入力に接続された第１の反転
回路と、前記第２のカスコード回路の出力と前記第１の
カレントミラー回路の第２の出力が入力に接続された前
記第１の反転回路と逆極性の第２の反転回路とを有し、
前記第１と第２の反転回路の出力がともに出力端子に誘
導されたことを特徴とする演算増幅回路が得られる。
〔実施例〕
次に、本発明の一実施例について、図面を用いて詳細に
説明する。
第１図は本発明の一実施例を示す回路図である。
第１図に示す演算増幅回路は、トランジスタQ7〜Q9で差
動対を構成し、Q11,Q14,Q17のゲート電位は固定バイア
スされ、各々カスコード回路を構成している。又、Q12,
Q13,Q18はカレントミラー回路であり、Q19,Q20は反転回
路であるとともに出力段を構成している。
かかる構成に於いて、入力信号が入力された時の動作を
考察する。
差動対の出力は、２つの信号経路を持つが、１つはQ14,
Q17のカスコード回路に入力され、その出力がQ13,Q18で
シングル出力に変換され、Q19のゲートを駆動する。
他の１つの信号経路は、Q14のカスコード回路に入力さ
れ、Q12,Q13のカレントミラー回路で反転された後、Q11
のカスコード回路に入力され、その出力がQ30のゲート
を駆動する。
従って、Q19,Q20は所謂プッシュプル動作を行うことに
なり、負荷に対して正負両サイクルともに高速に動作す
ることが出来る。
〔発明の効果〕
本発明は、以上説明したように、プッシュプル動作が得
られ、高速動作が達成出来、又、カスコード回路の多段
構成であるので、発振現象に対しても安定であるという
効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例を示す回路図、第２図は従来
例を示す回路図である。 Q1〜Q36……トランジスタ、I1,I2……定電流源。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】２つのトランジスタのゲートが各々第1,第
    ２の入力端子に接続された第１の差動対と、該第１の差
    動対の第１と第２のドレイン出力の各々が入力に接続さ
    れた前記第１の差動対と逆極性の第1,第２のカスコード
    回路と、該第１のカスコード回路の出力が入力に接続さ
    れた第１のカレントミラー回路と該カレントミラー回路
    の第１の出力が入力に接続された前記第1,第２のカスコ
    ード回路と逆極性の第３のカスコード回路と、該カスコ
    ード回路の出力が入力に接続された第１の反転回路と、
    前記第２のカスコード回路の出力と前記第１のカレント
    ミラー回路の第２の出力が入力に接続された前記第１の
    反転回路と逆極性の第２の反転回路とを具備し、前記第
    １と第２の反転回路の出力がともに出力端子に誘導され
    ることを特徴とする演算増幅回路。
JP1272007A 1989-10-18 1989-10-18 演算増幅回路 Expired - Lifetime JPH0787313B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1272007A JPH0787313B2 (ja) 1989-10-18 1989-10-18 演算増幅回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1272007A JPH0787313B2 (ja) 1989-10-18 1989-10-18 演算増幅回路

Publications (2)

Publication Number Publication Date
JPH03133203A JPH03133203A (ja) 1991-06-06
JPH0787313B2 true JPH0787313B2 (ja) 1995-09-20

Family

ID=17507842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1272007A Expired - Lifetime JPH0787313B2 (ja) 1989-10-18 1989-10-18 演算増幅回路

Country Status (1)

Country Link
JP (1) JPH0787313B2 (ja)

Also Published As

Publication number Publication date
JPH03133203A (ja) 1991-06-06

Similar Documents

Publication Publication Date Title
US4284957A (en) CMOS Operational amplifier with reduced power dissipation
JPS61232708A (ja) 平衡型差動増幅器
JPH07263955A (ja) 電流制御発振器用バッファステージ
JP3438079B2 (ja) 集積回路増幅装置
KR900007919B1 (ko) 전류 밀러 회로
JP2591981B2 (ja) アナログ電圧比較器
US5994960A (en) High speed switched op-amp for low supply voltage applications
JPH04227104A (ja) 増幅回路
JPH04130808A (ja) 差動増幅器
EP0403174A3 (en) Differential amplifying circuit operable at high speed
JPH0155769B2 (ja)
JPH0834391B2 (ja) 演算増幅回路
JP2001111419A (ja) チャージポンプ回路
JPH0787313B2 (ja) 演算増幅回路
US5675294A (en) Single pin crystal oscillator circuit
JP2765331B2 (ja) レベル変換回路
JP2570575B2 (ja) フリップフロップ回路
JPH03286606A (ja) 演算増幅回路
JPS61131606A (ja) 差動増幅回路
JPH05136637A (ja) 誤差増幅器
JP3063090B2 (ja) 差動増幅回路
JPH0834390B2 (ja) 演算増幅回路
JPS62260409A (ja) バツフア増幅器
JPH01130620A (ja) センスアンプ
JPH03196279A (ja) 演算増幅器