JPH0787310B2 - 出力動作点可変方式 - Google Patents
出力動作点可変方式Info
- Publication number
- JPH0787310B2 JPH0787310B2 JP20239290A JP20239290A JPH0787310B2 JP H0787310 B2 JPH0787310 B2 JP H0787310B2 JP 20239290 A JP20239290 A JP 20239290A JP 20239290 A JP20239290 A JP 20239290A JP H0787310 B2 JPH0787310 B2 JP H0787310B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- source
- amplifier circuit
- operating point
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔概要〕 増幅器の出力動作点を可変にする方式に関し、 増幅器において、出力動作点を可変にしても、カットオ
フ周波数が変化しない出力動作点可変方式を提供するこ
とを目的とし、 ソース接地回路を初段に有する前段の増幅回路と、この
前段の増幅回路の出力に接続されたソースフォロア回路
からなる出力段の増幅回路とからなる増幅器において、
前段の増幅回路の出力と出力段の増幅回路の入力との間
に、ソース側の負荷を可変にしたソースフォロア回路か
らなる中間段の増幅回路を設けることによって構成す
る。
フ周波数が変化しない出力動作点可変方式を提供するこ
とを目的とし、 ソース接地回路を初段に有する前段の増幅回路と、この
前段の増幅回路の出力に接続されたソースフォロア回路
からなる出力段の増幅回路とからなる増幅器において、
前段の増幅回路の出力と出力段の増幅回路の入力との間
に、ソース側の負荷を可変にしたソースフォロア回路か
らなる中間段の増幅回路を設けることによって構成す
る。
本発明は、増幅器の出力動作点を可変にする方式に係
り、特に増幅器のカットオフ周波数を変化させることな
く、その出力動作点を可変にする、出力動作点可変方式
に関するものである。
り、特に増幅器のカットオフ周波数を変化させることな
く、その出力動作点を可変にする、出力動作点可変方式
に関するものである。
増幅器においては、その出力動作点を可変にすることが
必要になる場合がある。
必要になる場合がある。
増幅器の出力動作点を可変にした場合、出力動作点の変
化に伴って、カットオフ周波数が変化しないものである
ことが要望される。
化に伴って、カットオフ周波数が変化しないものである
ことが要望される。
第3図は、従来の出力動作点可変方式を示したものであ
って、図中、Q1〜Q5は電界効果トランジスタ(FET)、D
1はダイオード、RLは負荷抵抗、Rfは帰還抵抗である。
って、図中、Q1〜Q5は電界効果トランジスタ(FET)、D
1はダイオード、RLは負荷抵抗、Rfは帰還抵抗である。
第3図において、FETQ1はソース接地回路を構成し、入
力端子(C)すなわちそのゲートに入力信号Iinを与え
られることによって、出力端子(A)すなわちドレイン
に接続された負荷抵抗RLの一端に出力電圧を発生する。
力端子(C)すなわちそのゲートに入力信号Iinを与え
られることによって、出力端子(A)すなわちドレイン
に接続された負荷抵抗RLの一端に出力電圧を発生する。
FETQ2はソースフォロア回路を構成し、そのソースと接
地間に接続されたFETQ4は、ソース負荷である。FETQ2
は、そのゲートを出力端子(A)に接続されて、出力端
子(B)すなわちソース負荷に出力電圧を発生するが、
この出力電圧は帰還抵抗Rfを経て入力端子(C)に帰還
されることによって、負帰還増幅器を構成している。
地間に接続されたFETQ4は、ソース負荷である。FETQ2
は、そのゲートを出力端子(A)に接続されて、出力端
子(B)すなわちソース負荷に出力電圧を発生するが、
この出力電圧は帰還抵抗Rfを経て入力端子(C)に帰還
されることによって、負帰還増幅器を構成している。
FETQ3は、ソースフォロア回路を構成し、そのソースと
接地間に接続されたFETQ5は、ソース負荷である。FETQ3
は、そのゲートをFETQ2のソースに接続されることによ
って、出力端子すなわちソース負荷に出力電圧Voutを発
生する。なおこの際ダイオードD1は、FETQ3に対する直
流レベルを調整する作用を行う。
接地間に接続されたFETQ5は、ソース負荷である。FETQ3
は、そのゲートをFETQ2のソースに接続されることによ
って、出力端子すなわちソース負荷に出力電圧Voutを発
生する。なおこの際ダイオードD1は、FETQ3に対する直
流レベルを調整する作用を行う。
第3図の増幅器においては、入力Iinに対して、初段のF
ETQ1のソース電位VCONTを制御することによって、増幅
回路の出力動作点を可変にしている。
ETQ1のソース電位VCONTを制御することによって、増幅
回路の出力動作点を可変にしている。
すなわち、FETQ1〜Q3において、ゲート−ソース間電圧V
GS=0とすると、出力Voutは Vout=RL・IO=A ……(1) Aは、第3図における(A)点の電圧の関係があるの
で、(A)点での動作点電圧は、−RL・IO〔V〕とな
り、この電圧は、そのまま出力Voutにおける動作点の電
圧となる。
GS=0とすると、出力Voutは Vout=RL・IO=A ……(1) Aは、第3図における(A)点の電圧の関係があるの
で、(A)点での動作点電圧は、−RL・IO〔V〕とな
り、この電圧は、そのまま出力Voutにおける動作点の電
圧となる。
第4図は、FETのID−VDS特性を示す図である。
第4図から知られるように、FETのドレイン−ソース間
電圧VDSを変化すると、ゲート−ソース間電圧VGSが一定
でも、ドレイン電流IDが変化する。
電圧VDSを変化すると、ゲート−ソース間電圧VGSが一定
でも、ドレイン電流IDが変化する。
そこで第3図の増幅器において、電圧VCONTを制御する
と、FETQ1のVDSが変化し、その電流IOが変化する。この
ため、(A)点の動作点および出力動作点を制御するこ
とができる。
と、FETQ1のVDSが変化し、その電流IOが変化する。この
ため、(A)点の動作点および出力動作点を制御するこ
とができる。
第3図に示された従来の出力動作点可変方式では、出力
動作点を制御すると、初段のFETのgmが変化するため、
増幅回路のカットオフ周波数が変動するという問題があ
った。
動作点を制御すると、初段のFETのgmが変化するため、
増幅回路のカットオフ周波数が変動するという問題があ
った。
すなわち、FETにおけるドレイン−ソース間電圧VDSとgm
との間には、 gm=2β(VGS−Vth)・(1+λ・VDS) ……(2) の関係があるため、VDSを変化させるとgmが変化してし
まう。
との間には、 gm=2β(VGS−Vth)・(1+λ・VDS) ……(2) の関係があるため、VDSを変化させるとgmが変化してし
まう。
また、第3図の増幅器のカットオフ周波数は、 であるが、第3図の増幅器の初段のソース接地回路の電
圧利得AVOは、 AVO=gm・RL ……(4) となるから、(3),(4)式から、gmの変化によって
カットオフ周波数foが変化する。
圧利得AVOは、 AVO=gm・RL ……(4) となるから、(3),(4)式から、gmの変化によって
カットオフ周波数foが変化する。
従って、第3図の増幅器のカットオフ周波数は、電圧V
CONTの制御によって変動するという問題がある。
CONTの制御によって変動するという問題がある。
本発明はこのような従来技術の課題を解決しようとする
ものであって、増幅器において、出力動作点を可変にし
ても、カットオフ周波数が変化しない出力動作点可変方
式を提供することを目的としている。
ものであって、増幅器において、出力動作点を可変にし
ても、カットオフ周波数が変化しない出力動作点可変方
式を提供することを目的としている。
本発明は第1図にその原理的構成を示すように、ソース
接地回路を初段に有する前段の増幅回路1と、この前段
の増幅回路1の出力に接続されたソースフォロア回路か
らなる出力段の増幅回路2とからなる増幅器において、
前段の増幅回路1の出力と出力段の増幅回路2の間に、
ソース側の負荷を可変にしたソースフォロア回路からな
る中間段の増幅回路3を設けたものである。
接地回路を初段に有する前段の増幅回路1と、この前段
の増幅回路1の出力に接続されたソースフォロア回路か
らなる出力段の増幅回路2とからなる増幅器において、
前段の増幅回路1の出力と出力段の増幅回路2の間に、
ソース側の負荷を可変にしたソースフォロア回路からな
る中間段の増幅回路3を設けたものである。
さらに本発明は、中間段の増幅回路3が、ゲートを前段
の増幅回路の出力に接続された並列接続の2個のFETQ6
A,Q6Bと、このFET(Q6A,Q6B)と接地間にドレインとソ
ースをそれぞれ共通に接続された2個のFET(Q7A,Q7B)
とからなり、この2個のFET(Q7A,Q7B)の一方のFET(Q
7A)のゲート電位を固定にし、他方のFET(Q7B)のゲー
ト電位を可変にしたものである。
の増幅回路の出力に接続された並列接続の2個のFETQ6
A,Q6Bと、このFET(Q6A,Q6B)と接地間にドレインとソ
ースをそれぞれ共通に接続された2個のFET(Q7A,Q7B)
とからなり、この2個のFET(Q7A,Q7B)の一方のFET(Q
7A)のゲート電位を固定にし、他方のFET(Q7B)のゲー
ト電位を可変にしたものである。
ソース接地回路を初段に有する前段の増幅回路と、この
前段の増幅回路の出力に接続されたソースフォロア回路
からなる出力段の増幅回路とからなる増幅器に対して、
前段の増幅回路の出力と出力段の増幅回路の間に、ソー
ス側の負荷を可変にしたソースフォロア回路からなる中
間段の増幅回路を設けたので、増幅回路のカットオフ周
波数を変化させることなく、その出力動作点を可変にす
ることができる。
前段の増幅回路の出力に接続されたソースフォロア回路
からなる出力段の増幅回路とからなる増幅器に対して、
前段の増幅回路の出力と出力段の増幅回路の間に、ソー
ス側の負荷を可変にしたソースフォロア回路からなる中
間段の増幅回路を設けたので、増幅回路のカットオフ周
波数を変化させることなく、その出力動作点を可変にす
ることができる。
この際、中間段の増幅回路を、ゲートを前段の増幅回路
の出力に接続された並列接続の2個のFETと、この2個
のFETと接地間にドレインとソースをそれぞれ共通に接
続された別の2個のFETとからなり、この2個のFETの一
方のFETのゲート電位を固定にし、他方のFETのゲート電
位を可変にしたものとしてもよい。
の出力に接続された並列接続の2個のFETと、この2個
のFETと接地間にドレインとソースをそれぞれ共通に接
続された別の2個のFETとからなり、この2個のFETの一
方のFETのゲート電位を固定にし、他方のFETのゲート電
位を可変にしたものとしてもよい。
第2図は、本発明の一実施例を示したものであって、第
3図におけると同じものを同じ記号で示し、Q6A,Q6B,Q7
A,Q7BおよびD2は、出力動作点可変用回路を構成するFE
T、ダイオードD2,D3はレベルシフトダイオードである。
3図におけると同じものを同じ記号で示し、Q6A,Q6B,Q7
A,Q7BおよびD2は、出力動作点可変用回路を構成するFE
T、ダイオードD2,D3はレベルシフトダイオードである。
前述の第3図の増幅回路の周波数特性は、初段のソース
接地回路によって、その殆どが決定する。
接地回路によって、その殆どが決定する。
第2図に示された実施例においては、初段での動作点制
御を行わず,第2図に示すように、動作点可変用回路を
出力段の前に設けることによって、カットオフ周波数の
劣化を防止するようにしている。
御を行わず,第2図に示すように、動作点可変用回路を
出力段の前に設けることによって、カットオフ周波数の
劣化を防止するようにしている。
第2図において、FETQ6A,Q6Bは並列接続されてソースフ
ォロア回路を構成し、そのゲートを前段のFETQ2のソー
スに接続されているとともに、そのソースを出力段のFE
TQ3のゲートに接続されている。FETQ7A,Q7Bは、ドレイ
ンを共通にFETQ6A,Q6Bに接続されるとともに、ソースを
共通にダイオードD2を介して接地されて、FETQ6A,Q6Bの
ソース負荷となっている。FETQ7Aのゲートはソースに接
続されてその電位が固定であるが、FETQ7Bのゲートに対
しては、外部から可変の制御電圧VCONT′が与えられる
ようになっている。なお、この際、FETQ6A,Q7Aはその電
流値が等しく、またFETQ6B,Q7Bはその電流値が等しくな
るように選ばれている。
ォロア回路を構成し、そのゲートを前段のFETQ2のソー
スに接続されているとともに、そのソースを出力段のFE
TQ3のゲートに接続されている。FETQ7A,Q7Bは、ドレイ
ンを共通にFETQ6A,Q6Bに接続されるとともに、ソースを
共通にダイオードD2を介して接地されて、FETQ6A,Q6Bの
ソース負荷となっている。FETQ7Aのゲートはソースに接
続されてその電位が固定であるが、FETQ7Bのゲートに対
しては、外部から可変の制御電圧VCONT′が与えられる
ようになっている。なお、この際、FETQ6A,Q7Aはその電
流値が等しく、またFETQ6B,Q7Bはその電流値が等しくな
るように選ばれている。
第2図において、いま、FETQ6A,Q7A,Q6B,Q7BのVGS=0
ならば、出力動作点可変用回路の電流I1は一定である。
ここで、FETQ7Bのゲート電圧(=VCONT′)を変化させ
ると、 I1=β(VGS−VTH)2・(1+λ・VDS) ……(5) の関係から、電流I1が変化しようとする。
ならば、出力動作点可変用回路の電流I1は一定である。
ここで、FETQ7Bのゲート電圧(=VCONT′)を変化させ
ると、 I1=β(VGS−VTH)2・(1+λ・VDS) ……(5) の関係から、電流I1が変化しようとする。
しかしながら、電流I1はFETQ6A,Q6Bによって一定に保た
れている。そこでI1が一定であれば、(5)式の(VGS
−VTH)2に反比例して、(1+λ・VDS)が変化する。
れている。そこでI1が一定であれば、(5)式の(VGS
−VTH)2に反比例して、(1+λ・VDS)が変化する。
従って、制御用電圧VCONT′を上げると、FETQ7AのVDSが
小さくなり、第2図における(D)点の電位が下がる。
逆に制御用電圧VCONT′を下げると、FETQ7AのVDSが大き
くなり、(D)点の電位が上がる。
小さくなり、第2図における(D)点の電位が下がる。
逆に制御用電圧VCONT′を下げると、FETQ7AのVDSが大き
くなり、(D)点の電位が上がる。
このように第2図の増幅器では、その出力動作点を可変
にすることができるが、この際、初段のソース接地回路
におけるFETQ1のgmを変化させないので、増幅器のカッ
トオフ周波数が変化することはない。
にすることができるが、この際、初段のソース接地回路
におけるFETQ1のgmを変化させないので、増幅器のカッ
トオフ周波数が変化することはない。
以上説明したように本発明によれば、増幅器において、
カットオフ周波数を変化させることなく、その出力動作
点を可変にすることができる。
カットオフ周波数を変化させることなく、その出力動作
点を可変にすることができる。
第1図は本発明の原理的構成を示す図、第2図は本発明
の一実施例を示す図、第3図は従来の出力動作点可変方
式を示す図、第4図はFETのID−VDS特性を示す図であ
る。 1は前段の増幅回路、2は出力段の増幅回路、3は中間
段の増幅回路、Q6A,Q6B,Q7A,Q7Bは電界効果トランジス
タ(FET)である。
の一実施例を示す図、第3図は従来の出力動作点可変方
式を示す図、第4図はFETのID−VDS特性を示す図であ
る。 1は前段の増幅回路、2は出力段の増幅回路、3は中間
段の増幅回路、Q6A,Q6B,Q7A,Q7Bは電界効果トランジス
タ(FET)である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平1−137808(JP,A) 特開 昭60−42909(JP,A)
Claims (2)
- 【請求項1】ソース接地回路を初段に有する前段の増幅
回路(1)と、該前段の増幅回路(1)の出力に接続さ
れたソースフォロア回路からなる出力段の増幅回路
(2)とからなる増幅器において、 前記前段の増幅回路(1)の出力と出力段の増幅回路
(2)の入力との間に、ソース側の負荷を可変にしたソ
ースフォロア回路からなる中間段の増幅回路(3)を設
けたことを特徴とする出力動作点可変方式。 - 【請求項2】前記中間段の増幅回路(3)が、ゲートを
前段の増幅回路の出力に接続された並列接続の2個のFE
T(Q6A,Q6B)と、該FET(Q6A,Q6B)と接地間にドレイン
とソースをそれぞれ共通に接続された2個のFET(Q7A,Q
7B)とからなり、該2個のFET(Q7A,Q7B)の一方のFET
(Q7A)のゲート電位を固定にし、他方のFET(Q7B)の
ゲート電位を可変にしたことを特徴とする請求項第1項
記載の出力動作点可変方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20239290A JPH0787310B2 (ja) | 1990-08-01 | 1990-08-01 | 出力動作点可変方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20239290A JPH0787310B2 (ja) | 1990-08-01 | 1990-08-01 | 出力動作点可変方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0490207A JPH0490207A (ja) | 1992-03-24 |
JPH0787310B2 true JPH0787310B2 (ja) | 1995-09-20 |
Family
ID=16456737
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20239290A Expired - Lifetime JPH0787310B2 (ja) | 1990-08-01 | 1990-08-01 | 出力動作点可変方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0787310B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5355366B2 (ja) | 2009-12-02 | 2013-11-27 | 株式会社東芝 | 差動増幅回路および無線受信機 |
-
1990
- 1990-08-01 JP JP20239290A patent/JPH0787310B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0490207A (ja) | 1992-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH1079626A (ja) | ニューロンmosトランジスタを有する増幅器 | |
EP0544338A1 (en) | MOS operational amplifier circuit | |
US4415864A (en) | Variable-gain amplifier stage equipped with field-effect transistors | |
JP3038952B2 (ja) | 増幅回路 | |
JPH04227103A (ja) | ドライバ回路 | |
KR19980070499A (ko) | 차동회로를 포함하는 전자회로 | |
KR20060056419A (ko) | Am 중간 주파 가변 이득 증폭 회로, 가변 이득 증폭 회로및 그 반도체 집적 회로 | |
JPS6119134B2 (ja) | ||
JP2560542B2 (ja) | 電圧電流変換回路 | |
JPH0787310B2 (ja) | 出力動作点可変方式 | |
US4431971A (en) | Dynamic operational amplifier | |
JPS58139506A (ja) | 差動増幅回路 | |
JP2877033B2 (ja) | 演算増幅回路 | |
JPS6132842B2 (ja) | ||
US5764098A (en) | Bias circuit | |
US4333025A (en) | N-Channel MOS comparator | |
US6542034B2 (en) | Operational amplifier with high gain and symmetrical output-current capability | |
US3984781A (en) | Bias control circuit for an audio amplifier utilizing an unsaturated junction type FET | |
JP3123089B2 (ja) | 演算増幅回路 | |
JPH067374Y2 (ja) | 直流高圧安定化電源 | |
JPH0332095Y2 (ja) | ||
JPS5819855Y2 (ja) | Fet増幅器 | |
JPH07112136B2 (ja) | 差動入力差動出力型増幅器 | |
JPH032988Y2 (ja) | ||
JP2927803B2 (ja) | 定電圧発生回路 |