JPH0490207A - 出力動作点可変方式 - Google Patents
出力動作点可変方式Info
- Publication number
- JPH0490207A JPH0490207A JP20239290A JP20239290A JPH0490207A JP H0490207 A JPH0490207 A JP H0490207A JP 20239290 A JP20239290 A JP 20239290A JP 20239290 A JP20239290 A JP 20239290A JP H0490207 A JPH0490207 A JP H0490207A
- Authority
- JP
- Japan
- Prior art keywords
- output
- amplifier circuit
- circuit
- operating point
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 6
- 230000003247 decreasing effect Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 6
- 230000005669 field effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
増幅器の出力動作点を可変にする方式に関し、増幅器に
おいて、出力動作点を可変にしても、カットオフ周波数
が変化しない出力動作点可変方式を提供することを目的
とし、 ソース接地回路を初段に有する前段の増幅回路と、この
前段の増幅回路の出力に接続されたソースフォロア回路
からなる出力段の増幅回路とからなる増幅器において、
前段の増幅回路の出力と出力段の増幅回路の入力との間
に、ソース側の負荷を可変にしたソースフォロア回路か
らなる中間段の増幅回路を設けることによって構成する
。
おいて、出力動作点を可変にしても、カットオフ周波数
が変化しない出力動作点可変方式を提供することを目的
とし、 ソース接地回路を初段に有する前段の増幅回路と、この
前段の増幅回路の出力に接続されたソースフォロア回路
からなる出力段の増幅回路とからなる増幅器において、
前段の増幅回路の出力と出力段の増幅回路の入力との間
に、ソース側の負荷を可変にしたソースフォロア回路か
らなる中間段の増幅回路を設けることによって構成する
。
本発明は、増幅器の出力動作点を可変にする方式に係り
、特に増幅器のカットオフ周波数を変化させることなく
、その出力動作点を可変にする、出力動作点可変方式に
関するものである。
、特に増幅器のカットオフ周波数を変化させることなく
、その出力動作点を可変にする、出力動作点可変方式に
関するものである。
増幅器においては、その出力動作点を可変にすることが
必要になる場合がある。
必要になる場合がある。
増幅器の出力動作点を可変にした場合、出力動作点の変
化に伴って、カットオフ周波数が変化しないものである
ことが要望される。
化に伴って、カットオフ周波数が変化しないものである
ことが要望される。
〔従来の技術］
第３図は、従来の出力動作点可変方式を示したものであ
って、図中、Ｑ１〜Ｑ５は電界効果トランジスタ（ＦＥ
Ｔ） 、ＤＬはダイオード、ＲＬは負荷抵抗、Ｒｆは帰
還抵抗である。
って、図中、Ｑ１〜Ｑ５は電界効果トランジスタ（ＦＥ
Ｔ） 、ＤＬはダイオード、ＲＬは負荷抵抗、Ｒｆは帰
還抵抗である。
第３図において、ＦＥＴＱＩはソース接地回路を構成し
、入力端子（Ｃ）すなわちそのゲートに入力信号■ム。
、入力端子（Ｃ）すなわちそのゲートに入力信号■ム。
を与えられることによって、出力端子（Ａ）すなわちド
レインに接続された負荷抵抗Ｒｔの一端に出力電圧を発
生する。
レインに接続された負荷抵抗Ｒｔの一端に出力電圧を発
生する。
ＦＥＴＱ２はソースフォロア回路を構成し、そのソース
と接地間に接続されたＦＥＴＱ４は、ソース負荷である
。ＦＥＴＱ２は、そのゲートを出力端子（Ａ）に接続さ
れて、出力端子（Ｂ）すなわちソース負荷に出力電圧を
発生ずるが、この出力電圧は帰還抵抗Ｒｆを経て入力端
子（Ｃ）に帰還されることによって、負帰還増幅器を構
成している。
と接地間に接続されたＦＥＴＱ４は、ソース負荷である
。ＦＥＴＱ２は、そのゲートを出力端子（Ａ）に接続さ
れて、出力端子（Ｂ）すなわちソース負荷に出力電圧を
発生ずるが、この出力電圧は帰還抵抗Ｒｆを経て入力端
子（Ｃ）に帰還されることによって、負帰還増幅器を構
成している。
ＦＥＴＱ３は、ソースフォロア回路を構成し、そのソー
スと接地間に接続されたＦＥＴＱ５は、ソース負荷であ
る。ＦＥＴＱ３は、そのゲートをＦＥＴＱ２のソースに
接続されることによって、出力端子すなわちソース負荷
に出力電圧■。１ｔを発生する。なおこの際ダイオード
Ｄ１は、ＦＥＴＱ３に対する直流レベルを調整する作用
を行う。
スと接地間に接続されたＦＥＴＱ５は、ソース負荷であ
る。ＦＥＴＱ３は、そのゲートをＦＥＴＱ２のソースに
接続されることによって、出力端子すなわちソース負荷
に出力電圧■。１ｔを発生する。なおこの際ダイオード
Ｄ１は、ＦＥＴＱ３に対する直流レベルを調整する作用
を行う。
第３図の増幅器においては、入力ｌｉｅに対して、初段
のＦＥＴＱＩのソース電位■。ＧＭＴを制御することに
よって、増幅回路の出力動作点を可変にしている。
のＦＥＴＱＩのソース電位■。ＧＭＴを制御することに
よって、増幅回路の出力動作点を可変にしている。
すなわち、ＦＥＴＱＩ〜Ｑ３において、ゲート−ソース
間電圧■。−〇とすると、出力■。、ｔは■。−ｔ ”
ＲＬ ’ Ｉ Ｏ”’Ａ −’（
１）Ａは、第３図における（Ａ）点の電圧 の関係があるので、（Ａ）点での動作点電圧は、−ＲＬ
−ＩＯ（ｖ）となり、この電圧は、そのまま出力■
。□における動作点の電圧となる。
間電圧■。−〇とすると、出力■。、ｔは■。−ｔ ”
ＲＬ ’ Ｉ Ｏ”’Ａ −’（
１）Ａは、第３図における（Ａ）点の電圧 の関係があるので、（Ａ）点での動作点電圧は、−ＲＬ
−ＩＯ（ｖ）となり、この電圧は、そのまま出力■
。□における動作点の電圧となる。
第４図は、ＦＥＴのＩＤ−Ｖ□特性を示す図である。
第４図から知られるように、ＦＥＴのドレイン−ソース
間電圧■。、を変化すると、ゲート−ソース間電圧ｖｅ
ｓが一定でも、ドレイン電流ＩＤが変化する。
間電圧■。、を変化すると、ゲート−ソース間電圧ｖｅ
ｓが一定でも、ドレイン電流ＩＤが変化する。
そこで第３図の増幅器において、電圧Ｖ、。８アを制御
すると、ＦＥＴＱＩの■。、が変化し、その電流Ｉ０が
変化する。このため、（Ａ）点の動作点および出力動作
点を制御することができる。
すると、ＦＥＴＱＩの■。、が変化し、その電流Ｉ０が
変化する。このため、（Ａ）点の動作点および出力動作
点を制御することができる。
第３図に示された従来の出力動作点可変方式では、出力
動作点を制御すると、初段のＦＥＴのｇｍが変化するた
め、増幅回路のカットオフ周波数が変動するという問題
があった。
動作点を制御すると、初段のＦＥＴのｇｍが変化するた
め、増幅回路のカットオフ周波数が変動するという問題
があった。
すなわち、ＦＥＴにおけるドレイン−ソース間電圧■。
、とｇｍとの間には、
ｇｍ＝２β（ＶＧ−Ｖｔｈ） ・（１＋λ・Ｖｎｓ）
の関係があるため、■。、を変化させるとｇｍが変化し
てしまう。
の関係があるため、■。、を変化させるとｇｍが変化し
てしまう。
また、第３図の増幅器のカットオフ周波数は、であるが
、第３図の増幅器の初段のソース接地回路の電圧利得Ａ
ｙ ６は、 Ａ ｖｏ ” ｇ ｍ−Ｒｔ
”’−（４）となるから、（３）、 （４）式から、ｇ
ｍの変化によってカットオフ周波数ｆ０が変化する。
、第３図の増幅器の初段のソース接地回路の電圧利得Ａ
ｙ ６は、 Ａ ｖｏ ” ｇ ｍ−Ｒｔ
”’−（４）となるから、（３）、 （４）式から、ｇ
ｍの変化によってカットオフ周波数ｆ０が変化する。
従って、第３図の増幅器のカットオフ周波数は、電圧■
。ｏＨＴの制御によって変動するという問題がある。
。ｏＨＴの制御によって変動するという問題がある。
本発明はこのような従来技術の課題を解決しようとする
ものであって、増幅器において、出力動作点を可変にし
ても、カットオフ周波数が変化しない出力動作点可変方
式を提供することを目的としている。
ものであって、増幅器において、出力動作点を可変にし
ても、カットオフ周波数が変化しない出力動作点可変方
式を提供することを目的としている。
本発明は第１図にその原理的構成を示すように、ソース
接地回路を初段に有する前段の増幅回路１と、この前段
の増幅回路１の出力に接続されたソースフォロア回路か
らなる出力段の増幅回路２とからなる増幅器において、
前段の増幅回路１の出力と出力段の増幅回路２の間に、
ソース側の負荷を可変にしたソースフォロア回路からな
る中間段の増幅回路３を設けたものである。
接地回路を初段に有する前段の増幅回路１と、この前段
の増幅回路１の出力に接続されたソースフォロア回路か
らなる出力段の増幅回路２とからなる増幅器において、
前段の増幅回路１の出力と出力段の増幅回路２の間に、
ソース側の負荷を可変にしたソースフォロア回路からな
る中間段の増幅回路３を設けたものである。
さらに本発明は、中間段の増幅回路３が、ゲートを前段
の増幅回路の出力に接続された並列接続の２個のＦＥＴ
Ｑ６Ａ、Ｑ６Ｂと、このＦＥＴ（Ｑ６Ａ、Ｑ６Ｂ）と接
地間にドレインとソースをそれぞれ共通に接続された２
個のＦＥＴ （Ｑ７Ａ、Ｑ７Ｂ）とからなり、この２個
のＦＥＴ （Ｑ７Ａ、Ｑ７Ｂ）の一方のＦＥＴ （Ｑ７
Ａ）のゲート電位を固定にし、他方のＦＥＴ （Ｑ７Ｂ
）のゲート電位を可変にしたものである。
の増幅回路の出力に接続された並列接続の２個のＦＥＴ
Ｑ６Ａ、Ｑ６Ｂと、このＦＥＴ（Ｑ６Ａ、Ｑ６Ｂ）と接
地間にドレインとソースをそれぞれ共通に接続された２
個のＦＥＴ （Ｑ７Ａ、Ｑ７Ｂ）とからなり、この２個
のＦＥＴ （Ｑ７Ａ、Ｑ７Ｂ）の一方のＦＥＴ （Ｑ７
Ａ）のゲート電位を固定にし、他方のＦＥＴ （Ｑ７Ｂ
）のゲート電位を可変にしたものである。
［作用］
ソース接地回路を初段に有する前段の増幅回路と、この
前段の増幅回路の出力に接続されたソースフォロア回路
からなる出力段の増幅回路とからなる増幅器に対して、
前段の増幅回路の出力と出力段の増幅回路の間に、ソー
ス側の負荷を可変にしたソースフォロア回路からなる中
間段の増幅回路を設けたので、増幅回路のカットオフ周
波数を変化させることなく、その出力動作点を可変にす
ることができる。
前段の増幅回路の出力に接続されたソースフォロア回路
からなる出力段の増幅回路とからなる増幅器に対して、
前段の増幅回路の出力と出力段の増幅回路の間に、ソー
ス側の負荷を可変にしたソースフォロア回路からなる中
間段の増幅回路を設けたので、増幅回路のカットオフ周
波数を変化させることなく、その出力動作点を可変にす
ることができる。
この際、中間段の増幅回路を、ゲートを前段の増幅回路
の出力に接続された並列接続の２個のＦＥＴと、この２
個のＦＥＴと接地間にドレインとソースをそれぞれ共通
に接続された別の２個のＦＥＴとからなり、この２個の
ＦＥＴの一方のＦＥＴのゲート電位を固定にし、他方の
ＦＥＴのゲート電位を可変にしたものとしてもよい。
の出力に接続された並列接続の２個のＦＥＴと、この２
個のＦＥＴと接地間にドレインとソースをそれぞれ共通
に接続された別の２個のＦＥＴとからなり、この２個の
ＦＥＴの一方のＦＥＴのゲート電位を固定にし、他方の
ＦＥＴのゲート電位を可変にしたものとしてもよい。
第２図は、本発明の一実施例を示したものであって、第
３図におけると同じものを同じ記号で示し、Ｑ６Ａ、Ｑ
６Ｂ、Ｑ７Ａ、Ｑ７ＢおよびＤ２は、出力動作点可変用
回路を構成するＦＥＴ、ダイオードＤ２．Ｄ３はレベル
シフトダイオードである。
３図におけると同じものを同じ記号で示し、Ｑ６Ａ、Ｑ
６Ｂ、Ｑ７Ａ、Ｑ７ＢおよびＤ２は、出力動作点可変用
回路を構成するＦＥＴ、ダイオードＤ２．Ｄ３はレベル
シフトダイオードである。
前述の第３図の増幅回路の周波数特性は、初段のソース
接地回路によって、その殆どが決定する。
接地回路によって、その殆どが決定する。
第２図に示された実施例においては、初段での動作点制
御を行わず、第２図に示すように、動作点可変用回路を
出力段の前に設けることによって、カットオフ周波数の
劣化を防止するようにしている。
御を行わず、第２図に示すように、動作点可変用回路を
出力段の前に設けることによって、カットオフ周波数の
劣化を防止するようにしている。
第２図において、ＦＥＴＱ６Ａ、Ｑ６Ｂは並列接続され
てソースフォロア回路を構成し、そのゲートを前段のＦ
ＥＴＱ２のソースに接続されているとともに、そのソー
スを出力段のＦＥＴＱ３のゲートに接続されている。Ｆ
ＥＴＱ７Ａ、Ｑ７Ｂは、ドレインを共通にＦＥＴＱ６Ａ
、Ｑ６Ｂに接続されるとともに、ソースを共通にダイオ
ードＤ２を介して接地されて、ＦＥＴＱ６Ａ、Ｑ６Ｂの
ソース負荷となっている。ＦＥＴＱ７Ａのゲートはソー
スに接続されてその電位が固定であるが、ＦＥＴＱ７Ｂ
のゲートに対しては、外部から可変の制御電圧■、。８
．′が与えられるようになっている。なお、この際、Ｆ
ＥＴＱ、６Ａ、Ｑ７Ａはその電流値が等しく、またＦＥ
ＴＱ６Ｂ、Ｑ７Ｂはその電流値が等しくなるように選ば
れている。
てソースフォロア回路を構成し、そのゲートを前段のＦ
ＥＴＱ２のソースに接続されているとともに、そのソー
スを出力段のＦＥＴＱ３のゲートに接続されている。Ｆ
ＥＴＱ７Ａ、Ｑ７Ｂは、ドレインを共通にＦＥＴＱ６Ａ
、Ｑ６Ｂに接続されるとともに、ソースを共通にダイオ
ードＤ２を介して接地されて、ＦＥＴＱ６Ａ、Ｑ６Ｂの
ソース負荷となっている。ＦＥＴＱ７Ａのゲートはソー
スに接続されてその電位が固定であるが、ＦＥＴＱ７Ｂ
のゲートに対しては、外部から可変の制御電圧■、。８
．′が与えられるようになっている。なお、この際、Ｆ
ＥＴＱ、６Ａ、Ｑ７Ａはその電流値が等しく、またＦＥ
ＴＱ６Ｂ、Ｑ７Ｂはその電流値が等しくなるように選ば
れている。
第２図において、いま、ＦＥＴＱ６Ａ、Ｑ７Ａ。
Ｑ６Ｂ、Ｑ７Ｂの■。、＝０ならば、出力動作点可変用
回路の電流■、は一定である。ここで、ＦＥＴＱ７Ｂの
ゲート電圧（＝■、。ＮＴ’）を変化させると、 １、＝β（Ｙｅｓ ＶｔＭ） ” ・（１＋λ・Ｖ
Ｏ３）の関係から、電流■、が変化しようとする。
回路の電流■、は一定である。ここで、ＦＥＴＱ７Ｂの
ゲート電圧（＝■、。ＮＴ’）を変化させると、 １、＝β（Ｙｅｓ ＶｔＭ） ” ・（１＋λ・Ｖ
Ｏ３）の関係から、電流■、が変化しようとする。
しかしながら、電流１．はＦＥＴＱ６Ａ、Ｑ６Ｂによっ
て一定に保たれている。そこで１．が−定であれば、（
５）式の（Ｖｃｓ Ｖｙａ） ”に反比例して、（１
＋λ・■。、）が変化する。
て一定に保たれている。そこで１．が−定であれば、（
５）式の（Ｖｃｓ Ｖｙａ） ”に反比例して、（１
＋λ・■。、）が変化する。
従って、制御用電圧Ｖ Ｃ０ＮＴ°を上げると、ＦＥＴ
Ｑ７Ａの■１．が小さくなり、第２図における（Ｄ）点
の電位が下がる。逆に制御用電圧Ｖ Ｃ０ＮＴ１を下げ
ると、ＦＥＴＱ７ＡのＶゎ、が大きくなり、（Ｄ）点の
電位が上がる。
Ｑ７Ａの■１．が小さくなり、第２図における（Ｄ）点
の電位が下がる。逆に制御用電圧Ｖ Ｃ０ＮＴ１を下げ
ると、ＦＥＴＱ７ＡのＶゎ、が大きくなり、（Ｄ）点の
電位が上がる。
このように第２図の増幅器では、その出力動作点を可変
にすることができるが、この際、初段のソース接地回路
におけるＦＥＴＱＩのｇｍを変化させないので、増幅器
のカットオフ周波数が変化することはない。
にすることができるが、この際、初段のソース接地回路
におけるＦＥＴＱＩのｇｍを変化させないので、増幅器
のカットオフ周波数が変化することはない。
以上説明したように本発明によれば、増幅器において、
カットオフ周波数を変化させることなく、その出力動作
点を可変にすることができる。
カットオフ周波数を変化させることなく、その出力動作
点を可変にすることができる。
第１図は本発明の原理的構成を示す図、第２図は本発明
の一実施例を示す図、第３図は従来の出力動作点可変方
式を示す図、第４図はＦＥＴのＩＤ ｖｓｓ特性を示
す図である。 １は前段の増幅回路、２は出力段の増幅回路、３は中間
段の増幅回路、Ｑ６Ａ、Ｑ６Ｂ、Ｑ７Ａ。 Ｑ７Ｂは電界効果トランジスタ（ＦＥＴ）である。
の一実施例を示す図、第３図は従来の出力動作点可変方
式を示す図、第４図はＦＥＴのＩＤ ｖｓｓ特性を示
す図である。 １は前段の増幅回路、２は出力段の増幅回路、３は中間
段の増幅回路、Ｑ６Ａ、Ｑ６Ｂ、Ｑ７Ａ。 Ｑ７Ｂは電界効果トランジスタ（ＦＥＴ）である。
Claims (2)
- （１）ソース接地回路を初段に有する前段の増幅回路（
１）と、該前段の増幅回路（１）の出力に接続されたソ
ースフォロア回路からなる出力段の増幅回路（２）とか
らなる増幅器において、 前記前段の増幅回路（１）の出力と出力段の増幅回路（
２）の入力との間に、ソース側の負荷を可変にしたソー
スフォロア回路からなる中間段の増幅回路（３）を設け
たことを特徴とする出力動作点可変方式。 - （２）前記中間段の増幅回路（３）が、ゲートを前段の
増幅回路の出力に接続された並列接続の２個のＦＥＴ（
Ｑ６Ａ、Ｑ６Ｂ）と、該ＦＥＴ（Ｑ６Ａ、Ｑ６Ｂ）と接
地間にドレインとソースをそれぞれ共通に接続された２
個のＦＥＴ（Ｑ７Ａ、Ｑ７Ｂ）とからなり、該２個のＦ
ＥＴ（Ｑ７Ａ、Ｑ７Ｂ）の一方のＦＥＴ（Ｑ７Ａ）のゲ
ート電位を固定にし、他方のＦＥＴ（Ｑ７Ｂ）のゲート
電位を可変にしたことを特徴とする請求項第１項記載の
出力動作点可変方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20239290A JPH0787310B2 (ja) | 1990-08-01 | 1990-08-01 | 出力動作点可変方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20239290A JPH0787310B2 (ja) | 1990-08-01 | 1990-08-01 | 出力動作点可変方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0490207A true JPH0490207A (ja) | 1992-03-24 |
| JPH0787310B2 JPH0787310B2 (ja) | 1995-09-20 |
Family
ID=16456737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20239290A Expired - Lifetime JPH0787310B2 (ja) | 1990-08-01 | 1990-08-01 | 出力動作点可変方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0787310B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8676148B2 (en) | 2009-12-02 | 2014-03-18 | Kabushiki Kaisha Toshiba | Differential amplifier circuit and wireless receiving apparatus |
-
1990
- 1990-08-01 JP JP20239290A patent/JPH0787310B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8676148B2 (en) | 2009-12-02 | 2014-03-18 | Kabushiki Kaisha Toshiba | Differential amplifier circuit and wireless receiving apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0787310B2 (ja) | 1995-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4427903A (en) | Voltage current converter circuit | |
| US5343164A (en) | Operational amplifier circuit with slew rate enhancement | |
| US4038607A (en) | Complementary field effect transistor amplifier | |
| US20060033574A1 (en) | High linearity programmable gain amplifier using switch | |
| EP1833161A1 (en) | Adaptive linear amplifier | |
| US6344769B1 (en) | Precision differential switched current source | |
| JPH0951238A (ja) | マイクロ波増幅器回路 | |
| US6937071B1 (en) | High frequency differential power amplifier | |
| US7443240B2 (en) | AM intermediate frequency variable gain amplifier circuit, variable gain amplifier circuit and its semiconductor integrated circuit | |
| US4933643A (en) | Operational amplifier having improved digitally adjusted null offset | |
| US20050017705A1 (en) | High output impedance current mirror with superior output voltage compliance | |
| JPH0133047B2 (ja) | ||
| US6985028B2 (en) | Programmable linear-in-dB or linear bias current source and methods to implement current reduction in a PA driver with built-in current steering VGA | |
| US6933708B2 (en) | Voltage regulator with reduced open-loop static gain | |
| JPH08102625A (ja) | 電気信号の処理装置 | |
| JP2000036564A (ja) | 可変抵抗器及び可変利得回路 | |
| US6188284B1 (en) | Distributed gain line driver amplifier including improved linearity | |
| JPH0490207A (ja) | 出力動作点可変方式 | |
| US4333025A (en) | N-Channel MOS comparator | |
| US5764098A (en) | Bias circuit | |
| EP0757439A2 (en) | A variable resistor circuit, a variable attenuator circuit and a variable gain amplifier | |
| JP3000795B2 (ja) | 可変減衰器 | |
| JP3662758B2 (ja) | オペアンプ | |
| KR100327440B1 (ko) | 제로-크로싱 감지회로 | |
| US6774726B2 (en) | Amplifier with a MOS output stage |