JPH04227103A - ドライバ回路 - Google Patents
ドライバ回路Info
- Publication number
- JPH04227103A JPH04227103A JP3199908A JP19990891A JPH04227103A JP H04227103 A JPH04227103 A JP H04227103A JP 3199908 A JP3199908 A JP 3199908A JP 19990891 A JP19990891 A JP 19990891A JP H04227103 A JPH04227103 A JP H04227103A
- Authority
- JP
- Japan
- Prior art keywords
- current
- current source
- gate
- gate drive
- power device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002457 bidirectional effect Effects 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims 1
- 230000001965 increasing effect Effects 0.000 abstract description 5
- 239000003990 capacitor Substances 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 3
- 101100176188 Onchocerca volvulus gmr-1 gene Proteins 0.000 description 15
- 238000010586 diagram Methods 0.000 description 6
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
- H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
- H03F3/3455—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices with junction-FET's
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、一般に、電力ＭＯＳＦ
ＥＴ用のドライバに関する。
ＥＴ用のドライバに関する。
【０００２】
【従来の技術】線形電力増幅器は、Ｂ級あるいはＡＢ級
モードで作動する、ハイ・サイドとロー・サイドの電力
トランジスタの使用を要求する。線形電力増幅器は、通
常、低インピーダンス電圧モード・ドライバによって駆
動され、低インピーダンス電圧モード・ドライバは、電
力デバイスの大きな入力容量がドライバの性能に影響を
与えないために、十分なドライブ容量を持たなくてはな
らない。この形態に問題が生じるのは、ＭＯＳトランジ
スタを電力デバイス、特に集積回路の中で適用するとき
と、および／または、全ＮＭＯＳブリッジが使用される
ときである。どのような問題かは以下に示す。
モードで作動する、ハイ・サイドとロー・サイドの電力
トランジスタの使用を要求する。線形電力増幅器は、通
常、低インピーダンス電圧モード・ドライバによって駆
動され、低インピーダンス電圧モード・ドライバは、電
力デバイスの大きな入力容量がドライバの性能に影響を
与えないために、十分なドライブ容量を持たなくてはな
らない。この形態に問題が生じるのは、ＭＯＳトランジ
スタを電力デバイス、特に集積回路の中で適用するとき
と、および／または、全ＮＭＯＳブリッジが使用される
ときである。どのような問題かは以下に示す。
【０００３】入力ゲート・インピーダンスは容量性であ
るので、ゲート・ドライバは、シンクとソースの能力を
持たねばならない。電力デバイスにおいて定出力電流を
維持するために、ゲート電圧は、ゼロ電流に対し一定を
保たねばならない。Ａ級のゲート・ドライバが用いられ
るならば、結果的に非常に非効率となる。ＡＢ級のゲー
ト・ドライバが用いられるならば、より高い効率が達成
できるが、ドライバにおける交差歪は、伝達関数が非線
形となり、定常状態下で、制御を喪失する可能性がある
。
るので、ゲート・ドライバは、シンクとソースの能力を
持たねばならない。電力デバイスにおいて定出力電流を
維持するために、ゲート電圧は、ゼロ電流に対し一定を
保たねばならない。Ａ級のゲート・ドライバが用いられ
るならば、結果的に非常に非効率となる。ＡＢ級のゲー
ト・ドライバが用いられるならば、より高い効率が達成
できるが、ドライバにおける交差歪は、伝達関数が非線
形となり、定常状態下で、制御を喪失する可能性がある
。
【０００４】閉ループ構成の中で使用可能とするために
、高い利得と主極補償が、増幅器の入力段に与えられな
ければならない。補償コンデンサの集積化は、比較的大
きいシリコン領域を必要とする。
、高い利得と主極補償が、増幅器の入力段に与えられな
ければならない。補償コンデンサの集積化は、比較的大
きいシリコン領域を必要とする。
【０００５】電力段スルーレートは、独立に制御するこ
とはできない。電力段のスルーレートは、ゲート・ドラ
イバの出力インピーダンス、または、内部補償ノードの
どちらかによって、制御される。どちらの場合でも、ス
ルーレートは独立には制御できない。
とはできない。電力段のスルーレートは、ゲート・ドラ
イバの出力インピーダンス、または、内部補償ノードの
どちらかによって、制御される。どちらの場合でも、ス
ルーレートは独立には制御できない。
【０００６】ハイ・サイド電力デバイスを駆動するため
には、低出力インピーダンスを有する浮動電圧モード・
ゲート・ドライバが必要である。ＮＭＯＳトランジスタ
は同等のＰＭＯＳトランジスタよりも、かなり小さい（
すなわち安価である）ので、ハイ・サイド／ロー・サイ
ド双方の適用において、ＮＭＯＳトランジスタを用いる
のが望ましい。ＮＭＯＳトランジスタのソースは、ハイ
・サイド電力デバイスに用いられるときは浮動している
ので、ゲート・ドライバも浮動していなければならない
。このため、電圧モード・ドライバを用いるためには、
複合レベル・シフト回路が要求される。
には、低出力インピーダンスを有する浮動電圧モード・
ゲート・ドライバが必要である。ＮＭＯＳトランジスタ
は同等のＰＭＯＳトランジスタよりも、かなり小さい（
すなわち安価である）ので、ハイ・サイド／ロー・サイ
ド双方の適用において、ＮＭＯＳトランジスタを用いる
のが望ましい。ＮＭＯＳトランジスタのソースは、ハイ
・サイド電力デバイスに用いられるときは浮動している
ので、ゲート・ドライバも浮動していなければならない
。このため、電圧モード・ドライバを用いるためには、
複合レベル・シフト回路が要求される。
【０００７】
【発明が解決しようとする課題】本発明の目的は、上記
欠点を克服するための、電力ＭＯＳトランジスタ用ドラ
イバを提供することにある。
欠点を克服するための、電力ＭＯＳトランジスタ用ドラ
イバを提供することにある。
【０００８】
【課題を解決するための手段】本発明は、電力ＭＯＳＦ
ＥＴと組み合わされた双方向電流源ドライバを提供する
。
ＥＴと組み合わされた双方向電流源ドライバを提供する
。
【０００９】ハイ・インピーダンス電流源ドライバを用
いると、大きな利点が得られる。それを以下に示す。
いると、大きな利点が得られる。それを以下に示す。
【００１０】電流源は容易に集積化される。電流源は、
レベル・シフト・ドライブ信号を、浮動電力デバイスに
供給する容易な方法を提供する。ＭＯＳ電力デバイスの
入力キャパシタンスと結合した電流源ゲート・ドライブ
は、非常に高利得な回路を供給する。ＭＯＳ電力デバイ
スの入力キャパシタンスと結合した電流源ゲート・ドラ
イブは、主極補償を与える。この主極補償は、ループ内
の付加的補償コンデンサの必要性を無くする。スルーレ
ートは、大信号状態下で最大ゲート・ドライブ電流を制
限あるいは増大させることによって、小信号伝達関数と
は独立に、制御することができる。電流モード・ゲート
・ドライブは、交差歪のない簡単なシンク／ソース・ゲ
ート・ドライバを考慮している。
レベル・シフト・ドライブ信号を、浮動電力デバイスに
供給する容易な方法を提供する。ＭＯＳ電力デバイスの
入力キャパシタンスと結合した電流源ゲート・ドライブ
は、非常に高利得な回路を供給する。ＭＯＳ電力デバイ
スの入力キャパシタンスと結合した電流源ゲート・ドラ
イブは、主極補償を与える。この主極補償は、ループ内
の付加的補償コンデンサの必要性を無くする。スルーレ
ートは、大信号状態下で最大ゲート・ドライブ電流を制
限あるいは増大させることによって、小信号伝達関数と
は独立に、制御することができる。電流モード・ゲート
・ドライブは、交差歪のない簡単なシンク／ソース・ゲ
ート・ドライバを考慮している。
【００１１】
【実施例】本発明は種々の変形および別形態が可能であ
るが、特定の実施例を図面中に例示し、詳細に説明する
。しかし、本発明は、開示された特定の形態に限定され
るものではなく、特許請求の範囲によって示される本発
明の精神および範囲に基づき、あらゆる変形，均等およ
び変更を含むことが意図されていることは理解されよう
。
るが、特定の実施例を図面中に例示し、詳細に説明する
。しかし、本発明は、開示された特定の形態に限定され
るものではなく、特許請求の範囲によって示される本発
明の精神および範囲に基づき、あらゆる変形，均等およ
び変更を含むことが意図されていることは理解されよう
。
【００１２】図１は、ハイ・サイド・ドライバとロー・
サイド・ドライバに電力ＮＭＯＳトランジスタを用いた
、Ｂ級およびＡＢ級線形電力増幅器を示すブロック図で
ある。増幅器は、Ｚ１／Ｚ２に等しい伝達関数を有する
閉ループ構成中に使用される。ハイ・サイド・トランジ
スタＱ１のソースは、アース電位からＶｃｃまで変動可
能なので、ゲート・ドライバも浮動ドライバでなくては
ならない。そのゲート・ドライバは、ゲート電圧Ｖｇｓ
を、ソース・レベルから独立して制御できなければなら
ない。
サイド・ドライバに電力ＮＭＯＳトランジスタを用いた
、Ｂ級およびＡＢ級線形電力増幅器を示すブロック図で
ある。増幅器は、Ｚ１／Ｚ２に等しい伝達関数を有する
閉ループ構成中に使用される。ハイ・サイド・トランジ
スタＱ１のソースは、アース電位からＶｃｃまで変動可
能なので、ゲート・ドライバも浮動ドライバでなくては
ならない。そのゲート・ドライバは、ゲート電圧Ｖｇｓ
を、ソース・レベルから独立して制御できなければなら
ない。
【００１３】図２および図３は、本発明によるドライバ
回路の２つの実施例を示している。入力差動相互コンダ
クタンス段は、それぞれの実施例において双方向ゲート
・ドライブ電流を生成するのに用いられる。
回路の２つの実施例を示している。入力差動相互コンダ
クタンス段は、それぞれの実施例において双方向ゲート
・ドライブ電流を生成するのに用いられる。
【００１４】図２はトランジスタＱ１１のための差動電
流ドライバ回路を示している。Ｑ１４およびＱ１５は、
電流源ＩＭＡＸ によってバイアスされる差動対を形成
する。差動対の利得は、Ｑ１４とＱ１５の相互コンダク
タンスによって決定される。Ｑ１４における電流は、Ｉ
Ｑ１４ がＩＱ１２ に等しくなるように、電流ミラー
Ｑ１３とＱ１２によって反転される。さらに、Ｑ１２に
おける電流は、Ｑ１５における電流に加え合わされる。 正味電流はＩｇである。２入力Ｖ１とＶ２が釣り合って
いるとき（Ｖ１＝Ｖ２）は、Ｉｇ＝ＩＱ１４ −ＩＱ１
５ ＝０である。 線形動作中は、Ｉｇ＝ｇｍ（Ｖ１−Ｖ２）である。ここ
に、ｇｍはＱ１４とＱ１５の相互コンダクタンスである
。大きな差動入力電圧に対しては、ＩｇはＩＭＡＸ に
より制限される。もし（Ｖ１−Ｖ２）＞ＩＭＡＸ ／ｇ
ｍならば、Ｉｇ（ｍａｘ）＝ＩＭＡＸ であり、もし（
Ｖ１−Ｖ２）＜−ＩＭＡＸ ／ｇｍならば、Ｉｇ（ｍｉ
ｎ）＝−ＩＭＡＸ である。その結果、双方向電流源は
、交差歪を持ち、その出力は、差動入力電圧によって制
御される。出力電流は出力電圧とは独立しているので、
ハイ・サイドあるいはロー・サイドのスイッチを駆動す
るために、このゲート・ドライバが用いられる。
流ドライバ回路を示している。Ｑ１４およびＱ１５は、
電流源ＩＭＡＸ によってバイアスされる差動対を形成
する。差動対の利得は、Ｑ１４とＱ１５の相互コンダク
タンスによって決定される。Ｑ１４における電流は、Ｉ
Ｑ１４ がＩＱ１２ に等しくなるように、電流ミラー
Ｑ１３とＱ１２によって反転される。さらに、Ｑ１２に
おける電流は、Ｑ１５における電流に加え合わされる。 正味電流はＩｇである。２入力Ｖ１とＶ２が釣り合って
いるとき（Ｖ１＝Ｖ２）は、Ｉｇ＝ＩＱ１４ −ＩＱ１
５ ＝０である。 線形動作中は、Ｉｇ＝ｇｍ（Ｖ１−Ｖ２）である。ここ
に、ｇｍはＱ１４とＱ１５の相互コンダクタンスである
。大きな差動入力電圧に対しては、ＩｇはＩＭＡＸ に
より制限される。もし（Ｖ１−Ｖ２）＞ＩＭＡＸ ／ｇ
ｍならば、Ｉｇ（ｍａｘ）＝ＩＭＡＸ であり、もし（
Ｖ１−Ｖ２）＜−ＩＭＡＸ ／ｇｍならば、Ｉｇ（ｍｉ
ｎ）＝−ＩＭＡＸ である。その結果、双方向電流源は
、交差歪を持ち、その出力は、差動入力電圧によって制
御される。出力電流は出力電圧とは独立しているので、
ハイ・サイドあるいはロー・サイドのスイッチを駆動す
るために、このゲート・ドライバが用いられる。
【００１５】図３は、ゲート・ドライバの第２の実施例
を示している。この実施例において、定ターンオフ電流
ＩＯＦＦ は電力デバイスのゲートに供給される。差動
対Ｑ２４，Ｑ２５は、電流源ＩＯＮによってバイアスさ
れる。 Ｑ２４の出力は、ＩＱ２４ がＩＱ２２ に等しくなる
ように、電流ミラーＱ２２，Ｑ２３によって反転される
。Ｑ２２における電流は、ターンオフ電流ＩＯＦＦ と
加え合わされ、Ｉｇ＝ＩＱ２４ −ＩＯＦＦ である。 差動入力電圧が、ＩＱ２４ とＩＯＦＦ を等しくさせ
るような電圧ならば、Ｉｇは０に等しい。線形動作の間
は、Ｉｇ＝ｇｍ（Ｖ１−Ｖ２）／２−ＩＯＦＦ である
。もしＩｇの最大値＝ＩＯＮ−ＩＯＦＦ で、ＩＯＮ＝
２×ＩＯＦＦ ならば、Ｉｇ（ｍａｘ）＝ＩＯＦＦ と
なる。Ｉｇ（ｍｉｎ）の最小値は−ＩＯＦＦ である。 ＩＯＮとＩＯＦＦ の大きさを変えることにより、Ｉｇ
の最大値と最小値を独立に制御することができる。
を示している。この実施例において、定ターンオフ電流
ＩＯＦＦ は電力デバイスのゲートに供給される。差動
対Ｑ２４，Ｑ２５は、電流源ＩＯＮによってバイアスさ
れる。 Ｑ２４の出力は、ＩＱ２４ がＩＱ２２ に等しくなる
ように、電流ミラーＱ２２，Ｑ２３によって反転される
。Ｑ２２における電流は、ターンオフ電流ＩＯＦＦ と
加え合わされ、Ｉｇ＝ＩＱ２４ −ＩＯＦＦ である。 差動入力電圧が、ＩＱ２４ とＩＯＦＦ を等しくさせ
るような電圧ならば、Ｉｇは０に等しい。線形動作の間
は、Ｉｇ＝ｇｍ（Ｖ１−Ｖ２）／２−ＩＯＦＦ である
。もしＩｇの最大値＝ＩＯＮ−ＩＯＦＦ で、ＩＯＮ＝
２×ＩＯＦＦ ならば、Ｉｇ（ｍａｘ）＝ＩＯＦＦ と
なる。Ｉｇ（ｍｉｎ）の最小値は−ＩＯＦＦ である。 ＩＯＮとＩＯＦＦ の大きさを変えることにより、Ｉｇ
の最大値と最小値を独立に制御することができる。
【００１６】図４は本発明の一形態の小信号モデルを示
している。ＭＯＳゲート電流Ｉｇは、入力電圧（Ｖ１−
Ｖ２）に、差動入力段の相互コンダクタンス，および電
流ミラー利得による乗数をかけたものに等しい。小信号
伝達関数は以下のようにして誘導される。
している。ＭＯＳゲート電流Ｉｇは、入力電圧（Ｖ１−
Ｖ２）に、差動入力段の相互コンダクタンス，および電
流ミラー利得による乗数をかけたものに等しい。小信号
伝達関数は以下のようにして誘導される。
【００１７】ＩＯ ＝ｇｍＶｇｓ
ＩＯ はＭＯＳ電力デバイスの小信号出力電流であるｇ
ｍはＭＯＳ電力デバイスの相互コンダクタンス利得であ
る ＶｇｓはＭＯＳ電力デバイスのゲート・ソース電圧であ
る ＩｇによりＶｇｓを求めると Ｉｇ＝Ｖｇｓ／（（１／ｓ）Ｃｇｓ）＋（（Ｖｇｓ−Ｖ
ｄｓ）／（１／ｓ）Ｃｇｄ） ＝ｓＶｇｓＣｇｓ＋ｓ（Ｖｇｓ−Ｖｄｓ）Ｃｇｄｓ（Ｃ
ｇｓ＋Ｃｇｄ）Ｖｇｓ＝Ｉｇ＋ｓＣｇｄＶｄｓＶｇｓ＝
（Ｉｇ＋ｓＣｇｄＶｄｓ）／ｓ（Ｃｇｓ＋Ｃｇｄ） 最初の式に代入すると ＩＯ ＝ｇｍ（Ｉｇ＋ｓＣｇｄＶｄｓ）／ｓ（Ｃｇｓ＋
Ｃｇｄ） ｓ（Ｃｇｓ＋Ｃｇｄ）ＩＯ ＝ｇｍＩｇ＋ｓＣｇｄ（ｇ
ｍＶｇｓ） Ｖｄｓ＝−ＩＯ Ｒ１ ｇｍＩｇ＝ＩＯ （ｓ（Ｃｇｓ＋Ｃｇｄ）＋ｓ（ｇｍＲ
１Ｃｇｄ）） ＩＯ ／Ｉｇ＝ｇｍ／ｓ（Ｃｇｓ＋Ｃｇｄ（１＋ｇｍＲ
１）） Ｖｏｕｔ／Ｉｇ＝（１／ｓ）×（ｇｍＲ１／（Ｃｇｓ＋
Ｃｇｄ（１＋ｇｍＲ１）） 単位利得交差点は Ｖｏｕｔ／Ｉｇ＝１ ２×（ｐｉ）×ＦＯ ＝ｇｍＲ１／（Ｃｇｓ＝Ｃｇｄ（
１＋ｇｍＲ１）） ＦＯ ＝ｇｍＲ１／（２×（ｐｉ）×（Ｃｇｓ＋Ｃｇｄ
（１＋ｇｍＲ１）） 伝達関数のボード線図を図５に示す。伝達関数の直流利
得は理論上無限である。実際には直流利得は、電流源Ｉ
ｇの出力インピーダンスと、電力デバイスのゲート上に
どのような入力漏洩が存在するかによって、制限される
。
ｍはＭＯＳ電力デバイスの相互コンダクタンス利得であ
る ＶｇｓはＭＯＳ電力デバイスのゲート・ソース電圧であ
る ＩｇによりＶｇｓを求めると Ｉｇ＝Ｖｇｓ／（（１／ｓ）Ｃｇｓ）＋（（Ｖｇｓ−Ｖ
ｄｓ）／（１／ｓ）Ｃｇｄ） ＝ｓＶｇｓＣｇｓ＋ｓ（Ｖｇｓ−Ｖｄｓ）Ｃｇｄｓ（Ｃ
ｇｓ＋Ｃｇｄ）Ｖｇｓ＝Ｉｇ＋ｓＣｇｄＶｄｓＶｇｓ＝
（Ｉｇ＋ｓＣｇｄＶｄｓ）／ｓ（Ｃｇｓ＋Ｃｇｄ） 最初の式に代入すると ＩＯ ＝ｇｍ（Ｉｇ＋ｓＣｇｄＶｄｓ）／ｓ（Ｃｇｓ＋
Ｃｇｄ） ｓ（Ｃｇｓ＋Ｃｇｄ）ＩＯ ＝ｇｍＩｇ＋ｓＣｇｄ（ｇ
ｍＶｇｓ） Ｖｄｓ＝−ＩＯ Ｒ１ ｇｍＩｇ＝ＩＯ （ｓ（Ｃｇｓ＋Ｃｇｄ）＋ｓ（ｇｍＲ
１Ｃｇｄ）） ＩＯ ／Ｉｇ＝ｇｍ／ｓ（Ｃｇｓ＋Ｃｇｄ（１＋ｇｍＲ
１）） Ｖｏｕｔ／Ｉｇ＝（１／ｓ）×（ｇｍＲ１／（Ｃｇｓ＋
Ｃｇｄ（１＋ｇｍＲ１）） 単位利得交差点は Ｖｏｕｔ／Ｉｇ＝１ ２×（ｐｉ）×ＦＯ ＝ｇｍＲ１／（Ｃｇｓ＝Ｃｇｄ（
１＋ｇｍＲ１）） ＦＯ ＝ｇｍＲ１／（２×（ｐｉ）×（Ｃｇｓ＋Ｃｇｄ
（１＋ｇｍＲ１）） 伝達関数のボード線図を図５に示す。伝達関数の直流利
得は理論上無限である。実際には直流利得は、電流源Ｉ
ｇの出力インピーダンスと、電力デバイスのゲート上に
どのような入力漏洩が存在するかによって、制限される
。
【００１８】小信号伝達関数は、ＦＯ の単位利得交差
点を有する積分器の伝達関数である。差動出力段の相互
コンダクタンスを変えることによって、開ループ伝達関
数の利得は高くなったり低くなったりする。
点を有する積分器の伝達関数である。差動出力段の相互
コンダクタンスを変えることによって、開ループ伝達関
数の利得は高くなったり低くなったりする。
【００１９】大信号スルーレートは以下のように誘導さ
れる。スルーレートは、最大ゲート・ドライブ電流Ｉｇ
（ｍａｘ）によって制限される。
れる。スルーレートは、最大ゲート・ドライブ電流Ｉｇ
（ｍａｘ）によって制限される。
【００２０】Ｖｏｕｔ／Ｉｇ＝（１／ｓ）×（ｇｍＲ１
／（Ｃｇｓ＋Ｃｇｄ（１＋ｇｍＲ１））ｓＶｏｕｔ＝Ｉ
ｇ×（ｇｍＲ１／（Ｃｇｓ＋Ｃｇｄ（１＋ｇｍＲ１））
ＩｇにＩｇ（ｍａｘ）を代入してスルーレートを導く ｓＶｏｕｔ＝Ｉｇ（ｍａｘ）×（ｇｍＲ１／（Ｃｇｓ＋
Ｃｇｄ（１＋ｇｍＲ１）） 負荷が電流源（すなわち、誘導性である）ならば、Ｒ１
は非常に大きくなり、式は単純化される。
／（Ｃｇｓ＋Ｃｇｄ（１＋ｇｍＲ１））ｓＶｏｕｔ＝Ｉ
ｇ×（ｇｍＲ１／（Ｃｇｓ＋Ｃｇｄ（１＋ｇｍＲ１））
ＩｇにＩｇ（ｍａｘ）を代入してスルーレートを導く ｓＶｏｕｔ＝Ｉｇ（ｍａｘ）×（ｇｍＲ１／（Ｃｇｓ＋
Ｃｇｄ（１＋ｇｍＲ１）） 負荷が電流源（すなわち、誘導性である）ならば、Ｒ１
は非常に大きくなり、式は単純化される。
【００２１】
ｓＶｏｕｔ＝Ｉｇ（ｍａｘ）×（ｇｍＲ１／（Ｃｇｄ（
ｇｍＲ１））＝Ｉｇ（ｍａｘ）×（１／Ｃｇｄ）最大（
または最小）ゲート・ドライブ電流を調整することによ
って、増幅器のスルーレートは、高性能または低性能に
対して調整できる。Ｉｇ（ｍａｘ）はターンオン電圧ス
ルーレートを制御し、Ｉｇ（ｍｉｎ）はターンオフ・ス
ルーレートを制御する。これらのパラメータは、独立に
制御することができる。
ｇｍＲ１））＝Ｉｇ（ｍａｘ）×（１／Ｃｇｄ）最大（
または最小）ゲート・ドライブ電流を調整することによ
って、増幅器のスルーレートは、高性能または低性能に
対して調整できる。Ｉｇ（ｍａｘ）はターンオン電圧ス
ルーレートを制御し、Ｉｇ（ｍｉｎ）はターンオフ・ス
ルーレートを制御する。これらのパラメータは、独立に
制御することができる。
【００２２】最大ゲート電流を差動入力段で制御するこ
とは、非実用的もしくは不可能となることもある。入力
電圧が差動電圧ではなくシングル・エンドであるときの
具体例を図６に示す。この具体例において、Ｑ３４にお
ける最大電流を制御するのは難しいであろう。この応用
においては、Ｉｇ（ｍａｘ）を制限する第２の方法が用
いられる。反転電流ミラーＱ３３−Ｑ３２は、第２の電
流ミラーＱ３７−Ｑ３６の出力を、Ｑ３２のソースとＶ
ｃｃの間で結合することによって変形される。議論を簡
単にするために、双方の電流ミラーは１の利得を持つも
のと仮定する。
とは、非実用的もしくは不可能となることもある。入力
電圧が差動電圧ではなくシングル・エンドであるときの
具体例を図６に示す。この具体例において、Ｑ３４にお
ける最大電流を制御するのは難しいであろう。この応用
においては、Ｉｇ（ｍａｘ）を制限する第２の方法が用
いられる。反転電流ミラーＱ３３−Ｑ３２は、第２の電
流ミラーＱ３７−Ｑ３６の出力を、Ｑ３２のソースとＶ
ｃｃの間で結合することによって変形される。議論を簡
単にするために、双方の電流ミラーは１の利得を持つも
のと仮定する。
【００２３】ＩＱ３４ がＩＯＮより小さいときは、Ｑ
３６のドレイン・ソース電圧は小さく、ＩＱ３２ はＩ
Ｑ３４ に等しくなる。しかし、ＩＱ３４ が増加しＩ
Ｑ３４ がＩＯＮより大きくなると、Ｑ３２の電流は、
電流源ＩＯＮの値に制限される。これによって、ターン
オン，ターンオフ・スルーレートを、入力相互コンダク
タンス段から独立な２つの電流源によって制御すること
が可能になる。
３６のドレイン・ソース電圧は小さく、ＩＱ３２ はＩ
Ｑ３４ に等しくなる。しかし、ＩＱ３４ が増加しＩ
Ｑ３４ がＩＯＮより大きくなると、Ｑ３２の電流は、
電流源ＩＯＮの値に制限される。これによって、ターン
オン，ターンオフ・スルーレートを、入力相互コンダク
タンス段から独立な２つの電流源によって制御すること
が可能になる。
【００２４】ある応用においては、増幅器のスルーレー
トを制限するよりむしろ増加させることの方が望ましい
かもしれない。図７は、この特徴を持つ実施例を示す。 反転電流ミラーＱ４３−Ｑ４２は、第２の電流ミラーＱ
４７−Ｑ４６の出力を、Ｑ４３のソースとＶｃｃの間で
結合することによって変形される。ＩＱ４４ がＩＯＮ
より小さい限り、ＩＱ４２ はＩＱ４４ に等しい。し
かし、ＩＱ４４ がＩＯＮより大きくなると、Ｑ４２の
ゲート・ソース電圧は、Ｑ４３のゲート・ソース電圧よ
りも大きくなり、ＩＱ４２ はＩＱ４４ よりも大幅に
大きくなる。
トを制限するよりむしろ増加させることの方が望ましい
かもしれない。図７は、この特徴を持つ実施例を示す。 反転電流ミラーＱ４３−Ｑ４２は、第２の電流ミラーＱ
４７−Ｑ４６の出力を、Ｑ４３のソースとＶｃｃの間で
結合することによって変形される。ＩＱ４４ がＩＯＮ
より小さい限り、ＩＱ４２ はＩＱ４４ に等しい。し
かし、ＩＱ４４ がＩＯＮより大きくなると、Ｑ４２の
ゲート・ソース電圧は、Ｑ４３のゲート・ソース電圧よ
りも大きくなり、ＩＱ４２ はＩＱ４４ よりも大幅に
大きくなる。
【００２５】スルーレートを制御する前述の方法は、両
方とも、差動電流ドライブに対称スルーレートを与える
ために使用される。
方とも、差動電流ドライブに対称スルーレートを与える
ために使用される。
【００２６】
【発明の効果】電流源は容易に集積化される。電流源は
、レベル・シフト・ドライブ信号を、浮動電力デバイス
に供給する容易な方法を提供する。ＭＯＳ電力デバイス
の入力キャパシタンスと結合した電流源ゲート・ドライ
ブは、非常に高利得な回路を供給する。ＭＯＳ電力デバ
イスの入力キャパシタンスと結合した電流源ゲート・ド
ライブは、主極補償を与える。この主極補償は、ループ
内の付加的補償コンデンサの必要性を無くする。スルー
レートは、大信号状態下で最大ゲート・ドライブ電流を
制限あるいは増大させることによって、小信号伝達関数
とは独立に、制御することができる。
、レベル・シフト・ドライブ信号を、浮動電力デバイス
に供給する容易な方法を提供する。ＭＯＳ電力デバイス
の入力キャパシタンスと結合した電流源ゲート・ドライ
ブは、非常に高利得な回路を供給する。ＭＯＳ電力デバ
イスの入力キャパシタンスと結合した電流源ゲート・ド
ライブは、主極補償を与える。この主極補償は、ループ
内の付加的補償コンデンサの必要性を無くする。スルー
レートは、大信号状態下で最大ゲート・ドライブ電流を
制限あるいは増大させることによって、小信号伝達関数
とは独立に、制御することができる。
【図１】基本的な電力増幅器の概略を示す構成図である
。
。
【図２】差動電流段を用いた本発明のドライバを示す図
である。
である。
【図３】定ターンオフ電流を有するシングル・エンド電
流段を用いた本発明のドライバを示す図である。
流段を用いた本発明のドライバを示す図である。
【図４】図１のＱ１のような電力ＭＯＳトランジスタを
用いた増幅器の小信号回路モデルを示す図である。
用いた増幅器の小信号回路モデルを示す図である。
【図５】図４の回路モデルのための小信号伝達関数を示
す図である。
す図である。
【図６】定ターンオフ電流を有するスルーレート制限回
路の回路図および伝達関数を示す図である。
路の回路図および伝達関数を示す図である。
【図７】定ターンオフ電流を有するスルーレート増大回
路の回路図および伝達関数を示す図である。
路の回路図および伝達関数を示す図である。
Claims (4)
- 【請求項１】ゲートを有する電力ＭＯＳＦＥＴと、前記
ゲートに結合され、前記電力ＭＯＳＦＥＴにゲート電流
ドライブを与える双方向電流源とを有するドライバ回路
。 - 【請求項２】前記電力ＭＯＳＦＥＴが線形出力段にある
請求項１記載のドライバ回路。 - 【請求項３】前記双方向電流源が、ゲート電流の限界を
制御して、それによりスルーレートを制御する手段を有
する、請求項１記載のドライバ回路。 - 【請求項４】前記電力ＭＯＳＦＥＴと前記双方向電流源
が、共通の基板に集積されている、請求項１記載のドラ
イバ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/592,148 US5177374A (en) | 1990-10-03 | 1990-10-03 | Current mode gate drive for power mos transistors |
| US592148 | 1990-10-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04227103A true JPH04227103A (ja) | 1992-08-17 |
| JPH088456B2 JPH088456B2 (ja) | 1996-01-29 |
Family
ID=24369499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3199908A Expired - Lifetime JPH088456B2 (ja) | 1990-10-03 | 1991-07-16 | ドライバ回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5177374A (ja) |
| EP (1) | EP0479700B1 (ja) |
| JP (1) | JPH088456B2 (ja) |
| DE (1) | DE69119346T2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2774881B2 (ja) * | 1991-07-26 | 1998-07-09 | シャープ株式会社 | ガンマ補正回路 |
| US6031408A (en) * | 1991-09-20 | 2000-02-29 | Motorola, Inc. | Square-law clamping circuit |
| US5412336A (en) * | 1993-11-10 | 1995-05-02 | Motorola, Inc. | Self-biasing boot-strapped cascode amplifier |
| US5504444A (en) * | 1994-01-24 | 1996-04-02 | Arithmos, Inc. | Driver circuits with extended voltage range |
| US5420499A (en) * | 1994-03-02 | 1995-05-30 | Deshazo; Thomas R. | Current rise and fall time limited voltage follower |
| US5977569A (en) * | 1996-09-24 | 1999-11-02 | Allen-Bradley Company, Llc | Bidirectional lateral insulated gate bipolar transistor having increased voltage blocking capability |
| US5825218A (en) * | 1996-10-24 | 1998-10-20 | Stmicroelectronics, Inc. | Driver circuit including slew rate control system with improved voltage ramp generator |
| JP3637848B2 (ja) * | 1999-09-30 | 2005-04-13 | 株式会社デンソー | 負荷駆動回路 |
| US6586980B1 (en) | 2000-03-31 | 2003-07-01 | Stmicroelectronics, Inc. | Driver circuit having a slew rate control system with improved linear ramp generator including ground |
| EP1313211A1 (en) * | 2001-11-14 | 2003-05-21 | Dialog Semiconductor GmbH | Operational transconductance amplifier with a non-linear current mirror for improved slew rate |
| US6900672B2 (en) | 2003-03-28 | 2005-05-31 | Stmicroelectronics, Inc. | Driver circuit having a slew rate control system with improved linear ramp generator including ground |
| US6903588B2 (en) * | 2003-04-15 | 2005-06-07 | Broadcom Corporation | Slew rate controlled output buffer |
| US7859317B1 (en) * | 2007-04-17 | 2010-12-28 | Marvell International Ltd. | Low power high slew non-linear amplifier for use in clock generation circuitry for noisy environments |
| TWI470398B (zh) * | 2012-07-25 | 2015-01-21 | Himax Analogic Inc | 驅動電路及其中之電流控制電路 |
| US9531378B1 (en) * | 2015-09-03 | 2016-12-27 | Toyota Motor Engineering & Manufacturing North America, Inc. | Method and apparatus for driving a power device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6251305A (ja) * | 1985-08-30 | 1987-03-06 | Asahi Micro Syst Kk | 演算増幅器 |
| JPS6282704A (ja) * | 1985-10-07 | 1987-04-16 | Nec Corp | 増幅回路 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3395293A (en) * | 1965-12-07 | 1968-07-30 | Leeds & Northrup Co | Two-way ramp generator |
| US3621281A (en) * | 1969-09-12 | 1971-11-16 | Ferroxcube Corp | Linear rise and fall time current generator |
| US3984780A (en) * | 1974-09-11 | 1976-10-05 | Motorola, Inc. | CMOS voltage controlled current source |
| US4047059A (en) * | 1976-05-24 | 1977-09-06 | Rca Corporation | Comparator circuit |
| US4228367A (en) * | 1978-08-07 | 1980-10-14 | Precision Monolithics, Inc. | High speed integrated switching circuit for analog signals |
| US4333058A (en) * | 1980-04-28 | 1982-06-01 | Rca Corporation | Operational amplifier employing complementary field-effect transistors |
| US4449059A (en) * | 1981-07-13 | 1984-05-15 | Tektronix, Inc. | Triangle waveform generator having a loop delay compensation network |
| JPS5990412A (ja) * | 1982-11-15 | 1984-05-24 | Nec Corp | 双方向性定電流駆動回路 |
| US4570128A (en) * | 1984-07-05 | 1986-02-11 | National Semiconductor Corporation | Class AB output circuit with large swing |
| EP0193901B1 (en) * | 1985-03-06 | 1990-01-31 | Fujitsu Limited | Comparator circuit having improved output characteristics |
| JPS61212907A (ja) * | 1985-03-18 | 1986-09-20 | Fujitsu Ltd | 半導体集積回路 |
| US4755697A (en) * | 1985-07-17 | 1988-07-05 | International Rectifier Corporation | Bidirectional output semiconductor field effect transistor |
| US4622482A (en) * | 1985-08-30 | 1986-11-11 | Motorola, Inc. | Slew rate limited driver circuit which minimizes crossover distortion |
| IT1185935B (it) * | 1985-09-18 | 1987-11-18 | Sgs Microelettronica Spa | Stradio di uscita cmos a grande escursione di tensione e con stabilizzazione della corrente di rifoso |
| JPS63187724A (ja) * | 1987-01-29 | 1988-08-03 | Fanuc Ltd | プリドライブ回路 |
| US4853563A (en) * | 1987-04-10 | 1989-08-01 | Siliconix Incorporated | Switch interface circuit for power mosfet gate drive control |
| NL8702778A (nl) * | 1987-11-20 | 1989-06-16 | Philips Nv | Ruststroominstelling voor een versterkerschakeling. |
| IT1216481B (it) * | 1988-02-29 | 1990-03-08 | Sgs Thomson Microelectronics | Potenza. dispositivo circuitale a basso assorbimento per comandare in accensione un transistore di |
| US4874969A (en) * | 1988-06-08 | 1989-10-17 | National Semiconductor Corporation | High speed CMOS comparator with hysteresis |
| US4893091A (en) * | 1988-10-11 | 1990-01-09 | Burr-Brown Corporation | Complementary current mirror for correcting input offset voltage of diamond follower, especially as input stage for wide-band amplifier |
| EP0398170A3 (en) * | 1989-05-17 | 1991-04-17 | National Semiconductor Corporation | Timed current boost for dmost driver with rapid turn-on and low quiescent current |
| US5021684A (en) * | 1989-11-09 | 1991-06-04 | Intel Corporation | Process, supply, temperature compensating CMOS output buffer |
| US5019719A (en) * | 1990-01-12 | 1991-05-28 | International Rectifier Corporation | Transformer coupled gate drive circuit for power MOSFETS |
-
1990
- 1990-10-03 US US07/592,148 patent/US5177374A/en not_active Expired - Fee Related
-
1991
- 1991-07-16 JP JP3199908A patent/JPH088456B2/ja not_active Expired - Lifetime
- 1991-08-29 DE DE69119346T patent/DE69119346T2/de not_active Expired - Fee Related
- 1991-08-29 EP EP91480130A patent/EP0479700B1/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6251305A (ja) * | 1985-08-30 | 1987-03-06 | Asahi Micro Syst Kk | 演算増幅器 |
| JPS6282704A (ja) * | 1985-10-07 | 1987-04-16 | Nec Corp | 増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5177374A (en) | 1993-01-05 |
| EP0479700B1 (en) | 1996-05-08 |
| EP0479700A3 (en) | 1992-10-21 |
| DE69119346T2 (de) | 1996-11-07 |
| DE69119346D1 (de) | 1996-06-13 |
| JPH088456B2 (ja) | 1996-01-29 |
| EP0479700A2 (en) | 1992-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5777515A (en) | Operational amplifier apparatus | |
| JPH04227103A (ja) | ドライバ回路 | |
| US7310016B2 (en) | Chopper-stabilized operational amplifier and method | |
| US8149055B2 (en) | Semiconductor integrated circuit device | |
| US9929697B2 (en) | Source or emitter follower buffer circuit and method with mirrored current | |
| JPH1079626A (ja) | ニューロンｍｏｓトランジスタを有する増幅器 | |
| KR100245902B1 (ko) | 캐스코드 상보형 금속 산화물 반도체 증폭기의 안정화 과도 응답 | |
| US6255909B1 (en) | Ultra low voltage CMOS class AB power amplifier with parasitic capacitance internal compensation | |
| JP2000101356A (ja) | 高周波電力増幅回路 | |
| KR19980070499A (ko) | 차동회로를 포함하는 전자회로 | |
| JPH06216666A (ja) | 差動増幅器 | |
| JPS6119134B2 (ja) | ||
| US6552580B2 (en) | Bias technique for operating point control in multistage circuits | |
| US4375619A (en) | FET Operational amplifier with increased output swing | |
| US7576594B2 (en) | Method and device for reducing influence of early effect | |
| US7042256B2 (en) | Voice coil motor power amplifier | |
| US4431971A (en) | Dynamic operational amplifier | |
| US20060132233A1 (en) | Integrated circuit devices having a control circuit for biasing an amplifier output stage and methods of operating the same | |
| JP3370169B2 (ja) | 出力回路 | |
| JP2914005B2 (ja) | 差動増幅回路 | |
| JPH01125108A (ja) | Ｆｅｔ負荷増幅回路 | |
| KR100327440B1 (ko) | 제로-크로싱 감지회로 | |
| US7239195B1 (en) | Active power supply rejection using negative current generation loop feedback | |
| US20020153953A1 (en) | Operational amplifier including a right-half plane zero reduction circuit and related method | |
| JP3052039B2 (ja) | 入力アンプ回路 |