JPH0787259B2 - Function trimming method for hybrid integrated circuit - Google Patents

Function trimming method for hybrid integrated circuit

Info

Publication number
JPH0787259B2
JPH0787259B2 JP63033461A JP3346188A JPH0787259B2 JP H0787259 B2 JPH0787259 B2 JP H0787259B2 JP 63033461 A JP63033461 A JP 63033461A JP 3346188 A JP3346188 A JP 3346188A JP H0787259 B2 JPH0787259 B2 JP H0787259B2
Authority
JP
Japan
Prior art keywords
trimming
chip resistor
conductor pattern
wiring board
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63033461A
Other languages
Japanese (ja)
Other versions
JPH01138789A (en
Inventor
忠義 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP63033461A priority Critical patent/JPH0787259B2/en
Publication of JPH01138789A publication Critical patent/JPH01138789A/en
Publication of JPH0787259B2 publication Critical patent/JPH0787259B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は配線基板上に抵抗素子を含む各種回路部品を
実装して成る混成集積回路を対象に、その回路特性の調
整を行う抵抗の機能トリミング方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial application] The present invention is directed to a hybrid integrated circuit formed by mounting various circuit components including a resistance element on a wiring board, and the function of a resistor for adjusting the circuit characteristics thereof. Regarding trimming method.

〔従来の技術〕[Conventional technology]

この種の混成集積回路では、個々の素子の特性バラツキ
が原因で所望の電気的特性の得られないことがある。こ
の場合には混成集積回路を組立てた状態でその回路の電
気的特性を測定しながら抵抗素子の抵抗値を調整して回
路特性が所望値となるようにする機能トリミング方法が
一般に実施されている。
In this type of hybrid integrated circuit, desired electrical characteristics may not be obtained due to variations in characteristics of individual elements. In this case, a function trimming method is generally carried out in which the hybrid integrated circuit is assembled and the electrical characteristics of the circuit are measured while adjusting the resistance value of the resistance element so that the circuit characteristic becomes a desired value. .

かかる機能トリミングは、配線基板上に各種電子部品を
実装して混成集積回路を組立てた状態でサンドトリマ,
レーザトリマ等のトリミング装置により、抵抗素子を直
接トリミングする方法で実施されている。
Such functional trimming is performed by a sand trimmer in a state where various electronic components are mounted on a wiring board and a hybrid integrated circuit is assembled.
This is carried out by a method of directly trimming the resistance element by a trimming device such as a laser trimmer.

次に配線基板として絶縁金属基板を用い,かつ抵抗素子
としてチップ抵抗体を基板上に実装して成る混成集積回
路を例に、従来実施されている機能トリミング方法を第
8図ないし第10図により説明する。まず第8図は第9図
にその構造を示す通常のチップ抵抗体を用いた場合の例
であり、図において1は金属ベース2に樹脂絶縁層3を
被着した絶縁金属基板としての配線基板、4は配線基板
1の絶縁層3の面上に形成した銅箔等の導体パターン、
5が基板上の所定位置に搭載して導体パターン4にはん
だ接合したチップ抵抗体である。なおチップ抵抗体5は
周知のようにセラミック材等の本体ベース51の上面に厚
膜抵抗52を被着してその両端に電極53を取付けて成るも
のであり、厚膜抵抗52を上に向けて基板1の上に搭載
し、この状態で導体パターン4と電極53との間がリフロ
ーはんだ付けされている。なおはんだ層を符号6で示
す。
Next, referring to FIG. 8 to FIG. 10, the conventional function trimming method will be described with reference to a hybrid integrated circuit in which an insulating metal substrate is used as a wiring substrate and a chip resistor is mounted as a resistance element on the substrate. explain. First, FIG. 8 shows an example of the case where a normal chip resistor whose structure is shown in FIG. 9 is used. In FIG. 1, 1 is a wiring substrate as an insulating metal substrate in which a resin insulating layer 3 is adhered to a metal base 2. 4 is a conductor pattern such as a copper foil formed on the surface of the insulating layer 3 of the wiring board 1,
Reference numeral 5 is a chip resistor mounted at a predetermined position on the substrate and solder-bonded to the conductor pattern 4. As is well known, the chip resistor 5 is formed by attaching a thick film resistor 52 on the upper surface of a main body base 51 such as a ceramic material and attaching electrodes 53 at both ends thereof. Mounted on the substrate 1, and the conductor pattern 4 and the electrode 53 are reflow-soldered in this state. The solder layer is indicated by reference numeral 6.

かかるチップ抵抗体5に対する機能トリミングは次のよ
うにして行われる。すなわち図示のようにチップ抵抗体
5の側縁にトリミング開始地点を定めてこの地点にサン
ドトリマ等のトリミング装置7のノズル位置を初期設定
し、ここから硬質微粒子の研摩材を矢印Pのように高速
噴射しながらノズルを矢印Q方向に移動走査して厚膜抵
抗52をその側縁から内方へ向けて抵抗断面を縮小するよ
うに切削し、その膜面に第9図の破線で示した切込部T
を形成する。なおこの場合のトリミング量は回路の電気
的特性をモニタリングしながら行い、混成集積回路の回
路特性が所望値となるように抵抗値を調整する。
Functional trimming for the chip resistor 5 is performed as follows. That is, as shown in the drawing, a trimming start point is set on the side edge of the chip resistor 5, and the nozzle position of the trimming device 7 such as a sand trimmer is initialized at this point, and the abrasive material of hard fine particles is moved from there to high speed as indicated by arrow P. While jetting, the nozzle is moved and scanned in the direction of arrow Q to cut the thick film resistor 52 from its side edge inward so as to reduce the resistance cross section, and the film surface is cut by the broken line shown in FIG. Including part T
To form. The trimming amount in this case is performed while monitoring the electrical characteristics of the circuit, and the resistance value is adjusted so that the circuit characteristics of the hybrid integrated circuit have desired values.

一方、第10図はチップ抵抗体として第11図に示したトリ
ミング専用のチップ抵抗体を用いた例であり、該トリミ
ング専用のチップ抵抗体50は第9図に示した通常のチッ
プ抵抗体5と比べて本体ベース51の寸法を厚膜抵抗52の
幅より幅広として厚膜抵抗の側域にトリミング用スペー
ス54を形成したものであり、機能トリミングに際しては
チップ抵抗体50のトリミング用スペース54上にトリミン
グ開始地点を設定し、ここからトリミング装置7を矢印
Q方向に移動走査して厚膜抵抗52のトリミングを行う。
On the other hand, FIG. 10 shows an example in which the chip resistor dedicated to trimming shown in FIG. 11 is used as the chip resistor, and the chip resistor 50 dedicated to trimming is the normal chip resistor 5 shown in FIG. The trimming space 54 is formed in the thick film resistor side area by making the dimension of the main body base 51 wider than that of the thick film resistor 52 in comparison with the above. The trimming start point is set at, and the thick film resistor 52 is trimmed by moving and scanning the trimming device 7 in the direction of arrow Q from here.

〔発明が解決しようとする課題〕[Problems to be Solved by the Invention]

ところで上記した従来の機能トリミング方法では次記の
ような難点がある。すなわち第8図のように通常のチッ
プ抵抗体5を採用した場合に、配線基板1がセラミック
基板のように堅牢な材質のベース板上に導体パターン4
を直接形成した片面セラミック基板では問題となること
がないが、図示の絶縁金属基板1のように材質的に強度
の弱い絶縁層3を有する配線基板上に実装されたチップ
抵抗体5に対して機能トリミングを施すと、トリミング
開始地点となるチップ抵抗体5の側方部では基板側の絶
縁層3がトリミング作用を受けて一緒に切削され、該部
分に符号Xで示すように開溝が生じ、結果として配線基
板1の絶縁耐力が損なわれるようになる。このような問
題は図示例の絶縁金属基板のみならず、プラスチック基
板のような銅張積層基板,あるいはセラミック基板上に
樹脂絶縁層を介して複数層の導体パターンを形成した多
層形セラミック配線基板に付いても同様であって基板自
身の強度に欠損を与える他、特に両面配線基板,多層配
線基板では導体パターン相互間に所要の絶縁耐力が確保
できず致命的なダメージとなる。
However, the above-described conventional function trimming method has the following drawbacks. That is, when the ordinary chip resistor 5 is adopted as shown in FIG. 8, the wiring board 1 has the conductor pattern 4 on the base plate made of a robust material such as a ceramic board.
Although there is no problem with a single-sided ceramic substrate on which is directly formed, a chip resistor 5 mounted on a wiring substrate having an insulating layer 3 having a weak material strength, such as the insulating metal substrate 1 shown in the figure, is used. When the functional trimming is performed, the insulating layer 3 on the substrate side is subjected to the trimming action and cut together at the side portion of the chip resistor 5 serving as the trimming start point, and an opening groove is formed in the portion as indicated by a symbol X. As a result, the dielectric strength of the wiring board 1 is impaired. Such a problem is caused not only in the insulating metal substrate shown in the figure but also in a copper clad laminated substrate such as a plastic substrate or a multilayer ceramic wiring substrate in which a plurality of conductor patterns are formed on a ceramic substrate through resin insulating layers. Even if it is attached, the strength of the substrate itself is damaged, and especially in a double-sided wiring board or a multilayer wiring board, the required dielectric strength cannot be ensured between the conductor patterns, resulting in fatal damage.

これに対して第11図に示したトリミング専用のチップ抵
抗体50を採用して第10図で述べたようにトリミングを行
う場合には、配線基板側の絶縁層が直接トリミング作用
を受けることがないので配線基板を安全に保護できる。
しかしながらトリミング専用のチップ抵抗体(第11図)
は通常のチップ抵抗体(第9図)に比べて価格が高く,
かつ寸法も大であるのでその分だけ回路の集積密度が制
約を受ける難点がある。
On the other hand, when the chip resistor 50 dedicated to trimming shown in FIG. 11 is adopted and trimming is performed as described in FIG. 10, the insulating layer on the wiring board side may be directly subjected to the trimming action. Because there is no wiring board, it can be protected safely.
However, chip resistors for trimming (Fig. 11)
Is more expensive than a normal chip resistor (Fig. 9),
Moreover, since the size is large, there is a problem that the circuit integration density is restricted accordingly.

この発明は上記の点にかんがみ成されたものであり、そ
の目的は各種の配線基板に対しチップ抵抗体として安価
な一般品を採用しつつ,しかも配線基板に何等の損傷ダ
メージを与えることなしに安全に機能トリミングが遂行
できるようにした混成集積回路の機能トリミング方法を
提供することにある。
The present invention has been made in view of the above points, and an object thereof is to adopt an inexpensive general product as a chip resistor for various wiring boards without causing any damage to the wiring boards. Another object of the present invention is to provide a function trimming method for a hybrid integrated circuit, which enables the function trimming to be performed safely.

〔課題を解決するための手段〕[Means for Solving the Problems]

上記課題を解決するために、この発明の方法において
は、配線基板上に形成した導体パターンについてチップ
抵抗体の実装箇所に対応する導体パターンの寸法をあら
かじめチップ抵抗体の寸法よりも幅広に形成しておき、
この幅広の導体パターン上にチップ抵抗体を片寄りに搭
載し、このチップ抵抗体の搭載面域に対する残余面域に
さらに遮へい体を設け、この状態で遮へい体上にトリミ
ング装置のトリミング開始地点を設定してチップ抵抗体
のトリミングを行うようにしたものである。
In order to solve the above problems, in the method of the present invention, the conductor pattern formed on the wiring board is formed in advance so that the dimension of the conductor pattern corresponding to the mounting location of the chip resistor is wider than the dimension of the chip resistor. Aside
A chip resistor is mounted on this wide conductor pattern in an offset manner, and a shield is further provided in the remaining area relative to the mounting area of this chip resistor.In this state, the trimming start point of the trimming device is set on the shield. It is set so that the chip resistor is trimmed.

〔作用〕[Action]

上記において、配線基板上で導体パターンをエッチング
により形成する過程であらかじめチップ抵抗体実装部域
の導体パターンの寸法をチップ抵抗体の寸法よりも幅広
に形成して置き、ここで一般品のチップ抵抗体を導体パ
ターン上へ片寄りに搭載して両者間をはんだ付け接合す
る。一方、チップ抵抗体に対して機能トリミングを行う
に当たっては、チップ抵抗体の側方位置の導体パターン
上の遮へい体上にトリミング装置のトリミング開始地点
を設定し、ここからトリミング装置を移動走査してチッ
プ抵抗体をトリミングする。これによりトリミング開始
地点では遮へい体と導体パターン自身が配線基板の絶縁
層に対する遮へい体としての役目を果たし、配線基板の
絶縁層に直接トリミング作用が加わるのを阻止して配線
基板を安全に保護することができる。
In the above, in the process of forming the conductor pattern on the wiring board by etching, the dimensions of the conductor pattern in the chip resistor mounting area are formed wider than the dimensions of the chip resistor in advance. The body is mounted on the conductor pattern on one side and soldered between the two. On the other hand, when performing functional trimming on the chip resistor, set the trimming start point of the trimming device on the shield on the conductor pattern at the lateral position of the chip resistor, and move and scan the trimming device from here. Trim the chip resistor. As a result, at the trimming start point, the shield and the conductor pattern itself serve as a shield for the insulating layer of the wiring board, and prevent the trimming action from being directly applied to the insulating layer of the wiring board to protect the wiring board safely. be able to.

なお、前記遮へい体として、チップ抵抗体の実装部域に
おける導体パターンの全幅に亙って例えば予備はんだ工
程ではんだを盛り上げて置くか、あるいは導体パターン
上でのチップ抵抗体実装面域を除く残余面域をあらかじ
めはんだレジスト層,ないしはアルミ等の金属層で覆っ
て置くことにより、トリミング作用に対する遮へい体と
しての保護機能をより一層強化することができる。
It should be noted that, as the shield, for example, the solder is piled up in the preliminary soldering process over the entire width of the conductor pattern in the mounting area of the chip resistor, or the remaining portion excluding the chip resistor mounting surface area on the conductor pattern. By preliminarily covering the surface area with the solder resist layer or a metal layer such as aluminum, the protection function as a shield against the trimming effect can be further enhanced.

〔実施例〕〔Example〕

第1図ないし第4図はそれぞれ種類の異なる配線基板に
適用した参考例の機能トリミング工程図、第5図ないし
第7図は第1図の参考例を発展させた実施例を示すもの
であり、第8図,第9図に対応する同一部材には同じ符
号が付してある。
1 to 4 are functional trimming process diagrams of reference examples applied to different kinds of wiring boards, and FIGS. 5 to 7 show an embodiment in which the reference example of FIG. 1 is developed. The same members corresponding to FIGS. 8 and 9 are designated by the same reference numerals.

まず第1図は絶縁金属基板1を対象に、第9図に示した
一般品のチップ抵抗体5を実装した場合における機能ト
リミングの参考例を示すものであって基本的には第8図
で述べたトリミング法と同様であるが、この例ではあら
かじめ配線基板1の絶縁層3上に形成された導体パター
ン4が、特にチップ抵抗体5の実装部域ではチップ抵抗
体5の寸法幅Aよりも幅広な寸法Bにエッチング形成さ
れており、ここでチップ抵抗体5はトリミングを施す側
縁を内側に向けて導体パターン4の上に片寄り搭載して
はんだ付け接合されている。この状態でチップ抵抗体5
に対して機能トリミングを施す場合には、図示のように
トリミング装置7のトリミング開始地点をチップ抵抗体
5の側方位置で導体パターン4の面域内に設定し、ここ
からトリミングを開始しつつトリミング装置7を矢印Q
のように移動走査してチップ抵抗体5をトリミングす
る。
First, FIG. 1 shows a reference example of function trimming when the general-purpose chip resistor 5 shown in FIG. 9 is mounted on the insulating metal substrate 1, and basically, FIG. This is similar to the trimming method described above, but in this example, the conductor pattern 4 previously formed on the insulating layer 3 of the wiring board 1 is smaller than the dimension width A of the chip resistor 5 especially in the mounting area of the chip resistor 5. Is also formed by etching with a wide dimension B, in which the chip resistor 5 is mounted on the conductor pattern 4 with the side edge to be trimmed facing inward, and soldered. In this state, the chip resistor 5
In the case of performing functional trimming with respect to, the trimming start point of the trimming device 7 is set within the surface area of the conductor pattern 4 at the lateral position of the chip resistor 5 as shown in the figure, and trimming is started from here. Set device 7 to arrow Q
The chip resistor 5 is trimmed by moving and scanning as described above.

かかる機能トリミング方法により、トリミング開始地点
ではノズルより矢印P方向に噴射する研摩材がチップ抵
抗体5の側縁よりも多少はみ出して噴射されることにな
るが、この噴射は幅広な導体パターン4の残余面域で受
け止められ、その背後の絶縁層3にトリミング作用を及
ぼすことがない。つまり幅広な導体パターン自身が配線
基板の絶縁層3に対する遮へい体としての役目を果た
し、絶縁層3がトリミング作用により破壊されるのを確
実に防止することができる。
With such a function trimming method, at the trimming start point, the abrasive material ejected from the nozzle in the direction of arrow P is ejected slightly beyond the side edge of the chip resistor 5, but this ejection is performed on the wide conductor pattern 4. It is received in the residual surface area and does not exert a trimming action on the insulating layer 3 behind it. That is, the wide conductor pattern itself serves as a shield for the insulating layer 3 of the wiring board, and it is possible to reliably prevent the insulating layer 3 from being destroyed by the trimming action.

第2図は配線基板1として樹脂等の絶縁ベース板8の両
面に第1,第2の導体パターン4を形成したいわゆる両面
銅張積層形の配線基板に対する参考例を、また第3図は
セラミック材ベース板9の上面に樹脂絶縁層3を介して
第1,第2の導体パターン4を印刷形成した多層形のセラ
ミック配線基板に対する参考例を、さらに第4図は樹脂
絶縁層3と導体パターン4を交互に積層した多層の銅張
積層形配線基板に対する参考例を示すものであり、各参
考例とも第1図と同様にチップ抵抗体5に対応する導体
パターン4をあらかじめチップ抵抗体の寸法よりも幅広
に設定し、この状態で導体パターン4上にトリミング開
始地点を設定してチップ抵抗体5に対しトリミングを行
うようにしている。これによりトリミング作用による絶
縁層3の破壊を阻止し、配線基板自身の強度低下,およ
び導体パターン相互間の絶縁耐力低下を防止することが
できる。
2 is a reference example for a so-called double-sided copper-clad laminated wiring board in which first and second conductor patterns 4 are formed on both surfaces of an insulating base plate 8 made of resin or the like as the wiring board 1, and FIG. 3 is a ceramic. A reference example for a multilayer ceramic wiring board in which first and second conductor patterns 4 are formed by printing on the upper surface of a material base plate 9 with a resin insulation layer 3 interposed therebetween, and FIG. 4 shows the resin insulation layer 3 and the conductor pattern. 4 shows a reference example for a multi-layered copper-clad laminate type wiring board in which 4 are alternately laminated. In each reference example, the conductor pattern 4 corresponding to the chip resistor 5 is preliminarily provided with the dimensions of the chip resistor as in FIG. The trimming start point is set on the conductor pattern 4 in this state so that the chip resistor 5 is trimmed. As a result, it is possible to prevent the insulation layer 3 from being broken by the trimming action, and to prevent the strength of the wiring board itself and the dielectric strength between the conductor patterns from decreasing.

次に第1図の参考例を対象に、この実施例をさらに発展
させた実施例を第5図ないし第7図に示す。第1図の参
考例の場合、導体パターン4が薄いので、サンドトリマ
を使用すると条件設定によっては導体パターンを突き破
り絶縁層や配線基板に損傷を与えることが考えられる。
しかし、第5図ないし第7図の実施例はこの問題をも考
慮したものである。まず第5図の実施例では導体パター
ン4に対する予備はんだ工程で導体パターンの全幅領域
に亙ってはんだ層6が盛り付けられている。また第6図
の実施例では導体パターン4におけるチップ抵抗体5の
実装面域を除く残余の面域がはんだレジスト層10で覆わ
れている。さらに第7図の実施例は第6図の実施例にお
けるはんだレジスト層10の替わりにアルミ等の金属層11
で覆ったものであり、これら実施例によれば第1図の参
考例と比べて導体パターン4の上面を覆ったはんだ層6,
はんだレジスト層10,金属層11がトリミングに対する遮
へい体としての機能を高めることになり、これにより配
線基板側の絶縁層3に対する保護機能をより一層強化す
ることができる。
Next, FIG. 5 to FIG. 7 show an embodiment in which this embodiment is further developed for the reference example of FIG. In the case of the reference example of FIG. 1, since the conductor pattern 4 is thin, it is conceivable that the sand trimmer may break through the conductor pattern and damage the insulating layer and the wiring board depending on the condition setting.
However, the embodiments shown in FIGS. 5 to 7 also take this problem into consideration. First, in the embodiment of FIG. 5, the solder layer 6 is applied over the entire width area of the conductor pattern in the preliminary soldering process for the conductor pattern 4. In the embodiment of FIG. 6, the remaining surface area of the conductor pattern 4 excluding the mounting surface area of the chip resistor 5 is covered with the solder resist layer 10. Further, in the embodiment shown in FIG. 7, a metal layer 11 made of aluminum or the like is used instead of the solder resist layer 10 in the embodiment shown in FIG.
According to these embodiments, the solder layer 6, which covers the upper surface of the conductor pattern 4 in comparison with the reference example of FIG.
The solder resist layer 10 and the metal layer 11 enhance the function as a shield for trimming, and thus the protection function for the insulating layer 3 on the wiring board side can be further enhanced.

なお図示実施例ではトリミング装置としてサンドトリマ
を使用した例を示したが、レーザビームを照射してトリ
ミングするレーザトリマの場合でも同様な効果を奏する
ことは勿論である。
In the illustrated embodiment, an example in which a sand trimmer is used as the trimming device has been shown, but it is needless to say that the same effect can be obtained even in the case of a laser trimmer that irradiates a laser beam to perform trimming.

〔発明の効果〕〔The invention's effect〕

以上述べたようにこの発明によれば、配線基板上に形成
した導体パターンについてチップ抵抗体の実装箇所に対
応する導体パターンの寸法をあらかじめチップ抵抗体の
寸法よりも幅広に形成しておき、この状態で導体パター
ン上の遮へい体上にトリミング装置のトリミング開始地
点を設定してチップ抵抗体のトリミングを行うことによ
り、特にトリミング専用のチップ抵抗体を用いずに安価
に入手できる一般のチップ抵抗体を採用しつつ、しかも
配線基板に実装した状態で機能トリミングを行う際には
遮へい体と導体パターン自身がその背後に位置する配線
基板の絶縁層に対し遮へい体の役目を果たす。これによ
り配線基板の絶縁層をトリミング作用から保護し、配線
基板の強度,絶縁耐力を損なうことなしに機能トリミン
グを安全に遂行することができる。
As described above, according to the present invention, with respect to the conductor pattern formed on the wiring board, the dimension of the conductor pattern corresponding to the mounting location of the chip resistor is formed in advance to be wider than the dimension of the chip resistor. By setting the trimming start point of the trimming device on the shield on the conductor pattern and trimming the chip resistor in this state, a general chip resistor that can be obtained at low cost without using a chip resistor specifically for trimming When the function trimming is performed while adopting the above, the shield and the conductor pattern itself serve as a shield with respect to the insulating layer of the wiring substrate located behind the conductor and the conductor pattern itself. As a result, the insulating layer of the wiring board is protected from the trimming action, and the functional trimming can be safely performed without impairing the strength and the dielectric strength of the wiring board.

【図面の簡単な説明】[Brief description of drawings]

第1図ないし第4図はそれぞれ異なる種類の配線基板を
対象とした参考例の方法による機能トリミング工程図、
第5図ないし第7図は第1図の参考例をさらに発展させ
た実施例の機能トリミング工程図、第8図は第9図に示
した一般用チップ抵抗体に対する従来の機能トリミング
方法の工程図、第9図は一般用チップ抵抗体の平面図、
第10図は第11図に示したトリミング専用のチップ抵抗体
に対する従来の機能トリミング方法の工程図、第11図は
トリミング専用のチップ抵抗体の平面図である。各図に
おいて、 1:配線基板、3:絶縁層、4:導体パターン、5:チップ抵抗
体、7:トリミング装置、A:チップ抵抗体の幅寸法、B:導
体パターンの幅寸法、Q:トリミング走査方向。
1 to 4 are functional trimming process diagrams by the method of the reference example for different types of wiring boards,
5 to 7 are functional trimming process diagrams of an embodiment in which the reference example of FIG. 1 is further developed, and FIG. 8 is a process of a conventional function trimming method for the general-purpose chip resistor shown in FIG. Fig. 9 is a plan view of a general-purpose chip resistor,
FIG. 10 is a process diagram of a conventional functional trimming method for the chip resistor dedicated to trimming shown in FIG. 11, and FIG. 11 is a plan view of the chip resistor dedicated to trimming. In each figure, 1: wiring board, 3: insulating layer, 4: conductor pattern, 5: chip resistor, 7: trimming device, A: width of chip resistor, B: width of conductor pattern, Q: trimming Scanning direction.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】配線基板上にチップ抵抗体を含む回路を構
成した混成集積回路に対する機能トリミング方法であっ
て、配線基板上に形成した導体パターンについてチップ
抵抗体の実装箇所に対応する導体パターンの寸法をあら
かじめチップ抵抗体の寸法よりも幅広に形成しておき、
この幅広の導体パターン上に前記チップ抵抗体を片寄り
に搭載し、このチップ抵抗体の搭載面域に対する残余面
域にさらに遮へい体を設け、この状態で遮へい体上にト
リミング装置のトリミング開始地点を設定してチップ抵
抗体のトリミングを行うことを特徴とする混成集積回路
の機能トリミング方法。
1. A function trimming method for a hybrid integrated circuit in which a circuit including a chip resistor is formed on a wiring board, wherein a conductor pattern formed on the wiring board corresponds to a mounting position of the chip resistor. The dimensions are made wider than the dimensions of the chip resistor in advance,
The chip resistor is mounted on this wide conductor pattern in an offset manner, a shield is further provided in the remaining surface area with respect to the mounting surface area of this chip resistor, and in this state, the trimming start point of the trimming device is set. A trimming method for a hybrid integrated circuit is characterized in that the trimming of a chip resistor is performed by setting the above.
JP63033461A 1987-08-05 1988-02-16 Function trimming method for hybrid integrated circuit Expired - Lifetime JPH0787259B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63033461A JPH0787259B2 (en) 1987-08-05 1988-02-16 Function trimming method for hybrid integrated circuit

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP19599687 1987-08-05
JP62-195996 1987-08-05
JP63033461A JPH0787259B2 (en) 1987-08-05 1988-02-16 Function trimming method for hybrid integrated circuit

Publications (2)

Publication Number Publication Date
JPH01138789A JPH01138789A (en) 1989-05-31
JPH0787259B2 true JPH0787259B2 (en) 1995-09-20

Family

ID=26372160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63033461A Expired - Lifetime JPH0787259B2 (en) 1987-08-05 1988-02-16 Function trimming method for hybrid integrated circuit

Country Status (1)

Country Link
JP (1) JPH0787259B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03150804A (en) * 1989-11-07 1991-06-27 Matsushita Electric Ind Co Ltd Test device for electronic circuit
JPH0824218B2 (en) * 1990-03-05 1996-03-06 株式会社ユニシアジェックス Wiring board

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6112201U (en) * 1984-06-26 1986-01-24 ソニー株式会社 wiring circuit board

Also Published As

Publication number Publication date
JPH01138789A (en) 1989-05-31

Similar Documents

Publication Publication Date Title
EP1843649A3 (en) Multilayered printed circuit board and manufacturing method therefor
JPH0787259B2 (en) Function trimming method for hybrid integrated circuit
JP3425711B2 (en) Manufacturing method of laminated electronic components
JP3599487B2 (en) Flexible printed circuit board
JPH07170029A (en) Flexible printed wiring board and its manufacture
JPH01194302A (en) Function trimming of hybrid integrated circuit
JPH0748411B2 (en) Function trimming method for hybrid integrated circuit
KR102553123B1 (en) Flexible printed circuit board prevented demage of mounted chip
JPS6320081Y2 (en)
JP7270386B2 (en) Chip-shaped metal resistor and its manufacturing method
US7105911B2 (en) Multilayer electronic substrate, and the method of manufacturing multilayer electronic substrate
JPH07193342A (en) Electronic component mounting circuit board
JPH0419823Y2 (en)
JPH0832241A (en) Resistance element formed on multilayer ceramic board and its formation
JPH07162123A (en) Circuit module
JP2507572Y2 (en) Thick film ceramic substrate
JPH021778Y2 (en)
JPH0140204Y2 (en)
JPH03254197A (en) Wiring board
JP2528436B2 (en) Manufacturing method of circuit board device
JPH0691336B2 (en) Electromagnetic shielding method for circuit boards
JPH0631737Y2 (en) Printed board
JPH0691338B2 (en) Shield type flexible circuit board and manufacturing method thereof
JP2604132B2 (en) Printed circuit board manufacturing method
JP2001251033A (en) Printed wiring board