JPH01138789A - Functional trimming of hybrid integrated circuit - Google Patents

Functional trimming of hybrid integrated circuit

Info

Publication number
JPH01138789A
JPH01138789A JP63033461A JP3346188A JPH01138789A JP H01138789 A JPH01138789 A JP H01138789A JP 63033461 A JP63033461 A JP 63033461A JP 3346188 A JP3346188 A JP 3346188A JP H01138789 A JPH01138789 A JP H01138789A
Authority
JP
Japan
Prior art keywords
trimming
chip resistor
conductor pattern
insulating layer
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63033461A
Other languages
Japanese (ja)
Other versions
JPH0787259B2 (en
Inventor
Tadayoshi Murakami
忠義 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP63033461A priority Critical patent/JPH0787259B2/en
Publication of JPH01138789A publication Critical patent/JPH01138789A/en
Publication of JPH0787259B2 publication Critical patent/JPH0787259B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PURPOSE:To prevent a trimming operation from acting directly on an insulating layer of a wiring substrate so as to enable protection of the wiring substrate by a method wherein a trimming starting point of a trimming device is preset on a conductor pattern which is previously formed larger than a chip resistor in size. CONSTITUTION:A conductor pattern 4, which is previously formed on an insulating layer 3 of a wiring substrate 1, is etched so as to be B in width specially at a chip resistor 5 packaging region larger than the width A of a chip resistor 5 and the chip resistor 5 is mounted aside on the conductor pattern 4 and joined by solder. In this state, a trimming starting point of a trimming device 7 is preset at the side of the chip resistor 5 on the face of the conductor pattern 4, and the trimming device 7 starts trimming at this point and moves scanning in a direction shown by an arrow Q so as to trim the chip resistor 5. By these processes, a side jet of a abrasive material spouted in a direction shown by an arrow P from a nozzle is caught by the rest face of the wide conductor pattern 4, so that a trimming operation is prevented from influencing the insulating layer 3 behind the conductor pattern 4.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は配&1基板上に抵抗素子を含む各種回路部品
を実装して成る混成集積回路を対象に、その回路特性の
調整を行う抵抗の機能トリミング方法に関する。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention is directed to a hybrid integrated circuit in which various circuit components including resistive elements are mounted on a wiring board and a resistor for adjusting the circuit characteristics of the hybrid integrated circuit. Regarding feature trimming method.

〔従来の技術〕[Conventional technology]

この種の混成集積回路では、個々の素子の特性バラツキ
が原因で所望の電気的特性の得られないことがある。こ
の場合には混成集積回路を組立てた状態でその回路の電
気的特性を測定しながら抵抗素子の抵抗値を調整して回
路特性が所望値となるようにする機能トリミング方法が
一触に実施されている。
In this type of hybrid integrated circuit, desired electrical characteristics may not be obtained due to variations in characteristics of individual elements. In this case, a function trimming method is implemented in which the electrical characteristics of the hybrid integrated circuit are measured while the circuit is assembled and the resistance value of the resistor element is adjusted so that the circuit characteristics have the desired value. ing.

かかる機能トリミングは、配線基板上に各f1重量子品
を実装して混成集積回路を組立てた状態でサンドトリマ
、レーザトリマ等のトリミング装置により、抵抗素子を
直接トリミングする方法で実施されている。
Such functional trimming is carried out by directly trimming the resistor elements using a trimming device such as a sand trimmer or a laser trimmer after each f1 quantum component is mounted on a wiring board to assemble a hybrid integrated circuit.

次に配線基板として絶縁金属基板を用い、かつ抵抗素子
としてチップ抵抗体を基板上に実装して成る混成集積回
路を例に、従来実施されている機能トリミング方法を第
8図ないし第10図により説明する。まず第8図は第9
図にその構造を示す通常のチップ抵抗体を用いた場合の
例であり、図においてlは金属ベース2に樹脂絶縁層3
を被着した絶縁金属基板としての配線基板、4は配線基
板lの絶縁N3の面上に形成した銅箔等の導体バタ−ン
、5が基板上の所定位置に搭載して導体パターン4には
んだ接合したチップ抵抗体である。なおチップ抵抗体5
は周知のようにセラミック材等の本体ベース51の上面
に厚膜抵抗52を被着してその両端に電極53を取付け
て成るものであり、厚膜抵抗52を上に向けて基板1の
上に搭載し、この状態で導体パターン4とti53との
間がリフローはんだ付けされている。なおはんだ層を符
号6で示す。
Next, using an example of a hybrid integrated circuit in which an insulated metal substrate is used as a wiring board and a chip resistor is mounted on the board as a resistance element, a conventional function trimming method is shown in FIGS. 8 to 10. explain. First of all, Figure 8 is Figure 9.
This is an example in which a normal chip resistor is used, the structure of which is shown in the figure.
4 is a conductor pattern such as copper foil formed on the insulating N3 surface of the wiring board L; 5 is a conductor pattern 4 mounted at a predetermined position on the board; This is a chip resistor that is soldered together. Note that the chip resistor 5
As is well known, a thick film resistor 52 is attached to the upper surface of a main body base 51 made of ceramic material or the like, and electrodes 53 are attached to both ends of the thick film resistor 52. In this state, the conductive pattern 4 and the ti53 are reflow soldered. Note that the solder layer is indicated by 6.

かかるチップ抵抗体5に対する機能トリミングは次のよ
うにして行われる。すなわち図示のようにチップ抵抗体
5の側縁にトリミング開始地点を定めてこの地点にサン
ドトリマ等のトリミング装置7のノズル位置を初期設定
し、ここからvll機微粒子研摩材を矢印Pのように高
速噴射しながらノズルを矢印Q方向に移動走査して厚膜
抵抗52をその側縁から内方へ向けて抵抗断面を縮小す
るように切削し、その膜面に第9図の破線で示した切込
部Tを形成する。なおこの場合のトリミング盪は回路の
電気的特性をモニタリングしながら行い、混成集積回路
の回路特性が所望値となるように抵抗値をtlI整する
Functional trimming of the chip resistor 5 is performed as follows. That is, as shown in the figure, a trimming start point is set on the side edge of the chip resistor 5, the nozzle position of the trimming device 7 such as a sand trimmer is initially set at this point, and the VLL fine particle abrasive is applied at high speed from here as shown by the arrow P. While spraying, the nozzle is moved and scanned in the direction of the arrow Q to cut the thick film resistor 52 inward from its side edges so as to reduce the cross section of the resistor. A recessed portion T is formed. Note that the trimming in this case is performed while monitoring the electrical characteristics of the circuit, and the resistance value is adjusted to tlI so that the circuit characteristics of the hybrid integrated circuit become a desired value.

一方、第10図はチップ抵抗体として第11図に示した
トリミング専用のチップ抵抗体を用いた例であり、該ト
リミング専用のチップ抵抗体50は第9図に示した通常
のチップ抵抗体5と比べて本体ベース51の寸法を厚膜
抵抗52の幅よりも幅広として厚膜抵抗の側域にトリミ
ング用スペース54を形成したものであり、機能トリミ
ングに際してはチップ抵抗体50のトリミング用スペー
ス54上にトリミング開始地点を設定し、ここからトリ
ミング&dt7を矢印Q方向に移動走査して厚膜抵抗5
2のトリミングを行う。
On the other hand, FIG. 10 shows an example in which the chip resistor 50 dedicated to trimming shown in FIG. Compared to the main body base 51, the dimensions of the main body base 51 are wider than the width of the thick film resistor 52, and a trimming space 54 is formed in the side area of the thick film resistor. Set the trimming start point above, and from here move and scan trim & dt7 in the direction of arrow Q to remove the thick film resistor 5.
Perform step 2 trimming.

[発明が解決しようとする課題〕 ところで上記した従来の機能トリミング方法では次記の
ような難点がある。t−なわち第8図のように通常のチ
ップ抵抗体5を採用した場合に、配m基vi、1がセラ
ミック基板のように堅牢な材質のベース板上に導体パタ
ーン4を直接形成した片面セラミック基板では問題とな
ることがないが、図示の絶縁金属基板1のように材質的
に強度の弱い絶縁N3を存する配線基板上に実装された
チップ抵抗体5に対して機能トリミングを施すと、トリ
ミング開始地点となるチップ抵抗体5の何方部では基板
側の絶縁N3がトリミング作用を受けて一緒に切削され
、該部分に符号Xで示すように開溝が生じ、結果として
配線基板1の絶縁耐力が損なわれるようになる。このよ
うな問題は図示例の絶縁金Vr&基板のみならず、プラ
スチック基板のような銅張積層基板、あるいはセラミッ
ク基板上に樹脂絶縁層を介して複数rdの導体パターン
を形成した多層形セラミック配線基板に付いても同様で
あって基板自身の強度に欠損を与える他、特に両面配線
基板、多層配線基板では導体パターン相互間に所要の&
!l縁耐力が確保できず致命的なダメージとなる。
[Problems to be Solved by the Invention] However, the conventional function trimming method described above has the following drawbacks. In other words, when a normal chip resistor 5 is used as shown in FIG. Although this is not a problem with ceramic substrates, when functional trimming is performed on a chip resistor 5 mounted on a wiring board that has insulation N3, which is a weak material, such as the illustrated insulated metal substrate 1, At which part of the chip resistor 5, which is the starting point for trimming, the insulation N3 on the board side is cut together by the trimming action, and an open groove is created in that part as shown by the symbol X, and as a result, the insulation of the wiring board 1 is cut off. Strength begins to deteriorate. Such problems occur not only in the illustrated example of the insulated gold Vr & board, but also in copper-clad laminated boards such as plastic boards, or multilayer ceramic wiring boards in which multiple rd conductor patterns are formed on a ceramic board via a resin insulating layer. The same thing applies to conductor patterns, which causes defects in the strength of the board itself, and especially in double-sided wiring boards and multilayer wiring boards, the required &
! The l-edge resistance cannot be secured, resulting in fatal damage.

これに対して第11図に示したトリミング専用のチップ
抵抗体50を採用して第10図で述べたようにトリミン
グを行う場合には、配線基板例の絶縁層が直接トリミン
グ作用を受けることがないので配tUS板を安全に保護
できる。しかしながらトリミング専用のチップ抵抗体(
第11図)は通常のチップ抵抗体(第9図)に比べて価
格が高く1かつ寸法も大であるのでその分だけ回路の集
積密度が制約を受ける難点がある。
On the other hand, if the trimming-specific chip resistor 50 shown in FIG. 11 is used and trimming is performed as described in FIG. 10, the insulating layer of the wiring board example will not be directly subjected to the trimming action. Since there is no such thing, the US board can be safely protected. However, the chip resistor (
The resistor (FIG. 11) is more expensive and larger in size than a normal chip resistor (FIG. 9), which has the drawback of limiting the circuit integration density.

この発明は上記の点にかんがみ成されたものであり、そ
の目的は各種の配線基板に対しチップ抵抗体として安価
な一般品を採用しつつ、しかも配線基板に何等の損傷ダ
メージを与えることなしに安全に機能トリミングが遂行
できるようにした混成集積回路の機能トリミング方法を
提供することにある。
This invention has been made in view of the above points, and its purpose is to use inexpensive general products as chip resistors for various wiring boards, and to do so without causing any damage to the wiring boards. An object of the present invention is to provide a method for trimming functions of a hybrid integrated circuit, which enables safe trimming of functions.

〔課題を解決するための手段〕[Means to solve the problem]

上記!!題を解決するために、この発明の方法において
は、配線基板上に形成した導体パターンに付いてチップ
抵抗体の実装箇所に対応する導体パターンの寸法をあら
かじめチップ抵抗体の寸法よりも幅広に形成しておき、
この状態で導体パターン上にトリミング装置のトリミン
グ開始地点を設定し2てチップ抵抗体のトリミングを行
うようにしたものである。
the above! ! In order to solve this problem, in the method of the present invention, the dimensions of the conductor pattern corresponding to the mounting location of the chip resistor are formed in advance to be wider than the dimensions of the chip resistor on the conductor pattern formed on the wiring board. Keep it
In this state, the trimming start point of the trimming device is set on the conductor pattern, and the chip resistor is trimmed.

〔作用〕[Effect]

上記において、配線基板上で導体パターンをエツチング
により形成する過程であらかじめチップ抵抗体実装部域
の導体パターンの寸法をチップ抵抗体の寸法よりも幅広
に形成してrLき、ここで−触品のチップ抵抗体を3体
パターン上へ片寄りに搭載して両者間をはんだ付は接合
する。一方、チップ抵抗体に対して機能トリミングを行
うに当たっては、チップ抵抗体の側方位置の導体パター
ン上にトリミング装置のトリミング開始地点を設定し、
ここからトリミング装置を移動走査してチップ抵抗体を
トリミングする。これによりトリミング開始地点では導
体パターン自身が配線基板の絶縁層に対する遮へい体と
しての役目を果たし、配線基板の絶縁層に直接トリミン
グ作用が加わるのを阻止して配線基板を安全に保護する
ことができる。
In the above process, in the process of forming the conductor pattern on the wiring board by etching, the dimensions of the conductor pattern in the area where the chip resistor is mounted are formed in advance to be wider than the dimensions of the chip resistor. The chip resistors are mounted on one side of the three-piece pattern, and the two are connected by soldering. On the other hand, when performing functional trimming on a chip resistor, the trimming start point of the trimming device is set on the conductor pattern on the side of the chip resistor,
From here, the chip resistor is trimmed by moving and scanning the trimming device. As a result, the conductor pattern itself serves as a shield for the insulating layer of the wiring board at the point where trimming starts, preventing the direct trimming action from being applied to the insulating layer of the wiring board, and safely protecting the wiring board. .

なお、チップ抵抗体の実装部域における導体パターンの
全幅に互って例えば予O1はんだ工程ではんだを盛り上
げて置くか、あるいは4体パターン上でのチップ抵抗体
実装面域を除く残余面域をあらかじめはんだレジスト層
、ないしはアルミ等の金属層で覆って置くことにより、
トリミング作用に対する遮へい体としての保護機能をよ
り一層強化することができる。
In addition, solder may be piled up over the entire width of the conductor pattern in the chip resistor mounting area, for example, in the pre-O1 soldering process, or the remaining surface area excluding the chip resistor mounting area on the four-piece pattern may be By covering the solder resist layer or metal layer such as aluminum in advance,
The protective function as a shield against trimming action can be further strengthened.

〔実施例〕〔Example〕

第1図ないし第4図はそれぞれ種類の異なる配線基板に
適用した本発明実施例の1a能トリミング工程図、第5
図ないし第7図は第1図の実施例をさらに発展させた別
な実施例を示すものであり、第8図、第9図に対応する
同一部材には同し符号が付しである。
1 to 4 are 1a function trimming process diagrams of an embodiment of the present invention applied to different types of wiring boards, respectively;
7 to 7 show another embodiment which is a further development of the embodiment shown in FIG. 1, and the same members corresponding to FIGS. 8 and 9 are given the same reference numerals.

まず第1図は絶縁金属基板lを対象に、第9図に示した
一般品のチップ抵抗体5を実装した場合における機能ト
リミングの実施例を示すものであって基本的には第8図
で述べたトリミング法と同様であるが、この発明ではあ
らかじめ配線基板lの絶縁113上に形成された導体パ
ターン4が、特にチップ抵抗体5の実装部域ではチップ
抵抗体5の寸法幅Aよりも幅広な寸法Bにエツチング形
成されており、ここでチップ抵抗体5はトリミングを施
す側縁を内側に向けて導体パターン4の上に片寄り搭載
してはんだ付は接合されている。この状態でチップ抵抗
体5に対して機能トリミングを施す場合には、図示のよ
うにトリミング装置7のトリミング開始地点をチップ抵
抗体5の側方位置で導体パターン4の面域内に設定し、
ここからトリミングを開始しつつトリミング装ff17
を矢印Qのように移動走査してチップ抵抗体5をトリミ
ングする。
First, FIG. 1 shows an example of functional trimming when the general chip resistor 5 shown in FIG. 9 is mounted on an insulated metal substrate l. Although it is similar to the trimming method described above, in the present invention, the conductor pattern 4 previously formed on the insulation 113 of the wiring board l has a width larger than the dimensional width A of the chip resistor 5, especially in the mounting area of the chip resistor 5. The chip resistor 5 is formed by etching to have a wide dimension B, and the chip resistor 5 is mounted on the conductor pattern 4 with the side edge to be trimmed facing inward, and is soldered. When performing functional trimming on the chip resistor 5 in this state, the trimming start point of the trimming device 7 is set within the plane area of the conductor pattern 4 at a side position of the chip resistor 5 as shown in the figure.
Start trimming from here and trimming device ff17
The chip resistor 5 is trimmed by moving and scanning in the direction of arrow Q.

かかる機能トリミング方法により、トリミング開始地点
ではノズルより矢印P方向に噴射する研摩材がチップ抵
抗体5の側縁よりも多少はみ出して噴射されることにな
るが、この噴射は幅広な導体パターン4の残余面域で受
は止められ、その背後の絶縁N3にトリミング作用を及
ぼすことがない、つまり幅広な導体パターン自身が配線
基板の絶縁層3に対する遮へい体としての役目を果たし
、m1ll 3がトリミング作用により破壊されるのを
確実に防止することができる。
With this functional trimming method, the abrasive material sprayed from the nozzle in the direction of arrow P at the trimming start point will be sprayed somewhat beyond the side edge of the chip resistor 5, but this spray will not affect the width of the wide conductor pattern 4. The receiving is stopped in the remaining surface area, and there is no trimming effect on the insulation N3 behind it.In other words, the wide conductor pattern itself serves as a shield for the insulating layer 3 of the wiring board, and m1ll3 does not have a trimming effect. It is possible to reliably prevent it from being destroyed by.

第2図は配線75Fi1として樹脂等の絶縁ベース板8
の両面に第1.第2の導体パターン4を形成したいわゆ
る両面銅張積層形の配線基板に対する実施例を、また第
3VAはセラミック材ベース板9の上面に樹脂絶縁層3
を介して第1.第2の導体パターン4を印刷形成した多
層形のセラミック配線基板に対する実施例を、さらに第
4図は樹脂地&i層3と導体パターン4を交互に積Ij
シた多層の銅張積層形配線基板に対する実施例を示すも
のであり、各実施例とも第1図と同様にチップ抵抗体5
に対応する導体パターン4をあらかしめチップ抵抗体の
寸法よりも幅広に設定し、この状態で4体パターン4上
にトリミング開始地点を設定してチップ抵抗体5に対し
トリミングを行うようにしている。これによりトリミン
グ作用による絶縁層3の破壊を阻止し、配線基板自身の
強度低下、および導体パターン相互間の絶縁耐力低下を
防止することができる。
Figure 2 shows an insulating base plate 8 made of resin etc. as wiring 75Fi1.
1st on both sides. This embodiment is for a so-called double-sided copper-clad laminated wiring board on which a second conductor pattern 4 is formed, and the third VA is a resin insulating layer 3 on the upper surface of a ceramic material base plate 9.
via the 1st. FIG. 4 shows an example of a multilayer ceramic wiring board on which a second conductor pattern 4 is printed and formed, and further, FIG.
This figure shows embodiments for a multilayer copper-clad laminated wiring board, and each embodiment has a chip resistor 5 similar to that in FIG.
The conductor pattern 4 corresponding to the chip resistor 5 is roughly set to be wider than the dimensions of the chip resistor, and in this state, a trimming start point is set on the four-piece pattern 4, and the chip resistor 5 is trimmed. . This prevents destruction of the insulating layer 3 due to the trimming action, and prevents a decrease in the strength of the wiring board itself and a decrease in dielectric strength between the conductor patterns.

次に第1図の実施例を対象に、この実施例をさらに発展
させた別な実施例を第5図ないし第7図に示す、まず第
5図の実施例では導体パターン4に対する予備はんだ工
程で導体パターンの全幅領域に互ってはんだ層6が盛り
付けられている。また第6図の実施例では4体パターン
4におけるチップ抵抗体5の実装面域を除く残余の面域
がはんだレジストjH10で覆われている。さらに第7
図の実施例は第6図の実施例におけるはんだレジストP
JIOの替わりにアルミ等の金属層11で覆ったもので
あり、これら実施例によれば第1図の実施例と比べて導
体パターン4の上面を覆ったはんだrfli6゜はんだ
レジスト層10.金属層11がトリミングに対する遮へ
い体としての機能を高めることになり、これにより配線
基板側の絶縁層3に対する保!1機能をより一層強化す
ることができる。
Next, FIGS. 5 to 7 show another embodiment that is a further development of the embodiment shown in FIG. 1. First, in the embodiment shown in FIG. Solder layers 6 are arranged alternately over the entire width region of the conductor pattern. Further, in the embodiment shown in FIG. 6, the remaining surface area of the four-body pattern 4 except for the mounting surface area of the chip resistor 5 is covered with a solder resist jH10. Furthermore, the seventh
The embodiment shown is a solder resist P in the embodiment shown in FIG.
In these embodiments, compared to the embodiment shown in FIG. 1, the conductor pattern 4 is covered with a metal layer 11 instead of JIO, and in contrast to the embodiment shown in FIG. The metal layer 11 enhances its function as a shield against trimming, thereby protecting the insulating layer 3 on the wiring board side! 1 function can be further strengthened.

なお図示実施例ではトリミング装置としてサンドトリマ
を使用した例を示したが、レーザビームを照射してトリ
ミングするレーザトリマの場合でも同様な効果を奏する
ことは勿論である。
In the illustrated embodiment, a sand trimmer is used as the trimming device, but it goes without saying that a laser trimmer that performs trimming by irradiating a laser beam can also produce similar effects.

〔発明の効果〕〔Effect of the invention〕

以上述べたようにこの発明によれば、配線基板上に形成
した導体パターンに付いてチップ抵抗体の実装箇所に対
応する導体パターンの寸法をあらかじめチップ抵抗体の
寸法よりも幅広に形成し°Cおき、この状態で4体パタ
ーン上にトリミング装置のトリミング開始地点を設定し
てチップ抵抗体のトリミングを行うことにより、特にト
リミング専用のチップ抵抗体を用いずに安価に入手でき
る一aのチップ抵抗体を採用しつつ、しかも配線基板に
実装した状態で機能トリミングを行う際には導体パター
ン自身がその背後に位置する配線基板の絶縁層に対し遮
へい体の役目を果たす、これにより配線基板のm緑層を
トリミング作用から保護し、配vA基板の強度、絶縁耐
力を損なうことなしに機能トリミングを安全に遂行する
ことができる。
As described above, according to the present invention, the dimension of the conductor pattern corresponding to the mounting location of the chip resistor is formed in advance on the conductor pattern formed on the wiring board to be wider than the dimension of the chip resistor. In this state, set the trimming start point of the trimming device on the 4-body pattern and trim the chip resistor. When functional trimming is performed while the conductor pattern is mounted on a wiring board, the conductor pattern itself acts as a shield for the insulating layer of the wiring board located behind it. The green layer is protected from the trimming action, and functional trimming can be safely performed without compromising the strength and dielectric strength of the distribution board.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図ないし第4図はそれぞれ異なる種類の配線基板を
対象とした本発明の方法による機能トリミング工程図、
第5図ないし第7図は第1図の実施例をさらに発展させ
た別な実施例の機能トリミング工程図、第8図、第10
図はそれぞれ第9図。 第11図に示した一般用、トリミング専用のチップ抵1
九体に対する従来の機能トリミング方法の工程図である
。各図において、 1:配線基板、3:絶縁層、4:導体パターン、5:チ
ップ抵抗体、7:トリミング装置、A:チップ抵抗体の
幅寸法、B:導体パターンの幅寸法、第1図     
第2図 第3図      第4図 第5図      第6図 手続補正書C方式) 昭和63年5月18日 特許庁長官 殿         ′ぐ′1事件の表示
  1゛1°願昭63−33yl/2、発明の名称  
ヲ’:tkl、711@兄ソ1 杯k ’ff121−
 ’) ’= >7”方法 3、補正をする者       出願人=l−件との関
係 住  所  川崎市川崎区田辺新田1番1号名 称 (
523・店上電機株式会社 4、代 理 人 5、補正指令の[1(、]   昭和13年ノ月/ρ[
1補正の内容 明細書第13頁第1行ないし第4行に[第8図・・・工
程図である」とあるを「第8図は第9図に示した一般用
チツブ抵抗体に対する従来の機能トリミング方法の工程
図1、第9図は一般用チノブ砥抗体の平面図、第10図
は第11図に示したトリミング専用のチップ抵抗体に対
する従来の機能トリミング方法の工程図、第11図はト
リミング専用のチップ抵抗体の平面図である。」と補正
する。
FIGS. 1 to 4 are functional trimming process diagrams using the method of the present invention for different types of wiring boards, respectively;
5 to 7 are function trimming process diagrams of another embodiment that is a further development of the embodiment shown in FIG. 1, and FIGS. 8 and 10.
The figures are Figure 9, respectively. Chip resistor 1 for general use and for trimming only as shown in Figure 11.
It is a process diagram of the conventional function trimming method for nine bodies. In each figure, 1: wiring board, 3: insulating layer, 4: conductor pattern, 5: chip resistor, 7: trimming device, A: width dimension of chip resistor, B: width dimension of conductor pattern, Fig. 1
Figure 2 Figure 3 Figure 4 Figure 5 Figure 6 Procedural Amendment Form C) May 18, 1985 Director General of the Patent Office Indication of Case 1゛1° 1986-33yl/2 , name of invention
wo': tkl, 711 @ brother so 1 cup k 'ff121-
') '= >7'' Method 3, Person making the amendment Applicant = l- Address related to the case 1-1 Tanabeshinden, Kawasaki-ku, Kawasaki City Name (
523, Tenjo Denki Co., Ltd. 4, Agent 5, Amendment Directive [1(,] Month of Showa 13/ρ[
1. In the 1st to 4th lines of page 13 of the specification of contents of the 1st amendment, the statement [Fig. 8 is a process diagram] was replaced with "Fig. 8 is a conventional chip resistor for the general purpose chip resistor shown in Fig. 9. Fig. 1 is a plan view of a general-use chinobu abrasive antibody, Fig. 10 is a process drawing of a conventional functional trimming method for a chip resistor exclusively for trimming shown in Fig. 11, and Fig. 11 is a process diagram of a functional trimming method of The figure is a plan view of a chip resistor exclusively for trimming.''

Claims (1)

【特許請求の範囲】[Claims] 1)配線基板上にチップ抵抗体を含む回路を構成した混
成集積回路に対する機能トリミング方法であって、配線
基板上に形成した導体パターンに付いてチップ抵抗体の
実装箇所に対応する導体パターンの寸法をあらかじめチ
ップ抵抗体の寸法よりも幅広に形成しておき、この状態
で導体パターン上にトリミング装置のトリミング開始地
点を設定してチップ抵抗体のトリミングを行うことを特
徴とする混成集積回路の機能トリミング方法。
1) A functional trimming method for a hybrid integrated circuit that includes a circuit including a chip resistor on a wiring board, in which the dimensions of the conductor pattern formed on the wiring board correspond to the mounting location of the chip resistor. A function of a hybrid integrated circuit characterized in that a pattern is formed in advance to be wider than the dimensions of the chip resistor, and in this state, the trimming start point of a trimming device is set on the conductor pattern to trim the chip resistor. Trimming method.
JP63033461A 1987-08-05 1988-02-16 Function trimming method for hybrid integrated circuit Expired - Lifetime JPH0787259B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63033461A JPH0787259B2 (en) 1987-08-05 1988-02-16 Function trimming method for hybrid integrated circuit

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP19599687 1987-08-05
JP62-195996 1987-08-05
JP63033461A JPH0787259B2 (en) 1987-08-05 1988-02-16 Function trimming method for hybrid integrated circuit

Publications (2)

Publication Number Publication Date
JPH01138789A true JPH01138789A (en) 1989-05-31
JPH0787259B2 JPH0787259B2 (en) 1995-09-20

Family

ID=26372160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63033461A Expired - Lifetime JPH0787259B2 (en) 1987-08-05 1988-02-16 Function trimming method for hybrid integrated circuit

Country Status (1)

Country Link
JP (1) JPH0787259B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03150804A (en) * 1989-11-07 1991-06-27 Matsushita Electric Ind Co Ltd Test device for electronic circuit
JPH03254197A (en) * 1990-03-05 1991-11-13 Japan Electron Control Syst Co Ltd Wiring board

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6112201U (en) * 1984-06-26 1986-01-24 ソニー株式会社 wiring circuit board

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6112201U (en) * 1984-06-26 1986-01-24 ソニー株式会社 wiring circuit board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03150804A (en) * 1989-11-07 1991-06-27 Matsushita Electric Ind Co Ltd Test device for electronic circuit
JPH03254197A (en) * 1990-03-05 1991-11-13 Japan Electron Control Syst Co Ltd Wiring board

Also Published As

Publication number Publication date
JPH0787259B2 (en) 1995-09-20

Similar Documents

Publication Publication Date Title
US4931323A (en) Thick film copper conductor patterning by laser
JP2000114722A (en) Printed wiring device
US20180077802A1 (en) Electronic circuit module
JPH07106729A (en) Manufacture of thick film circuit component
US20140353005A1 (en) Method of making microwave and millimeterwave electronic circuits by laser patterning of unfired low temperature co-fired ceramic (ltcc) substrates
JP2005026525A (en) Wiring board and method of manufacturing the same
JPH01138789A (en) Functional trimming of hybrid integrated circuit
WO1989002697A1 (en) Induced metallization process by way of dissociating aluminum nitride ceramic
JPH01194302A (en) Function trimming of hybrid integrated circuit
JPH07111387A (en) Multilayer printed wiring board
US7105911B2 (en) Multilayer electronic substrate, and the method of manufacturing multilayer electronic substrate
JP7270386B2 (en) Chip-shaped metal resistor and its manufacturing method
JPS59997B2 (en) Soldering method
JP5077090B2 (en) Circuit board
JP2643113B2 (en) Printed wiring board
JPH03268478A (en) Electronic circuit and manufacture thereof
JPH03254197A (en) Wiring board
JPS6011655Y2 (en) printed board
JP2904853B2 (en) Laser trimming protection member
JPH0344958A (en) Integrated circuit
JP2000077799A (en) Printed wiring board
JPH0219601B2 (en)
JPH08255969A (en) Printed-circuit board device
JPH04313294A (en) Soldering method for printed wiring board
JPH0691336B2 (en) Electromagnetic shielding method for circuit boards