JP5077090B2 - Circuit board - Google Patents
Circuit board Download PDFInfo
- Publication number
- JP5077090B2 JP5077090B2 JP2008162224A JP2008162224A JP5077090B2 JP 5077090 B2 JP5077090 B2 JP 5077090B2 JP 2008162224 A JP2008162224 A JP 2008162224A JP 2008162224 A JP2008162224 A JP 2008162224A JP 5077090 B2 JP5077090 B2 JP 5077090B2
- Authority
- JP
- Japan
- Prior art keywords
- laser
- light
- chip
- shielding film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
Description
本発明は、チップを搭載する回路基板に関し、特にレーザトリミングにより機能調整を行う回路基板に関する。 The present invention relates to a circuit board on which a chip is mounted, and more particularly to a circuit board that performs function adjustment by laser trimming.
近年では、電子回路の電流調整や電圧調整には印刷・焼成された抵抗をレーザによって切削し、抵抗値を調整するレーザトリミングが用いられている。レーザで抵抗をトリミングする際に、レーザがチップに入射した場合には、チップを構成する半導体素子がレーザによって励起されて起電力を発生させ、回路が誤動作してしまうことがある。 In recent years, laser trimming is used for adjusting the resistance value by cutting a printed and fired resistor with a laser to adjust the current and voltage of an electronic circuit. When trimming a resistor with a laser, if the laser is incident on the chip, a semiconductor element constituting the chip is excited by the laser to generate an electromotive force, and the circuit may malfunction.
レーザではないが、チップへの光の入射を防ぐ方法として、チップの表面及び裏面自体に遮光膜を設ける方法が提案されている(例えば、特許文献1参照)。また、チップの表面及びガラス基板に遮光膜を設けて、チップに垂直に進む垂直光、及びガラス基板に斜めに入射してガラス基板内を反射して進む斜光がチップに入射することを防ぐ方法が提案されている(例えば、特許文献2参照)。 Although not a laser, as a method for preventing light from entering the chip, a method of providing a light shielding film on the front and back surfaces of the chip has been proposed (see, for example, Patent Document 1). Also, a method of preventing light incident on the chip by providing a light-shielding film on the surface of the chip and the glass substrate so that vertical light traveling perpendicular to the chip and oblique light incident obliquely on the glass substrate and reflected inside the glass substrate are incident on the chip. Has been proposed (see, for example, Patent Document 2).
しかしながら、特許文献1で記載されたチップの表面及び裏面自体に遮光膜を設ける方法、及び特許文献2で記載されたチップの表面及びガラス基板に遮光膜を設る方法では、チップを製造するプロセスが増加することになり、構造難度及びコストも上がってしまう問題があった。 However, in the method of providing a light shielding film on the front surface and the back surface of the chip described in Patent Document 1 and the method of providing the light shielding film on the surface of the chip and a glass substrate described in Patent Document 2, a process for manufacturing the chip However, there is a problem that the structural difficulty and cost increase.
また、レーザでトリミングする際に、レーザがチップに入射するのを防ぐために、チップに遮光カバーを被せたり、抵抗をチップから離して配置したりしているので、チップ周辺の部品搭載密度が低くなる問題があった。
本発明は、レーザでトリミングする際に、レーザがチップに入射するのを防ぐことができる回路基板を提供することを目的とする。 An object of the present invention is to provide a circuit board capable of preventing a laser from entering a chip when trimming with a laser.
本願発明の一態様によれば、レーザトリミングにより機能調整を行う回路基板において、
表面に配線が設けられた基板と、配線とはんだバンプによって電気的に接続して基板に搭載されたチップと、基板上で前記チップの真下部であってはんだバンプによって形成される間隙に配置され、レーザトリミングに用いるレーザ光に対して遮光性を有する第1遮光膜と、基板及び配線上でチップの周辺部に配置され、レーザトリミングに用いるレーザ光に対して遮光性を有する第2遮光膜とを備える回路基板であることを要旨とする。
According to one aspect of the present invention, in a circuit board that performs function adjustment by laser trimming,
A substrate provided with wiring on the surface, a chip that is electrically connected to the wiring by solder bumps and mounted on the substrate, and a gap formed immediately below the chip on the substrate and formed by solder bumps A first light-shielding film having a light-shielding property with respect to laser light used for laser trimming, and a second light-shielding film having a light-shielding property with respect to the laser light used for laser trimming, disposed on the periphery of the chip on the substrate and wiring And a circuit board comprising
本発明によれば、レーザでトリミングする際に、レーザがチップに入射するのを防ぐことができる回路基板を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, when trimming with a laser, the circuit board which can prevent that a laser injects into a chip | tip can be provided.
以下に図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号で表している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なる。したがって、具体的な厚みや寸法は以下の説明を照らし合わせて判断するべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。 Embodiments of the present invention will be described below with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, the drawings are schematic, and the relationship between the thickness and the planar dimensions, the ratio of the thickness of each layer, and the like are different from the actual ones. Therefore, specific thicknesses and dimensions should be determined in light of the following description. Moreover, it is a matter of course that portions having different dimensional relationships and ratios are included between the drawings.
(実施の形態)
本発明の実施の形態に係る回路基板は、図1及び図2に示すように、レーザトリミングにより機能調整を行う回路基板において、表面に配線30が設けられた基板10と、配線30と電気的に接続して基板10に搭載されたチップ40と、基板10及び配線30上でチップ40の真下部に配置され、レーザトリミングに用いるレーザ光に対して遮光性を有する第1遮光膜20と、基板10及び配線30上でチップ40の周辺部に配置され、レーザトリミングに用いるレーザ光に対して遮光性を有する第2遮光膜22とを備える。レーザトリミングに用いるレーザとしては、基板10に設けられた印刷・焼成された抵抗を切削することができて、基板10に対してダメージや害を与えることのないレーザを用いる。レーザトリミングに用いるレーザには、例えば、YAGレーザ(1056nm)を用いることができる。
(Embodiment)
As shown in FIG. 1 and FIG. 2, the circuit board according to the embodiment of the present invention is a circuit board whose function is adjusted by laser trimming. A
基板10は、レーザトリミングに用いるレーザ光に対して透過性を有するセラミック基板及びガラスエポキシ等の樹脂基板等を採用することができる。基板10は、レーザトリミングに用いるレーザ光に対して透過性を有することで、レーザを吸収してダメージや害を受けることを防ぐ。基板10上に設けられる配線30は、基板10の表面上に設計された導体パターンである。配線30の厚さは、15μm程度である。配線30上には、配線30とチップ40を電気的に接続するためのはんだバンプ50が設けられている。
The
チップ40は、モノリシック集積回路(MIC)チップ及びトランジスタチップ等の半導体チップである。チップ40は、フリップチップ化されている。チップ40は、はんだバンプ50により配線30と電気的に接続される。そのときのはんだバンプの高さは、40〜50μm程度である。
The
第1遮光膜20及び第2遮光膜22は、レーザトリミングに用いるレーザを吸収する機能を有する。第1遮光膜20及び第2遮光膜22がレーザを吸収することによって、第1遮光膜20及び第2遮光膜22に到達したレーザを実質的に遮光する。また、第1遮光膜20及び第2遮光膜22は、絶縁性を有する。第1遮光膜20及び第2遮光膜22は、絶縁性であることで、配線30上に配置した場合においても、配線30間の短絡を防止することができる。第1遮光膜20及び第2遮光膜22は、例えば、絶縁性の磁性インク及びガラス等により形成される第1遮光膜20及び第2遮光膜22の厚さは、20μm程度である。
The first
第1遮光膜20は、基板10側からレーザがチップ40に入射するのを防ぐ。第1遮光膜20は、基板10上でチップ40の真下部の全面に配置されることが好ましい。第1遮光膜20がチップ40の真下部の全面に配置されることにより、基板10側からチップ40に入射するレーザを完全に遮光することができる。
The first
第2遮光膜22は、チップ40の周辺部で反射したレーザがチップ40の側面に入射するのを防ぐ。第2遮光膜22は、基板10及び配線30上でチップ40の周辺部の全域に配置されることが好ましい。第2遮光膜22がチップ40の周辺部の全域に配置されることにより、チップ40の側面に入射するレーザを完全に遮光することができる。
The second
レーザトリミングについて、図3を参照しながら説明する。図3(a)に示すように、回路基板には、抵抗60a〜60gが配置されている。抵抗60a〜60gは、レーザトリミング用抵抗である。抵抗60a〜60gは、ガラス等の保護コート(図示せず)により被覆されている。レーザトリミングとは、抵抗60a〜60gの抵抗体の一部または全部をレーザで切除したり特性変化を起こさせたりすることにより、電気的特性を所望の値に設定するレーザ加工である。レーザトリミングの一例として、図3(b)に示すように、抵抗60b、60d、60fの一部をレーザで切除して、電気的特性を所望の値に設定する。レーザトリミングをしながら測定プローブで電気的特性を同時に測定し、設定値になったところでトリミングを終了する。
Laser trimming will be described with reference to FIG. As shown in FIG. 3A,
レーザトリミングにより照射されるレーザのうち、チップ40の近辺に進行するレーザL1,L2,L3について、図4を参照しながら説明する。レーザL1,L2,L3は、例えば、レーザ加工(トリミング)時に発生する散乱光である。レーザL1は、基板10に入射したレーザであり、基板10内で散乱と反射を繰り返して斜行するレーザである。基板10内を散乱と反射を繰り返して進行したレーザL1は、第1遮光膜20に到達し、第1遮光膜20で吸収されて消失する。レーザL2は、直に第2遮光膜22に入射したレーザである。レーザL2は、第2遮光膜22で吸収されて消失する。レーザL3は、配線30で反射して進行するレーザである。レーザL3は、第2遮光膜22に到達し、第2遮光膜22で吸収されて消失する。レーザL3のように配線30で反射して進行するレーザのうち、第2遮光膜22に到達しないレーザは、そのまま大気に放出される。したがって、チップ40の近辺に進行するレーザL1,L2,L3は、第1遮光膜20及び第2遮光膜22のいずれかにより遮光されることで、チップ40に到達するレーザはない。
Of the lasers irradiated by laser trimming, lasers L1, L2, and L3 traveling in the vicinity of the
以下に、実施の形態に係る回路基板を図5の工程断面図を参照しながら説明する。 The circuit board according to the embodiment will be described below with reference to the process cross-sectional view of FIG.
(イ)まず、図5(a)に示すように、レーザトリミングに用いるレーザ光に対して透過性を有する基板10を用意する。ここでは、基板10として、例えばセラミック基板を用意する。
(A) First, as shown in FIG. 5A, a
(ロ)次に、図5(b)に示すように、基板10の表面に所望の回路パターン(回路設計)をパターンニングして、配線30を周知の印刷技術によって配置する。
(B) Next, as shown in FIG. 5B, a desired circuit pattern (circuit design) is patterned on the surface of the
(ハ)次に、図5(c)に示すように、レーザトリミング用抵抗である抵抗60を周知の印刷技術によって所望の個所に配置する。
(C) Next, as shown in FIG. 5C, a
(ニ)次に、図5(d)に示すように、抵抗60上に保護コート70を周知の印刷技術によって配置する。保護コート70は、レーザトリミングに用いるレーザ光に対して透過性を有するガラス等の材料からなる。
(D) Next, as shown in FIG. 5D, a
(ホ)次に、図5(e)に示すように、レーザトリミングに用いるレーザ光に対して遮光性を有する遮光性素材を周知の印刷技術によって所望の個所に配置し、第1遮光膜20及び第2遮光膜22とする。第1遮光膜20及び第2遮光膜22は、一度の印刷処理によって同時に形成することが可能である。
(E) Next, as shown in FIG. 5E, a light-shielding material having a light-shielding property with respect to the laser light used for laser trimming is disposed at a desired location by a known printing technique, and the first light-shielding
(へ)次に、図5(f)に示すように、チップ40をはんだバンプ50を介して配線30上に搭載する。
(F) Next, as shown in FIG. 5 (f), the
(ト)次に、図5(g)に示すように、YAGレーザ等を抵抗60に照射して、レーザトリミングを行う。レーザトリミングではレーザ光が当たった個所の保護コート70は高温となり、溶けて抵抗60の切除部へ流れ込む(図示せず)。
(G) Next, as shown in FIG. 5G, the
以上の工程により、実施の形態に係る回路基板が形成される。 Through the above steps, the circuit board according to the embodiment is formed.
本発明の実施の形態に係る回路基板によれば、第1遮光膜20及び第2遮光膜22により、レーザでトリミングする際に、レーザがチップに入射するのを防ぐことができる。第1遮光膜20及び第2遮光膜22によってレーザがチップに入射するのを防ぐことができるので、レーザでトリミングする際にチップに遮光カバーを被せたり、抵抗をチップから離して配置したりする必要がなくなるので、チップ周辺の部品搭載密度を高くすることができる。
According to the circuit board according to the embodiment of the present invention, the first
また、本発明の実施の形態に係る回路基板によれば、第1遮光膜20及び第2遮光膜22は、周知の印刷技術によって容易に形成することができるので、構造難度及びコストが上がることもない。
In addition, according to the circuit board according to the embodiment of the present invention, the first
(その他の実施の形態)
上記のように、本発明は実施の形態によって記載したが、この開示の一部をなす記述及び図面はこの発明を限定するものであると理解するべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかになるはずである。
(Other embodiments)
As described above, the present invention has been described according to the embodiment. However, it should not be understood that the description and drawings constituting a part of this disclosure limit the present invention. From this disclosure, various alternative embodiments, examples and operational techniques should be apparent to those skilled in the art.
例えば、実施の形態において、レーザトリミングは抵抗体の一部または全部をレーザで切除したり特性変化を起こさせたりすることにより、電気的特性を所望の値に設定するレーザ加工であると記載したが、レーザトリミングの対象は抵抗だけでなく、コンデンサ、インダクタンス、及び配線等を対象とすることもできる。 For example, in the embodiment, it is described that laser trimming is laser processing that sets electrical characteristics to a desired value by cutting a part or all of a resistor with a laser or causing a characteristic change. However, laser trimming can be performed not only on resistors but also on capacitors, inductances, wirings, and the like.
この様に、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲の発明特定事項によってのみ限定されるものである。 Thus, it should be understood that the present invention includes various embodiments and the like not described herein. Therefore, the present invention is limited only by the invention specifying matters in the scope of claims reasonable from this disclosure.
10…基板
20…第1遮光膜
22…第2遮光膜
30…配線
40…チップ
50…バンプ
60,60a〜60g…抵抗
70…保護コート
L1,L2,L3…レーザ
DESCRIPTION OF
Claims (5)
表面に配線が設けられた基板と、
前記配線とはんだバンプによって電気的に接続して前記基板に搭載されたチップと、
前記基板上で前記チップの真下部であって前記はんだバンプによって形成される間隙に配置され、レーザトリミングに用いるレーザ光に対して遮光性を有する第1遮光膜と、
前記基板及び前記配線上で前記チップの周辺部に配置され、レーザトリミングに用いるレーザ光に対して遮光性を有する第2遮光膜
とを備えることを特徴とする回路基板。 In circuit boards that perform function adjustment by laser trimming,
A substrate with wiring on the surface;
A chip mounted on the substrate in electrical connection with the wiring and solder bumps ;
A first light-shielding film disposed on a gap directly below the chip on the substrate and formed by the solder bump and having a light-shielding property with respect to laser light used for laser trimming;
A circuit board comprising: a second light-shielding film disposed on a periphery of the chip on the substrate and the wiring and having a light-shielding property against laser light used for laser trimming.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008162224A JP5077090B2 (en) | 2008-06-20 | 2008-06-20 | Circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008162224A JP5077090B2 (en) | 2008-06-20 | 2008-06-20 | Circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010003924A JP2010003924A (en) | 2010-01-07 |
JP5077090B2 true JP5077090B2 (en) | 2012-11-21 |
Family
ID=41585386
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008162224A Expired - Fee Related JP5077090B2 (en) | 2008-06-20 | 2008-06-20 | Circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5077090B2 (en) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0594905A (en) * | 1991-05-24 | 1993-04-16 | Sumitomo Electric Ind Ltd | Resistor trimming method |
JPH09326548A (en) * | 1996-06-05 | 1997-12-16 | Matsushita Electric Ind Co Ltd | Printed wiring board |
-
2008
- 2008-06-20 JP JP2008162224A patent/JP5077090B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010003924A (en) | 2010-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5550159B1 (en) | Circuit module and manufacturing method thereof | |
JP5767268B2 (en) | Circuit module and manufacturing method thereof | |
JP5466785B1 (en) | Circuit module and manufacturing method thereof | |
JP6387278B2 (en) | Circuit module and manufacturing method thereof | |
JP5360425B2 (en) | Circuit module and method of manufacturing circuit module | |
JP6508333B2 (en) | Electronic circuit module | |
JP5693468B2 (en) | Printed circuit board element having at least one laser beam stop element and method for making a printed circuit board element | |
JP2009016451A (en) | Connection structure between printed circuit board and electronic component | |
JP4677651B2 (en) | Optical wiring layer manufacturing method, optical / electrical wiring substrate, manufacturing method thereof, and mounting substrate | |
KR20120014874A (en) | Method for electrically conducting connection of conductor rails in conductor carrier and system comprising such a conductor carrier | |
JP5077090B2 (en) | Circuit board | |
KR102136538B1 (en) | Package for measurement sensor and measurement sensor | |
JPH10275702A (en) | Chip resistor | |
JP6114044B2 (en) | Printed board | |
JP2019067956A (en) | Chip resistor | |
US7105911B2 (en) | Multilayer electronic substrate, and the method of manufacturing multilayer electronic substrate | |
JP6462904B2 (en) | Measurement sensor package and measurement sensor | |
JP2006332643A (en) | Circuit element | |
US20230003854A1 (en) | Distance measurement apparatus | |
US20220020697A1 (en) | Module and method of manufacturing the same | |
WO2023053594A1 (en) | Chip resistor | |
JP2018164021A (en) | Wiring board with cavity | |
JPS6320081Y2 (en) | ||
JP2927267B2 (en) | Semiconductor device | |
JPH0824218B2 (en) | Wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120329 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120731 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120813 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |