JPH0787059A - 高速多重データ分離装置 - Google Patents

高速多重データ分離装置

Info

Publication number
JPH0787059A
JPH0787059A JP5231896A JP23189693A JPH0787059A JP H0787059 A JPH0787059 A JP H0787059A JP 5231896 A JP5231896 A JP 5231896A JP 23189693 A JP23189693 A JP 23189693A JP H0787059 A JPH0787059 A JP H0787059A
Authority
JP
Japan
Prior art keywords
capacity memory
data
computer
dedicated processor
multiplex data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5231896A
Other languages
English (en)
Inventor
Shigenori Komatsu
茂則 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5231896A priority Critical patent/JPH0787059A/ja
Publication of JPH0787059A publication Critical patent/JPH0787059A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】 【目的】 実時間で高速多重データを分離することがで
き、かつ、計算機のＣＰＵバス負荷を軽減することがで
きる高速多重データ分離装置を提供する。 【構成】 送信されてくる高速多重データは直接に書き
込まれる大容量メモリ１と、この大容量メモリ１に接続
された専用プロセッサ２と、これらの大容量メモリ１お
よび専用プロセッサ２に接続された計算機３とを具備す
る。専用プロセッサ２は、計算機３から受ける分離パラ
メータに基いて大容量メモリ１の多重データを分離して
所定のフォーマットにする。計算機は、大容量メモリ１
に格納された分離データを受けてに出力する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、人口衛星等に設けられ
た各種のセンサからのデータが多重化された高速で送ら
れてくる場合に、この高速多重データを分離する装置に
関する。
【０００２】
【従来の技術】従来の高速多重データ分離装置において
は、実時間で高速多重データを磁気テープに記録し、ノ
ンリアルタイムで前記磁気テープからＣＰＵ（中央処理
装置）経由でメモリに書き出し、このメモリに書き出さ
れたデータのうちから計算機で必要なデータを分離して
フォーマット化してアノテーションデータ等を付加して
出力していた。
【０００３】
【発明が解決しようとする課題】しかし、この従来の高
速多重データ分離装置においては、実時間で高速多重デ
ータを分離することができず、かつ、計算機のＣＰＵバ
スネックによる分離スピードの制約があるという問題が
あった。
【０００４】本発明の課題は、実時間で高速多重データ
を分離することができ、かつ、計算機のＣＰＵバス負荷
を軽減することができる高速多重データ分離装置を提供
することにある。
【０００５】
【課題を解決するための手段】本発明は、送信されてく
る高速多重データは直接に書き込まれる大容量メモリ
と、この大容量メモリに接続された専用プロセッサと、
これらの大容量メモリおよび専用プロセッサに接続され
た計算機とを具備してなり、前記専用プロセッサは、計
算機から受ける分離パラメータに基いて前記大容量メモ
リの多重データを分離して所定のフォーマットにし、前
記計算機は、前記大容量メモリに格納された分離データ
を受けてに出力することを特徴とする。
【０００６】
【実施例】次に、本発明の実施例を図面に基いて詳細に
説明する。
【０００７】図１は、本発明の１実施例を示すブロック
図である。送信されてくる高速多重データは直接に大容
量メモリ１に書き込まれる。この大容量メモリ１には、
専用プロセッサ２と計算機３とが接続されている。ま
た、専用プロセッサ２は計算機３と接続されている。
【０００８】前記専用プロセッサ２は、計算機３から分
離パラメータおよびアノテーションデータ等を受ける。
専用プロセッサ２は、分離パラメータに基いて前記大容
量メモリ１の多重データを分離して所定のフォーマット
にするとともに必要なパラメータおよびアノテーション
データ等を付加する。前記計算機３は、前記大容量メモ
リ１に格納された分離データを受けてローカルエリアネ
ットワーク（ＬＡＮ）４に出力する。
【０００９】
【発明の効果】本発明は、高速多重データを直接に大容
量メモリ１に書き込み、かつ、専用プロッセッサで多重
データを分離することにより、実時間で高速多重データ
を分離することができ、かつ、計算機のＣＰＵバス負荷
を軽減することができる。
【図面の簡単な説明】
【図１】本発明の１実施例を示すブロック図である。
【符号の説明】
１ 大容量メモリ ２ 専用プロッセッサ ３ 計算機 ４ ローカルエリアネットワーク（ＬＡＮ）

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 送信されてくる高速多重データは直接に
    書き込まれる大容量メモリと、この大容量メモリに接続
    された専用プロセッサと、これらの大容量メモリおよび
    専用プロセッサに接続された計算機とを具備してなり、
    前記専用プロセッサは、計算機から受ける分離パラメー
    タに基いて前記大容量メモリの多重データを分離して所
    定のフォーマットにし、前記計算機は、前記大容量メモ
    リに格納された分離データを受けてに出力することを特
    徴とする高速多重データ分離装置。
  2. 【請求項２】 送信されてくる高速多重データは直接に
    書き込まれる大容量メモリと、この大容量メモリに接続
    された専用プロセッサと、これらの大容量メモリおよび
    専用プロセッサに接続された計算機とを具備してなり、
    前記専用プロセッサは、計算機から受ける分離パラメー
    タに基いて前記大容量メモリの多重データを分離して所
    定のフォーマットにするとともに必要なパラメータおよ
    びアノテーションデータを付加し、前記計算機は、前記
    大容量メモリに格納された分離データを受けてローカル
    エリアネットワークに出力することを特徴とする高速多
    重データ分離装置。
JP5231896A 1993-09-17 1993-09-17 高速多重データ分離装置 Pending JPH0787059A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5231896A JPH0787059A (ja) 1993-09-17 1993-09-17 高速多重データ分離装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5231896A JPH0787059A (ja) 1993-09-17 1993-09-17 高速多重データ分離装置

Publications (1)

Publication Number Publication Date
JPH0787059A true JPH0787059A (ja) 1995-03-31

Family

ID=16930741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5231896A Pending JPH0787059A (ja) 1993-09-17 1993-09-17 高速多重データ分離装置

Country Status (1)

Country Link
JP (1) JPH0787059A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01307329A (ja) * 1988-06-06 1989-12-12 Mitsubishi Electric Corp 受信回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01307329A (ja) * 1988-06-06 1989-12-12 Mitsubishi Electric Corp 受信回路

Similar Documents

Publication Publication Date Title
US5301351A (en) Data transfer control system between high speed main memory and input/output processor with a data mover
US4755986A (en) Packet switching system
JP3635169B2 (ja) データ伝送装置
JP2643978B2 (ja) パケットデータ生成装置
JPH0787059A (ja) 高速多重データ分離装置
EP1274088A3 (en) Recording system for digital broadcasting
JPH0778102A (ja) 擬似ｃｄ−ｒｏｍ装置
JP3514038B2 (ja) データ伝送方法とデータ記録方法
JPH1021648A (ja) オーディオデータ再生方式、及びドライバ
JPS61130996A (ja) ビデオ入出力装置
JPS5834500A (ja) 音声出力制御方式
JPH01106573A (ja) データ通信装置
JP2622112B2 (ja) 画像処理システム
JP2637402B2 (ja) 画像処理システム
JPS59148093A (ja) 音声メツセ−ジ変更方式
JPS59167175A (ja) 画像デ−タ処理装置
JPH01283156A (ja) フォームオーバレイオブジェクト配信方式
JPS60200679A (ja) 画像情報処理装置
JPS6097770A (ja) 画像処理装置
JP2001094621A (ja) 通信制御回路および方法
JPS60112333A (ja) 通信路配列方式
JPH08102760A (ja) 情報記憶管理装置
JPH06208452A (ja) 圧縮・伸長バッファの共通化回路
JPH11308189A (ja) 伝送フォーマット変換および伝送速度変換方式並びに本方式を用いた加入者線終端装置
JPS6298992A (ja) 画像情報サ−ビスシステム

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970722