JPH0785001A - 補間演算方式と直線補間演算装置 - Google Patents

Abstract

(57)【要約】 【目的】 直線補間の際の累積誤差の発生を防止する。 【構成】 ２つのサンプルポイントの差分を演算する減
算器１と、該減算器１による差分を所定の除数で除算す
るビットシフタ５と、該ビットシフタ５から出力される
商を所定の乗数で乗算する乗算器３ａ、３ｂ・・・・
と、該乗算器３ａ、３ｂ・・・・から出力される積に直
前のサンプルポイントの値を加算する加算器４ａ、４ｂ
・・・・を備え、前記除数を減算器１の差よりも大きく
なるような二進の値２^N とし、補間ポイントの数＋１を
ｎとすることによる前記乗数２^N ／ｎの商と余から、乗
算器３ａ、３ｂ・・・・における第一の乗数、及び第二
の乗数の値、及び個数を算出する補間演算方式により直
線補間処理を行なう。また、前記第一、及び第二の乗数
は所定のタイミングで切り換えられて乗算器３ａ、３ｂ
・・・・に供給される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、補間演算方式と直線補
間演算装置に係わり、特に２つのサンプル間の直線補間
データ生成に好適な、補間演算方式と直線補間演算装置
に関するものである。

【０００２】

【従来の技術】テレビジョン受像機などのカラーコンバ
ーゼンス又はリニアリティーを補正するデータは、一般
に画面領域を分割して各領域に対応するコンバーゼンス
補正データを記憶させているものがある。このようなデ
ータは、Ｄ／Ａコンバータにより、デジタル／アナログ
信号の変換を行なう場合に、２つのサンプルポイント間
における補正データを得るために補間すべきデータを演
算する必要があるが、このような補間データの直線補間
の概要を図６に示す。

【０００３】まず、サンプルポイントをＡ、Ｂとする場
合の距離をｔとすると、ｔ₁ ＝ｔ₂＝ｔ₃ となるよう
に、２点の補間ポイントＣ、Ｄを設定するようにする。
そして、補間ポイントＣ、ＤのレベルＶ₂ 、Ｖ₃ は、以
下に示す数式１、２により算出される。 数式１ Ｖ₂ ＝Ｖ₁ ＋〔（Ｖ₄ −Ｖ₁ ）／３〕×１ 数式２ Ｖ₃ ＝Ｖ₁ ＋〔（Ｖ₄ −Ｖ₁ ）／３〕×２

【０００４】上記した数式１、２を用いて算出された補
間ポイントＣ、ＤのレベルはＶ₂ 、Ｖ₃ 、図７に示され
ているようになる。サンプルポイントＡ、ＢのレベルＶ
₁ 、Ｖ₄ から、補間ポイントとなるＣ、ＤのレベルＶ
₂ 、Ｖ₃ を算出することで、図６に示した補間処理以前
のデータよりレベルの変化が滑らかになり、Ｄ／Ａコン
バータの分解能を拡張することができる。

【０００５】図８（ａ）、（ｂ）は数式１、２で行なわ
れる演算処理の一例を、回路ブロックで示す図である。
同図（ａ）に示されているように、サンプルポイント
Ａ、ＢのレベルＶ₁ 、Ｖ₄ のデータは、減算器１に入力
され（Ｖ₄ −Ｖ₁ ）の演算が行なわれ、サンプルポイン
トＡ、Ｂの差出力データが算出される。そして、減算器
１で算出された差出力データは、除算器２において、例
えばサンプルポイントＡ、Ｂ間が分割されている数３、
すなわち、直線補間されるサンプル点＋１で除算され
る。この除算器２で算出された商Ｖr は、サンプルポイ
ントＡ、Ｂのレベル差を均等に分割した値となる。

【０００６】除算器２で算出された商Ｖr は、乗算器３
において、所定のタイミングで切り替わる所定の乗数に
より乗算され、更に、加算器４によりサンプルポイント
ＡのレベルＶ₁ に加算される。この場合、乗算器３にお
いて、乗数が例えば１である場合は、補間ポイントＣの
レベルＶ₂ が算出され、また、例えば乗数２である場合
は補間ポイントＤのレベルＶ₃ が算出されるようにな
る。

【０００７】同図（ｂ）に示した回路ブロックでは、各
レベルＶ₁ 、Ｖ₄ は減算器１、除算器２を介し、まず、
加算器４ａによってレベルＶ₁ と商Ｖr が加算され、補
間ポイントＣのレベルＶ₂ が算出される。更に、レベル
Ｖ₂ は加算器４ｂで商Ｖr と加算されて、補間ポイント
ＤのレベルＶ₃ が算出されるようになる。

【０００８】

【発明が解決しようとする課題】ところが、このような
直線補間を行なう場合、除算器２における商が輪環（割
り切れないで特定の数列が繰り返す）してしまう場合が
あり、有限な桁数の商で乗算、加算を行なった場合、算
出される補間データに累積誤差が生じる場合が発生す
る。例えば、図６の場合サンプルポイントＡ、Ｂの差出
力データが１であるときは商Ｖr は０．３３３・・・と
なるが、適当な桁で切り上げるとその誤差分が次のサン
プル点に順次加算されることになり、各補間ポイントの
数が多くなるほど誤差が順序大きくなってしまう。

【０００９】また、補間を行なうための除算器は、加減
算器に比較して多くの論理素子が必要であり、又、演算
スピードが低下するため高速の論理素子が必要となる。
そのため、装置自体のコストがアップしてしまうという
問題があった。

【００１０】

【課題を解決するための手段】本発明は、このような問
題点を解決するためになされたもので、２つのサンプル
ポイントの差分を演算する減算手段と、該減算手段によ
る差分を所定の除数で除算するビットシフタと、該ビッ
トシフタから出力される商を所定の乗数で乗算する乗算
手段と、該乗算手段から出力された値に前記サンプルポ
イントの一方の値を加算する加算手段とを備え、前記除
数を前記減算手段の差よりも大きくなるような二進の値
２^N とし、補間ポイントの数＋１をｎとすることによる
前記乗数２^N ／ｎの商と余から、前記乗算手段における
第一の乗数、及び第二の乗数の値、及び個数を算出する
補間演算方式により直線補間処理を行なう。

【００１１】また、前記ビットシフタから出力されるデ
ータを入力すると共に、前記除数２^N と補間ポイントの
数から算出される第一、及び第二の乗数を有する２個の
レジスタと、該レジスタから出力される第一、及び第二
の乗数を選択して切換えるスイッチと、前記レジスタに
より設定される乗数と前記ビットシフタから出力される
商を乗算する乗算手段と、該乗算手段から出力された積
出力データを前記２つのサンプルポイントの一方のポイ
ントデータと加算する加算手段により直線補間演算装置
を構成する。

【００１２】また、前記ビットシフタから出力される商
を乗算する乗算手段は、前記補間データそれぞれに対応
する乗数を有し、前記乗算手段から出力される積出力デ
ータをサンプルポイントのレベルデータに加算する加算
手段とを有して構成される。

【００１３】

【作用】サンプルポイント間の差分データを、除数２^N
で除算する際にビットシフトさせることによって除算が
行われるので、除算又は乗算回路が簡易になり演算処理
が高速化する。又、除算による商の余が発生せず、補間
データに発生する誤差も少なくなるようにすることがで
きるようになる。また、補間ポイント数の変化に対し
て、容易に対応することができると共に、乗算手段の乗
数を外部から入力することも可能になる。

【００１４】

【実施例】以下、本発明の補間演算方式と直線補間演算
装置の実施例を、図１乃至図５を参照して説明する。

【００１５】図１は、本実施例の直線補間演算装置にお
いて、補間データの演算を行なう回路ブロックの一例を
示す図であり、図７と同一符号は同一部分を示してい
る。また、図２は図１に示されている回路ブロックによ
る、演算処理の概要を説明する図である。

【００１６】図１において、５は例えばシフトレジスタ
で構成されているビットシフタを示す。このビットシフ
タ５は、減算器１から出力される値より大きくなるよう
な値であり、除数が２^N となるように設定されている。
そして、前記減算器から出力される値をビットシフト動
作によって除算又は乗算（１／２^N を掛ける）するよう
にしている。

【００１７】まず、２つのサンプルポイントＡ、Ｂにお
ける８ビットのレベルデータＶ_A 、Ｖ_B を減算器１に入
力し、その差であるデータＶ_C を算出する。そして、デ
ータＶ_C は、例えば２^N で除算するために、ビットシフ
タ５においてＮビットのシフトがなされ、Ｖ_d ＜１とな
るようなデータＶ_d として出力される。このデータＶ_d
は乗算器３ａに入力され、後述する補間演算方式により
算出される所定の乗数で乗算され、データＶ_e として加
算器４ａに入力される。

【００１８】加算器４ａでは、乗算器３ａから出力され
るデータＶ_e と、算出する補間データの直前ポイントで
ある、例えばサンプルポイントＡのレベルデータＶ_A が
加算され、補間データＶ_f1として出力される。また、加
算器４ｂでは、乗算器３ｂから出力されるデータＶ_e
と、加算器４ａから出力される補間データＶ_f1が加算さ
れ、補間データＶ_f2が出力されるようになる。以下、図
示しないが、同様にして乗算器３で算出されたデータＶ
_e と、その直前に算出された補間データＶ_f の加算を、
サンプルポイントＡ、Ｂ間に設定された補間ポイントの
数だけ行なうことにより、補間データＶ_f1、Ｖ_f2・・・
を求めることができるようになる。

【００１９】次に図２により、図１に示した回路ブロッ
クによる演算処理の概要を説明する。この図に示されて
いる□は、０、１等を示す１ビットの論理値に相当し、
各数値及び計算値は２進数で示されている。なお、ビッ
トシフタ５の除数は、例えば２⁸ となるような例で説明
する。

【００２０】同図（ａ）に示されているように、まず、
サンプルポイントＢのレベルデータＶ_B と、サンプルポ
イントＡのレベルデータＶ_A の減算を行なう。そして、
その差であるデータＶ_C を、例えば除数２⁸ で除算する
ことにより、データＶ_C を８ビットシフトさせたデータ
Ｖ_d を得る。そして、後に図３で説明する乗数Ｘで乗算
して各補正ポイント間のレベル差に対応するデータＶ_e
を形成し、演算の基準となるサンプルポイントＡのレベ
ルデータＶ_A を加算する。この加算により算出される和
データの小数点以上の値が、第一番目の補間データＶ_f1
となる。

【００２１】このようにして算出された補間データＶ_f1
から、次なる補間ポイントの補間データＶ_f2を算出する
場合は、同図（ｂ）に示されているように、同図（ａ）
において求められた補間データＶ_f1、即ち、直前のポイ
ントとなるサンプルポイント、又は補間ポイントのデー
タを、乗算器３ｂの積であるデータＶ_e に加算すること
により、得ることができるようになる。

【００２２】例えばサンプリングポイントＡの値Ｖ_A が
８９、Ｂの値Ｖ_B が２５６である時に、２つの補間ポイ
ントを設定した場合、同図（ａ）に示したようにして補
間データＶ_f1を求める補間演算処理を行なうと以下に示
すようになる。 １１１１ １１１１ ・・・Ｖ_B （２５６） −） ０１０１ １００１ ・・・Ｖ_A （８９） １０１０ ０１１０ ・・・Ｖ_c ÷） １ ００００ ００００ ・・・２⁸ ０．１０１０ １１１０ ・・・Ｖ_d ×） ０１０１ ０１０１ ・・・Ｘ ００１１ １００１．１１００ ０１１０ ・・・Ｖ_e ＋） ０１０１ １００１ ・・・Ｖ_A １００１ ００１０ ・・・Ｖ_f1

【００２３】そして、補間データＶ_f1から次なる補間ポ
イントの補間データＶ_f2を求める場合は、同図（ｂ）に
示されているようして、補間データＶ_f2を求める補間演
算処理を行なうと以下に示すようになる。 ０．１０１０ １１１０ ・・・Ｖ_d ×） ０１０１ ０１０１ ・・・Ｘ ００１１ １００１．１１００ ０１１０ ・・・Ｖ_e ＋） １００１ ００１０ ・・・Ｖ_f1 １１１０ １０１１ ・・・Ｖ_f2

【００２４】なお、乗算器３ａ、３ｂ・・・により出力
される乗数Ｘは後で述べるように、ビットシフタによる
シフト数Ｎと補間すべきサンプルポイント数ｎによっ
て、最も誤差が小さくかつ均一になるように設定され
る。

【００２５】図３は、乗算器３における乗数Ｘを一覧で
示す図であり、以下、この乗数Ｘの算出する補間演算方
式について説明する。

【００２６】サンプルポイントＡ、ＢのレベルデータＶ
_A 、Ｖ_B の差であるデータＶ_C を、ビットシフタ５にお
いて、データＶ_C より大きい除数２^N で除算した場合、
図２で説明したようにビットシフトにより、商であるデ
ータＶ_d は１以下の値となる。そして、サンプルポイン
トＡ、Ｂ間に設定されている補間ポイントの数＋１をｎ
とすると、２^N ／ｎが乗数Ｘに相当する乗数となる。と
ころが、２^N ／ｎは割り切れるとは限らないので、 （数式３） ２^N ／ｎ＝Ｃ・・・ｍ （但し、ｍは余り） というように、補間ポイント間の差である商Ｃに、余り
ｍが発生する場合がある。

【００２７】この場合、数式３は以下に示す数式４のよ
うになる。 （数式４） （Ｃ×ｎ）＋ｍ＝２^N そして、乗数を求めるために、数式４を変形すると数式
５、６のようになる。 （数式５） （Ｃ×ｎ）−（Ｃ×ｍ）＋（Ｃ×ｍ）＋ｍ＝２^N （数式６） Ｃ（ｎ−ｍ）＋（Ｃ＋１）ｍ＝２^N ビットシフタ５によって行なわれるを除数２^N （Ｎビッ
トシフト）、その除数２^N を補間ポイント数ｎで除算し
た整数値をＣとして、この整数値ＣとＣ＋１を乗数Ｘ
₁ 、Ｘ₂ に割り当てる。そして、整数値Ｃ×（ｎ−ｍ）
個＋整数値（Ｃ＋１）×ｍが２^N となるようにして、で
きるだけ均一に割り当て各補間ポイントにおける乗数Ｘ
₁ 、Ｘ₂ を設定する。

【００２８】図３はビットシフタ５の除数を２⁸ に設定
（８ビットシフト）し、縦軸に補間ポイント数、横軸に
補間ポイント番号を示したものである。縦軸と横軸の交
点に乗算器３ａ、３ｂ、３ｃ・・・に出力される乗数Ｘ
₁ 、Ｘ₂ が設定されている。例えば補間ポイント数が１
５の時は前記数式３から、 （数式７） ２⁸ ／ｎ＋１＝２５６／１６＝１６・・・余りｍ＝０ であり、ｍ＝０となるから乗数は各ポイント点で全て１
６に設定される。

【００２９】また、補間ポイント数ｎが１３の時は同様
に、 （数式８） ２⁸ ／ｎ＋１＝２５６／１４＝１８・・・余りｍ＝４ であり、Ｃ＝１８、Ｃ＋１＝１９の乗数Ｘ₁ 、Ｘ₂ が採
用される。そして、数式６から設定される乗数Ｘ₁ に相
当する１８が（１３−４）＝９個、また乗数Ｘ₂ に相当
する１９が４個となる。以下、同様に各補間ポイント数
に各乗数Ｘ₁ 、Ｘ₂ が設定できる。

【００３０】このようにして求められた乗数Ｘ₁ 、Ｘ₂
を用いて、乗算器３で演算処理を行なう場合は、この二
つの値をそれぞれ有するレジスタを設け、補間ポイント
毎にレジスタを切替えるようにすれば良い。

【００３１】図４は、乗算器３ａ、３ｂ・・・に対し
て、図３に示されている乗数Ｘ₁ 、Ｘ₂ の設定を行なう
場合の概要を示す図である。この図で、Ｒ₁ は乗数Ｘ₁
が設定されているレジスタ、Ｒ₂ は乗数Ｘ₂ が設定され
ているレジスタを示す。Ｒ₃ は□で示される１ビットの
論理値が、図３の横軸に示されている１〜１６の１補間
ポイントに相当し、各補間ポイントに対してレジスタＲ
₁ 、Ｒ₂ に設定されている乗数Ｘ₁ Ｘ₂ を、均等に割り
振るような切換データを有する切換レジスタを示す。

【００３２】ＳＷはレジスタＲ₁ 、Ｒ₂ の出力を切替え
るスイッチを示し、例えば、切換レジスタＲ₃ の１ビッ
トが示すデータが０である場合は乗数Ｘ₁ 、すなわちレ
ジスタＲ₁ 、同じく１ビットが示すデータが１である場
合はレジスタＲ₂ を選択するようになされている。

【００３３】例えば、３つの補間データを求める場合、
図３に示されている補間ポイント１と２では、切換レジ
スタＲ₃ の切換データに従い、例えば、乗数Ｘ₁ とし
て、値８５が設定されているレジスタＲ₁ を選択する。
そして、補間ポイント３では乗数Ｘ₂ として、値８６が
設定されているレジスタＲ₂ を選択するようにスイッチ
ＳＷを切換えるようにする。このようにして、切換レジ
スタＲ₃ に従い、スイッチＳＷにより選択された乗数Ｘ
₁ 、又はＸ₂ を乗算器３ａ、３ｂ・・・に設定すること
で、補間データを算出することができるようになる。

【００３４】更に、サンプルポイントＡ、Ｂ間に設定さ
れる補間ポイントの数が変化した場合でも、レジスタＲ
₁ 、Ｒ₂ に設定する乗数Ｘ₁ 、Ｘ₂ の値を切り換えるこ
とで、容易に対応することができるようになる。

【００３５】次に、図５に従い、補間データの演算を行
なう場合の回路ブロックの変形例を説明する。この図に
示されている乗算器３は、設定されている補間データそ
れぞれに対応している乗数を有している。

【００３６】サンプルポイントＡ、ＢのレベルＶ_A 、Ｖ
_B は、減算器１に入力され（Ｖ_B −Ｖ_A ）の演算が行な
われ、サンプルポイントＡ、Ｂの差出力データが算出さ
れる。そして、減算器１で算出されたデータＶc はビッ
トシフタ５において、除数２^N で除算されることにより
ビットシフトがなされ、データＶ_d として乗算器３に出
力される。

【００３７】データＶ_d は乗算器３において、所定のタ
イミングで切り替わる所定の乗数により乗算されたデー
タＶ_e は、更に、加算器４によりサンプルポイントＡの
レベルＶ_A に加算される。この乗算器３に設定されてい
る乗数は、求める補間データの数がｎ個（ｎ＝補間ポイ
ントの数＋１）である場合、それぞれの補間データに対
応した１〜ｎの乗数を有している。この乗数が例えば１
である場合は、乗算器の出力はデータＶ_e1となり、加算
器４によりレベルＶ_A と加算されると補間データＶ_f1
が算出される。また、例えば乗数２である場合は、乗算
器の出力はデータＶ_e2となり、加算器４によりレベルＶ
_A と加算されると補間データＶ_f2 が算出される。

【００３８】このようにして、乗算器３に設定されてい
る乗数１〜ｎにより、補間データＶ_f1〜Ｖ_fnを算出する
ことができるようになる。また、乗算器のデータを補間
データ分有することにより、算出される補間データの誤
差を、ＬＳＢ１ビット以下にすることが可能になる。

【００３９】

【発明の効果】以上、説明したように本発明の補間演算
方式と直線補間演算装置は、２つのサンプルポイントの
差を除数２^N で除算してビットシフトさせるので、除算
器を用いて商が輪環することによる累積誤差が生じなく
なる。サンプルポイント間における補間ポイントの数が
変化した場合でも、切換レジスタに従い、乗数Ｘ₁ 、又
はＸ₂ を乗算手段に設定して各レジスタの値を換えるこ
とにより、容易に対応することができるようになる。更
に、乗算するデータ、切換レジスタを外部から設定する
ことにより、直線補間装置の汎用性が向上される。

【図面の簡単な説明】

【図１】本発明の直線補間演算装置の回路ブロックの一
例を示す図である。

【図２】本発明の直線補間演算装置の回路ブロックによ
る演算処理の概要を示す図である。

【図３】本発明の直線補間演算装置における乗算器の乗
数の一覧を示す図である。

【図４】本発明の直線補間演算装置における乗算器の乗
数設定の概要を示す図である。

【図５】本発明の直線補間演算装置の回路ブロックの変
形例を示す図である。

【図６】サンプルポイント間の直線補間を行なう場合の
データレベルの概要を示す図である。

【図７】直線補間演算処理により補間されたデータレベ
ルの概要を示す図である。

【図８】従来の直線補間演算装置の回路ブロックの一例
を示す図である。

【符号の説明】

１ 減算器 ２ 除算器 ３ 乗算器 ４ 加算器 ５ ビットシフタ Ｒ₁ 、Ｒ₂ レジスタ Ｒ₃ 切換レジスタ ＳＷ スイッチ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ２つのサンプルポイントの差分を演算す
   る減算手段と、 該減算手段による差分を所定の除数で除算するビットシ
   フタと、 該ビットシフタから出力される商を所定の乗数で乗算す
   る乗算手段と、 該乗算手段から出力された値にサンプルポイントの一方
   の値を加算する加算手段とを備え、 前記除数を前記減算手段の差よりも大きい二進数２^N と
   し、補間ポイントの数＋１をｎとすることによる前記乗
   数２^N ／ｎの商と余から、前記乗算手段における乗算数
   を設定し、前記補間ポイントに対応する補間値の直線補
   間処理を行なうことを特徴とする補間演算方式。
2. 【請求項２】 デジタル信号をアナログ信号に変換する
   際に、デジタル信号の２つのサンプルポイント間に所定
   数の補間ポイントを設け、補間データを算出することに
   より直線補間処理を行なう直線補間演算装置において、 入力された２つのサンプルポイントの差を求める減算手
   段と、 該減算手段により演算された差出力データよりも大きく
   なるような除数２^N を有し、該除数２^N で除算すること
   により前記差出力データのビットをシフトさせるビット
   シフタと、 該ビットシフタから出力されるデータを入力すると共
   に、前記除数２^N と前記補間ポイントの数から算出され
   る第一及び第二の乗数を有する２個のレジスタと、 該レジスタから出力される前記第一及び第二の乗数を選
   択して切換えるスイッチと、 前記レジスタにより設定される乗数と前記ビットシフタ
   から出力される商を乗算する乗算手段と、 該乗算手段から出力された積出力データを前記２つのサ
   ンプルポイントの間の直前のポイントデータと加算する
   加算手段と、 を有していることを特徴とする直線補間演算装置。
3. 【請求項３】 デジタル信号をアナログ信号に変換する
   際に、デジタル信号の第一のサンプルポイントと第二の
   サンプルポイントの間に所定数の補間ポイントを設け、
   補間データを算出することにより直線補間処理を行なう
   直線補間演算装置において、 前記第二のサンプルポイントと前記第一のサンプルポイ
   ントの差データを求める減算手段と、 該減算手段により演算された差よりも大きくなるような
   除数２^N を有し、該除数２^N で除算することにより前記
   減算手段の差出力データのビットをシフトさせるビット
   シフタと、 前記補間データそれぞれに対応する乗数を有する乗算手
   段と、 該乗算手段から出力される積データを前記第一のサンプ
   ルポイントのレベルデータに加算する加算手段と、 を有していることを特徴とする直線補間演算装置。