JPH0783848A - プリント基板パターン検査装置 - Google Patents
プリント基板パターン検査装置Info
- Publication number
- JPH0783848A JPH0783848A JP22629693A JP22629693A JPH0783848A JP H0783848 A JPH0783848 A JP H0783848A JP 22629693 A JP22629693 A JP 22629693A JP 22629693 A JP22629693 A JP 22629693A JP H0783848 A JPH0783848 A JP H0783848A
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- area
- circuit
- pattern
- generation unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Length Measuring Devices By Optical Means (AREA)
Abstract
(57)【要約】
【目的】プリント基板のパターンで複数種類のパターン
が混在する基板に対して、各パターンの領域別に適用す
る検査方式を自動的に割当てることで正確に検査する。 【構成】細線回路４で、対象パターンの２値画像データ
を細線化し信号パターン部の線幅を”１”とする。次に
１画素縮小回路５で、この細線画像データに対して分岐
点・端点以外の線幅が”１”の部分を除去する。さらに
検査領域分割データ生成部６で、１画素縮小回路５より
得られる縮小画像データの”１”の部分を、拡大処理を
施し検査領域を割り当てる。検査領域分割データ生成部
６で生成された検査領域の部分は面積比較検査を、他の
部分の信号パターンを設計ルール検査をそれぞれ適用す
る。
が混在する基板に対して、各パターンの領域別に適用す
る検査方式を自動的に割当てることで正確に検査する。 【構成】細線回路４で、対象パターンの２値画像データ
を細線化し信号パターン部の線幅を”１”とする。次に
１画素縮小回路５で、この細線画像データに対して分岐
点・端点以外の線幅が”１”の部分を除去する。さらに
検査領域分割データ生成部６で、１画素縮小回路５より
得られる縮小画像データの”１”の部分を、拡大処理を
施し検査領域を割り当てる。検査領域分割データ生成部
６で生成された検査領域の部分は面積比較検査を、他の
部分の信号パターンを設計ルール検査をそれぞれ適用す
る。
Description
【０００１】
【産業上の利用分野】本発明は、プリント基板パターン
検査装置に関し、特に電源・ＧＮＤと信号ライン混在の
ミックス層、アナログ層および複雑な変則パターン混在
層といった基板の配線パターン外観を検査するプリント
基板パターン検査装置に関する。
検査装置に関し、特に電源・ＧＮＤと信号ライン混在の
ミックス層、アナログ層および複雑な変則パターン混在
層といった基板の配線パターン外観を検査するプリント
基板パターン検査装置に関する。
【０００２】
【従来の技術】従来のプリント基板パターン検査装置と
しては、設計ルール検査方式によるもの、パターンの特
徴を抽出しマスタとの比較データ容量を減らし高速に検
査する特徴比較方式によるもの、さらに両者を併用し検
査精度を向上させたものが多くある。例えば”ラジアル
マッチングを用いたプリント基板検査”精密工学会誌，
Ｖｏｌ．５６，Ｎｏ．８，ｐｐ３０〜３３，１９９０に
示されるように専用の測長センサとパターンコードを用
いたパターン検査装置がある。
しては、設計ルール検査方式によるもの、パターンの特
徴を抽出しマスタとの比較データ容量を減らし高速に検
査する特徴比較方式によるもの、さらに両者を併用し検
査精度を向上させたものが多くある。例えば”ラジアル
マッチングを用いたプリント基板検査”精密工学会誌，
Ｖｏｌ．５６，Ｎｏ．８，ｐｐ３０〜３３，１９９０に
示されるように専用の測長センサとパターンコードを用
いたパターン検査装置がある。
【０００３】図９及び図１０はこの従来のパターン検査
装置の検査方法を説明する図である。図９は、測長セン
サを示し、この測長センサは、検査中心１０１に対して
放射線状の延びた１６本の測長画素列１０２からなる。
各々の測長画素列１０２は検査中心１０１に対して対象
のものどうしが対をなしている。この測長センサを用い
て測定して対象パターンを各測長画素列１０２で計測さ
れたデータを測長画素列１０２における長さと対称性を
要素としてコード化する。次いでコード化されたデータ
とあらかじめ作成されたコード化辞書とを比較して対象
パターンのコードを正常パターンの点のものか欠陥パタ
ーンの点のものかを判定する。
装置の検査方法を説明する図である。図９は、測長セン
サを示し、この測長センサは、検査中心１０１に対して
放射線状の延びた１６本の測長画素列１０２からなる。
各々の測長画素列１０２は検査中心１０１に対して対象
のものどうしが対をなしている。この測長センサを用い
て測定して対象パターンを各測長画素列１０２で計測さ
れたデータを測長画素列１０２における長さと対称性を
要素としてコード化する。次いでコード化されたデータ
とあらかじめ作成されたコード化辞書とを比較して対象
パターンのコードを正常パターンの点のものか欠陥パタ
ーンの点のものかを判定する。
【０００４】図１０は対象パターンの測長センサによる
コード化判定列を示す模式図である。図１０（ａ）は、
対象パターンが正常パターンの場合で対象パターンの各
測長画素列１０２（上下方向（９０°）の測長画素列１
０３、左右方向（０°）の測長画素列１０４、斜め方向
（４５°）の測長画素列１０５を図示）における長さが
中心１０１に対し対称である。図１０（ｂ）は、線細り
欠陥の場合である。この場合、正常パターンと比較する
と、パターンの上下方向の測長画素列１０３の対におけ
る長さは等しいが、左右方向の測長画素列１０４の対に
おける対称性は保存されているものの長さが短くなり、
斜め方向の測長画素列１０５における長さは非対称にな
る。一方図１０（ｃ）は、線太り欠陥の場合であるが、
正常なパターンと比較すると、上下方向，斜め方向は正
常パターンと等しいが、左右方向は非対称となる。
コード化判定列を示す模式図である。図１０（ａ）は、
対象パターンが正常パターンの場合で対象パターンの各
測長画素列１０２（上下方向（９０°）の測長画素列１
０３、左右方向（０°）の測長画素列１０４、斜め方向
（４５°）の測長画素列１０５を図示）における長さが
中心１０１に対し対称である。図１０（ｂ）は、線細り
欠陥の場合である。この場合、正常パターンと比較する
と、パターンの上下方向の測長画素列１０３の対におけ
る長さは等しいが、左右方向の測長画素列１０４の対に
おける対称性は保存されているものの長さが短くなり、
斜め方向の測長画素列１０５における長さは非対称にな
る。一方図１０（ｃ）は、線太り欠陥の場合であるが、
正常なパターンと比較すると、上下方向，斜め方向は正
常パターンと等しいが、左右方向は非対称となる。
【０００５】
【発明が解決しようとする課題】従来のプリント基板パ
ターン検査装置には設計ルール検査方式によるもの、パ
ターンの特徴を抽出しマスタとの比較データ容量を減ら
し高速に検査する特徴比較方式によるもの、さらに両者
を併用し検査精度を向上させたものが多くあるが、いず
れも信号パターン層、ＧＮＤ．電源層など複数のパター
ンが混在したミックス層などに対しては、検査パラーメ
ータの設定が複雑になり、各パターン領域に対して同時
に正確な検査ができないといった問題や疑似欠陥の発生
といった問題がある。
ターン検査装置には設計ルール検査方式によるもの、パ
ターンの特徴を抽出しマスタとの比較データ容量を減ら
し高速に検査する特徴比較方式によるもの、さらに両者
を併用し検査精度を向上させたものが多くあるが、いず
れも信号パターン層、ＧＮＤ．電源層など複数のパター
ンが混在したミックス層などに対しては、検査パラーメ
ータの設定が複雑になり、各パターン領域に対して同時
に正確な検査ができないといった問題や疑似欠陥の発生
といった問題がある。
【０００６】特に、上述した従来の測長センサをもちい
たパターン検査装置では、放射状に延びる測長センサを
もちいて検査中心部のパターン状態をコード化し、あら
かじめ作成する辞書コードと比較して欠陥検出を行うの
で、 ・ミックス層等の複雑なパターンが混在する基板に対応
する辞書コードの作成が混雑であり、正確な基板検査が
できない。
たパターン検査装置では、放射状に延びる測長センサを
もちいて検査中心部のパターン状態をコード化し、あら
かじめ作成する辞書コードと比較して欠陥検出を行うの
で、 ・ミックス層等の複雑なパターンが混在する基板に対応
する辞書コードの作成が混雑であり、正確な基板検査が
できない。
【０００７】・ＧＮＤ・電源、アナログパターン、変則
パターンなど複雑なパターンで疑似欠陥が発生する。 と言った問題がある。
パターンなど複雑なパターンで疑似欠陥が発生する。 と言った問題がある。
【０００８】
【課題を解決するための手段】本発明のプリント検査装
置は、対象配線パターンの配線パターン部分が第１の値
でそれ以外の部分が第２の値となる２値の画像を得る撮
像２値化回路と、この撮像２値化回路より得られる２値
画像を検査対象信号パターン部の線幅が１画素幅となる
段数で細線化する細線回路と、この細線回路で得られる
細線画像に対し３×３マスクオペレータにより分岐点・
端点を保存し線幅が１画素幅部分を除去する１画素縮小
回路と、この１画素縮小回路から得られる画像に対して
あらかじめ指定する拡大数で拡大処理を施して検査領域
を生成する検査領域分割データ生成部と、前記撮像２値
化回路で得た２値画像をパターン設計基準と比較して欠
陥検出を行う設計ルール検査部と、この設計ルール検査
部で検出した欠陥のうち前記検査領域分割データ生成部
から得られる検査領域内の欠陥は疑似欠陥の候補として
除去して設計ルール検査の結果として出力する設計ルー
ル検査結果判定部と、前記検査領域分割データ生成部か
ら得られる検査領域内の前記撮像２値化回路で得た２値
画像の前記第１の値の部分を切り出す面積比較画像生成
部と、この面積比較画像生成部から出力される面積検査
用画像とあらかじめ記憶しているマスタの面積検査用画
像を比較し許容値以上の面積差を持つ部分を欠陥として
検出する面積比較検査部とを含んで構成される。
置は、対象配線パターンの配線パターン部分が第１の値
でそれ以外の部分が第２の値となる２値の画像を得る撮
像２値化回路と、この撮像２値化回路より得られる２値
画像を検査対象信号パターン部の線幅が１画素幅となる
段数で細線化する細線回路と、この細線回路で得られる
細線画像に対し３×３マスクオペレータにより分岐点・
端点を保存し線幅が１画素幅部分を除去する１画素縮小
回路と、この１画素縮小回路から得られる画像に対して
あらかじめ指定する拡大数で拡大処理を施して検査領域
を生成する検査領域分割データ生成部と、前記撮像２値
化回路で得た２値画像をパターン設計基準と比較して欠
陥検出を行う設計ルール検査部と、この設計ルール検査
部で検出した欠陥のうち前記検査領域分割データ生成部
から得られる検査領域内の欠陥は疑似欠陥の候補として
除去して設計ルール検査の結果として出力する設計ルー
ル検査結果判定部と、前記検査領域分割データ生成部か
ら得られる検査領域内の前記撮像２値化回路で得た２値
画像の前記第１の値の部分を切り出す面積比較画像生成
部と、この面積比較画像生成部から出力される面積検査
用画像とあらかじめ記憶しているマスタの面積検査用画
像を比較し許容値以上の面積差を持つ部分を欠陥として
検出する面積比較検査部とを含んで構成される。
【０００９】
【実施例】次に、本発明の実施例について図面を参照し
て詳細に説明する。
て詳細に説明する。
【００１０】図１は、本発明の一実施例を示すブロック
図である。以下、図１に示す信号の流れに沿って動作を
説明する。
図である。以下、図１に示す信号の流れに沿って動作を
説明する。
【００１１】被検査対象となる配線パターンを光電変換
スキャナ１で走査して得られるビデオ信号ｄを、前処理
部２でＡ／Ｄ変換し更に平滑化によるノイズ除去を行い
デジタル画像データｅに変換し、２値化回路３でパター
ン部が”１”，それ以外の部分を”０”の値に２値化し
た２値画像データｆを得る。
スキャナ１で走査して得られるビデオ信号ｄを、前処理
部２でＡ／Ｄ変換し更に平滑化によるノイズ除去を行い
デジタル画像データｅに変換し、２値化回路３でパター
ン部が”１”，それ以外の部分を”０”の値に２値化し
た２値画像データｆを得る。
【００１２】図２は、配線パターンの電源・ＧＮＤ（Ｇ
Ｖ）部Ａと信号パターンＢが混在するミックス層の２値
画像データｆの一例を示す模式図であり、（ａ）は欠陥
のないマスタとなる画像を、（ｂ）は欠陥として欠損ｅ
１，ブリッズｅ２，断線ｅ３のある画像を示している
が、ブリッジｅ２は信号パターンＢの幅と同程度のパタ
ーン幅をもつ幅広のブリッジであり従来の設計ルール検
査方式では検出されず、また断線ｅ３も間隔が広く、従
来の設計ルール検査方式では欠陥として検出されないも
のである。また両図には、従来の設計ルール検査方式に
おいて疑似欠陥（誤報）として検出される可能性のある
凸鋭角部Ｅ１，凹鋭角部Ｅ２を含んでいる。凸鋭角部Ｅ
１は線細り欠陥として、凹鋭角部Ｅ２は線間隔不良部と
して疑似欠陥検出されうる。
Ｖ）部Ａと信号パターンＢが混在するミックス層の２値
画像データｆの一例を示す模式図であり、（ａ）は欠陥
のないマスタとなる画像を、（ｂ）は欠陥として欠損ｅ
１，ブリッズｅ２，断線ｅ３のある画像を示している
が、ブリッジｅ２は信号パターンＢの幅と同程度のパタ
ーン幅をもつ幅広のブリッジであり従来の設計ルール検
査方式では検出されず、また断線ｅ３も間隔が広く、従
来の設計ルール検査方式では欠陥として検出されないも
のである。また両図には、従来の設計ルール検査方式に
おいて疑似欠陥（誤報）として検出される可能性のある
凸鋭角部Ｅ１，凹鋭角部Ｅ２を含んでいる。凸鋭角部Ｅ
１は線細り欠陥として、凹鋭角部Ｅ２は線間隔不良部と
して疑似欠陥検出されうる。
【００１３】本実施例では、従来の設計ルール検査方式
だけでは見逃すような欠陥を正確に検出し、かつ、従来
技術では検査できなかったミックス層を例にとり、この
種のミックク層、アナログ層、複雑な変則パターン混在
層といった基板の配線パターン検査を以下の動作で可能
にする。
だけでは見逃すような欠陥を正確に検出し、かつ、従来
技術では検査できなかったミックス層を例にとり、この
種のミックク層、アナログ層、複雑な変則パターン混在
層といった基板の配線パターン検査を以下の動作で可能
にする。
【００１４】まず、細線回路４で、２値画像データｆを
入力し、線幅基準公差に基づき指定される細線処理段数
の細線処理が行われる。この細線回路４は、線幅基準公
差下限値に一致する線幅のパターンを線幅”１（画
素）”にするまでの細線処理段数を設定し２値画像デー
タｆに対して被検査パターンの信号パターン部を線幅”
１”とした細線画像データｇを出力する。図３は、図２
（ｂ）の２値画像データｆを細線回路４で処理した細線
画像データｇを示す。図３に示すように、信号パターン
部Ｂは線幅”１”となり、ＧＶ部Ａは線幅”１”より大
きなかたまりを持つ画像となる。また細線化により、ブ
リッジ部ｅ２の両端で分岐点ｃ１が、断線部ｅ３の両端
で端点ｃ２が、さらにＧＶ部Ａの凸鋭角部Ｅ１付近で形
状の影響から端点ｃ２が生じている。
入力し、線幅基準公差に基づき指定される細線処理段数
の細線処理が行われる。この細線回路４は、線幅基準公
差下限値に一致する線幅のパターンを線幅”１（画
素）”にするまでの細線処理段数を設定し２値画像デー
タｆに対して被検査パターンの信号パターン部を線幅”
１”とした細線画像データｇを出力する。図３は、図２
（ｂ）の２値画像データｆを細線回路４で処理した細線
画像データｇを示す。図３に示すように、信号パターン
部Ｂは線幅”１”となり、ＧＶ部Ａは線幅”１”より大
きなかたまりを持つ画像となる。また細線化により、ブ
リッジ部ｅ２の両端で分岐点ｃ１が、断線部ｅ３の両端
で端点ｃ２が、さらにＧＶ部Ａの凸鋭角部Ｅ１付近で形
状の影響から端点ｃ２が生じている。
【００１５】次に、１画素縮小回路５で、細線回路４で
得られる細線画像データｇを入力し分岐点・端点以外の
線幅が”１”の部分を図８に示す１画素縮小３×３マス
クオペレータＭ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｍ６，Ｍ
７，Ｍ８を用いて除去する。細線画像データｇに３×３
マスクオペレータＭ１〜Ｍ８を同時に走査し、いずれか
のマスクパターンとデータが一致した場合に中心画素
を”０”とする。図４は図３の細線画像データｇを１画
素縮小回路５で処理して得られる縮小画像データｈを示
す。図４に示すようにＧＶ部Ａの細線化後のパターンと
分岐点ｃ１，端点ｃ２の画素だけが”１”の画像データ
となる。
得られる細線画像データｇを入力し分岐点・端点以外の
線幅が”１”の部分を図８に示す１画素縮小３×３マス
クオペレータＭ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｍ６，Ｍ
７，Ｍ８を用いて除去する。細線画像データｇに３×３
マスクオペレータＭ１〜Ｍ８を同時に走査し、いずれか
のマスクパターンとデータが一致した場合に中心画素
を”０”とする。図４は図３の細線画像データｇを１画
素縮小回路５で処理して得られる縮小画像データｈを示
す。図４に示すようにＧＶ部Ａの細線化後のパターンと
分岐点ｃ１，端点ｃ２の画素だけが”１”の画像データ
となる。
【００１６】さらに検査領域分割データ生成部６で、１
画素縮小回路５より得られる縮小画像データｈの”１”
の部分をあらかじめ指定した拡大段数で拡大処理を施
す。図５に示すようにこの際、２つの拡大段数を設定
し、１うは分岐点ｃ１，端点ｃ２の孤立した”１”画素
点をＮ×Ｎの正方形領域ＢＢに拡大させ、もう一方はＧ
Ｖ部Ａの細線化後のパターンの”１”画素点のかたまり
領域を外側にＭ画素拡大した領域のＡＡに拡大させる。
図５は図４の縮小画像データｈを検査領域分割データ生
成部６で処理して得られる検査領域データｍを示す。図
５に示すよう得られた検査領域データｍは、ＧＶ部Ａを
取り囲む領域ＡＡ、分岐点を生じるブリッズｅ２および
端点を生じる断線ｅ３を取り囲む領域ＢＢを”１”で指
定することになる。
画素縮小回路５より得られる縮小画像データｈの”１”
の部分をあらかじめ指定した拡大段数で拡大処理を施
す。図５に示すようにこの際、２つの拡大段数を設定
し、１うは分岐点ｃ１，端点ｃ２の孤立した”１”画素
点をＮ×Ｎの正方形領域ＢＢに拡大させ、もう一方はＧ
Ｖ部Ａの細線化後のパターンの”１”画素点のかたまり
領域を外側にＭ画素拡大した領域のＡＡに拡大させる。
図５は図４の縮小画像データｈを検査領域分割データ生
成部６で処理して得られる検査領域データｍを示す。図
５に示すよう得られた検査領域データｍは、ＧＶ部Ａを
取り囲む領域ＡＡ、分岐点を生じるブリッズｅ２および
端点を生じる断線ｅ３を取り囲む領域ＢＢを”１”で指
定することになる。
【００１７】本実施例ではさらにこの検査領域データｍ
の”１”の領域は面積比較検査で、これ以外の領域は設
計ルール検査で処理するように動作する。
の”１”の領域は面積比較検査で、これ以外の領域は設
計ルール検査で処理するように動作する。
【００１８】設計ルール検査部７で、２値化回路３より
２値画像データｆを逐次読み込み入力したパターンをパ
ターン設計基準（回路幅，間隔等）と比較し設計基準を
満たさない部分を欠陥として検出し設計ルール検査血管
データｏを出力する。さらに次の設計ルール検査結果判
定部８で、この設計ルール検査血管データｏと検査領域
分割データ生成部６で生成された検査領域データｍを同
時に読み込み、得られた設計ルール検査血管データｏの
うち検査領域データｍの”１”の領域に発生した欠陥は
疑似欠陥の可能性があるとして除去し設計ルール検査血
管データｒ１を検査結果判定部１１に出力する。
２値画像データｆを逐次読み込み入力したパターンをパ
ターン設計基準（回路幅，間隔等）と比較し設計基準を
満たさない部分を欠陥として検出し設計ルール検査血管
データｏを出力する。さらに次の設計ルール検査結果判
定部８で、この設計ルール検査血管データｏと検査領域
分割データ生成部６で生成された検査領域データｍを同
時に読み込み、得られた設計ルール検査血管データｏの
うち検査領域データｍの”１”の領域に発生した欠陥は
疑似欠陥の可能性があるとして除去し設計ルール検査血
管データｒ１を検査結果判定部１１に出力する。
【００１９】一方、この設計ルール検査の処理と並列
に、面積比較（完全比較）検査の処理が行われる。
に、面積比較（完全比較）検査の処理が行われる。
【００２０】面積比較画像生成部９で、２値化回路３か
らの２値画像データｆと検査領域分割データ生成部６で
得られる検査領域データｍを逐次読み込み、検査領域デ
ータｍの”１”の部分に一致する２値画像データを切り
出した面積比較画像データｎを出力する。図６は図５の
検査領域データｍにより図２（ｂ）の２値画像データｆ
から切り出された面積比較検査用の面積比較画像データ
ｎである。図６に示すように、ＧＶ部Ａと分岐点が発生
したブリッジｅ２、端点が生じた断線ｅ３を含んだ領域
Ｂｅ２，Ｂｅ３のみが”１”でその他は”０”の画像デ
ータとなる。
らの２値画像データｆと検査領域分割データ生成部６で
得られる検査領域データｍを逐次読み込み、検査領域デ
ータｍの”１”の部分に一致する２値画像データを切り
出した面積比較画像データｎを出力する。図６は図５の
検査領域データｍにより図２（ｂ）の２値画像データｆ
から切り出された面積比較検査用の面積比較画像データ
ｎである。図６に示すように、ＧＶ部Ａと分岐点が発生
したブリッジｅ２、端点が生じた断線ｅ３を含んだ領域
Ｂｅ２，Ｂｅ３のみが”１”でその他は”０”の画像デ
ータとなる。
【００２１】次に、面積比較検査部１０で、この面積比
較画像データ生成部９で生成された面積比較画像データ
ｎをあらかじめ同様の動作で得たマスタの面積比較画像
データｎ０（図７）とパターン部の面積を比較し、設定
した欠陥判定許容値以上面積差を持つ部分を検出しこれ
を面積比較欠陥データｒ２として検査結果判定部１１に
出力する。この場合、マスタでは、ブリッジ，端点が無
いため被検査パターンの面積比較画像データｎ上のブリ
ッジ，端点を含む領域Ｂｅ２，Ｂｅ３がマスタとの面積
差を生み、欠陥と判定される。
較画像データ生成部９で生成された面積比較画像データ
ｎをあらかじめ同様の動作で得たマスタの面積比較画像
データｎ０（図７）とパターン部の面積を比較し、設定
した欠陥判定許容値以上面積差を持つ部分を検出しこれ
を面積比較欠陥データｒ２として検査結果判定部１１に
出力する。この場合、マスタでは、ブリッジ，端点が無
いため被検査パターンの面積比較画像データｎ上のブリ
ッジ，端点を含む領域Ｂｅ２，Ｂｅ３がマスタとの面積
差を生み、欠陥と判定される。
【００２２】最終的に検査結果判定部１１で、設計ルー
ル検査判定部８から出力される設計ルール検査欠陥デー
タｒ１と、面積比較検査部１０から出力される面積比較
欠陥データｒ２をまとめて欠陥検出結果ｓを出力する。
ル検査判定部８から出力される設計ルール検査欠陥デー
タｒ１と、面積比較検査部１０から出力される面積比較
欠陥データｒ２をまとめて欠陥検出結果ｓを出力する。
【００２３】
【発明の効果】上述したように本発明のプリント基板パ
ターン検査装置は、設計ルール検査と面積比較検査を併
用し、かつパターンの２値化画像を細線化と縮小・拡大
処理により設計ルール検査では疑似欠陥を検出する可能
性がある検査領域を生成し、各方式の検査を領域別に適
用して基板全面を検査する装置なので、従来のように、
信号パターン層、ＧＮＤ・電源層など複数のパターンが
混在したミックス層などに対しては、検査パラーメータ
の設定が複雑になり各パターン領域に対して同時に正確
な検査ができないといった問題や疑似欠陥の発生といっ
た問題が一切なく、複雑なパターンを正確に欠陥検出を
行うことができる。
ターン検査装置は、設計ルール検査と面積比較検査を併
用し、かつパターンの２値化画像を細線化と縮小・拡大
処理により設計ルール検査では疑似欠陥を検出する可能
性がある検査領域を生成し、各方式の検査を領域別に適
用して基板全面を検査する装置なので、従来のように、
信号パターン層、ＧＮＤ・電源層など複数のパターンが
混在したミックス層などに対しては、検査パラーメータ
の設定が複雑になり各パターン領域に対して同時に正確
な検査ができないといった問題や疑似欠陥の発生といっ
た問題が一切なく、複雑なパターンを正確に欠陥検出を
行うことができる。
【図１】本発明の一実施例を示すブロック図である。
【図２】図１に示す２値化回路３が出力する２値画像デ
ータの一例を示す模式図であり、（ａ）は欠陥のないマ
スタとなる画像を、（ｂ）は欠陥として欠損，ブリッ
ジ，断線のある画像を示している。
ータの一例を示す模式図であり、（ａ）は欠陥のないマ
スタとなる画像を、（ｂ）は欠陥として欠損，ブリッ
ジ，断線のある画像を示している。
【図３】図１に示す細線回路４で得られる細線画像デー
タｇを示す模式図である。
タｇを示す模式図である。
【図４】図１に示す１画素縮小回路５で処理して得られ
る縮小画像エータｈの模式図である。
る縮小画像エータｈの模式図である。
【図５】図１に示す検査領域分割データ生成部６で処理
して得られる検査領域データｍの模式図である。
して得られる検査領域データｍの模式図である。
【図６】図１に示す面積比較画像生成部９で得られる面
積比較画像データｎの模式図である。
積比較画像データｎの模式図である。
【図７】図１に示す面積比較検査部１０で用いるマスタ
の面積比較座像の図である。
の面積比較座像の図である。
【図８】図１に示す１画素縮小回路５で用いる１画素縮
小３×３オペレータを示す図である。
小３×３オペレータを示す図である。
【図９】従来のパターン検査装置で用いる測長センサの
図である。
図である。
【図１０】図９に示す測長センサを用いた従来のパター
ン検査装置の検査方法を説明する図で、（ａ）は正常な
パターンを検査した場合、（ｂ）は線細欠陥を検査した
場合、（ｃ）は線太り欠陥を検査した場合を示す。
ン検査装置の検査方法を説明する図で、（ａ）は正常な
パターンを検査した場合、（ｂ）は線細欠陥を検査した
場合、（ｃ）は線太り欠陥を検査した場合を示す。
【符号の説明】 １ 光電変換スキャナ ２ 前処理部 ３ ２値化回路 ４ 細線回路 ５ １画素縮小回路 ６ 検査領域分割データ生成部 ７ 設計ルール検査部 ８ 設計ルール検査判定部 ９ 面積比較画像生成部 １０ 面積比較部 １１ 検査結果出力部 １０１ 検査中心 １０２ 測長画素 １０３ 上下（９０°）方向測長画素対 １０４ 左右（０°）方向測長画素対 １０５ 斜め（４５°）方向測長画素対
Claims (3)
- 【請求項１】 対象配線パターンの配線パターン部分が
第１の値でそれ以外の部分が第２の値となる２値の画像
を得る撮像２値化回路と、この撮像２値化回路より得ら
れる２値画像を検査対象信号パターン部の線幅が１画素
幅となる段数で細線化する細線回路と、この細線回路で
得られる細線画像に対し３×３マスクオペレータにより
分岐点・端点を保存し線幅が１画素幅部分を除去する１
画素縮小回路と、この１画素縮小回路から得られる画像
に対してあらかじめ指定する拡大数で拡大処理を施して
検査領域を生成する検査領域分割データ生成部と、前記
撮像２値化回路で得た２値画像をパターン設計基準と比
較して欠陥検出を行う設計ルール検査部と、この設計ル
ール検査部で検出した欠陥のうち前記検査領域分割デー
タ生成部から得られる検査領域内の欠陥は疑似欠陥の候
補として除去して設計ルール検査の結果として出力する
設計ルール検査結果判定部と、前記検査領域分割データ
生成部から得られる検査領域内の前記撮像２値化回路で
得た２値画像の前記第１の値の部分を切り出す面積比較
画像生成部と、この面積比較画像生成部から出力される
面積検査用画像とあらかじめ記憶しているマスタの面積
検査用画像を比較し許容値以上の面積差を持つ部分を欠
陥として検出する面積比較検査部とを含むことを特徴と
するプリント基板パターン検査装置。 - 【請求項２】 対象配線パターンの配線パターン部分が
第１の値でそれ以外の部分が第２の値となる２値の画像
を得る撮像２値化回路と、この撮像２値化回路より得ら
れる２値画像を検査対象信号パターン部の線幅が１画素
幅となる段数で細線化する細線回路と、この細線回路で
得られる細線画像に対し３×３マスクオペレータにより
分岐点・端点を保存し線幅が１画素幅部分を除去する１
画素縮小回路と、この１画素縮小回路から得られる画像
に対してあらかじめ指定する拡大数で拡大処理を施して
検査領域を生成する検査領域分割データ生成部と、前記
撮像２値化回路で得た２値画像をパターン設計基準と比
較して欠陥検出を行う設計ルール検査部と、この設計ル
ール検査部で検出した欠陥のうち前記検査領域分割デー
タ生成部から得られる検査領域内の欠陥は疑似欠陥の候
補として除去して設計ルール検査の結果として出力する
設計ルール検査結果判定部とを含むことを特徴とするプ
リント基板パターン検査装置。 - 【請求項３】 対象配線パターンの配線パターン部分が
第１の値でそれ以外の部分が第２の値となる２値の画像
を得る撮像２値化回路と、この撮像２値化回路より得ら
れる２値画像を検査対象信号パターン部の線幅が１画素
幅となる段数で細線化する細線回路と、この細線回路で
得られる細線画像に対し３×３マスクオペレータにより
分岐点・端点を保存し線幅が１画素幅部分を除去する１
画素縮小回路と、この１画素縮小回路から得られる画像
に対してあらかじめ指定する拡大数で拡大処理を施して
検査領域を生成する検査領域分割データ生成部と、この
検査領域分割データ生成部から得られる検査領域内の前
記撮像２値化回路で得た２値画像の前記第１の値の部分
を切り出す面積比較画像生成部と、この面積比較画像生
成部から出力される面積検査用画像とあらかじめ記憶し
ているマスタの面積検査用画像を比較し許容値以上の面
積差を持つ部分を欠陥として検出する面積比較検査部と
を含むことを特徴とするプリント基板パターン検査装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22629693A JP2576768B2 (ja) | 1993-09-13 | 1993-09-13 | プリント基板パターン検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22629693A JP2576768B2 (ja) | 1993-09-13 | 1993-09-13 | プリント基板パターン検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0783848A true JPH0783848A (ja) | 1995-03-31 |
| JP2576768B2 JP2576768B2 (ja) | 1997-01-29 |
Family
ID=16842991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22629693A Expired - Fee Related JP2576768B2 (ja) | 1993-09-13 | 1993-09-13 | プリント基板パターン検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2576768B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107072077A (zh) * | 2017-03-21 | 2017-08-18 | 常州安泰诺特种印制板有限公司 | 5g通讯用高频多层印制线路板制作工艺及其制成的线路板 |
-
1993
- 1993-09-13 JP JP22629693A patent/JP2576768B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107072077A (zh) * | 2017-03-21 | 2017-08-18 | 常州安泰诺特种印制板有限公司 | 5g通讯用高频多层印制线路板制作工艺及其制成的线路板 |
| CN107072077B (zh) * | 2017-03-21 | 2018-06-01 | 常州安泰诺特种印制板有限公司 | 5g通讯用高频多层印制线路板制作工艺及其制成的线路板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2576768B2 (ja) | 1997-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3566470B2 (ja) | パターン検査方法及びその装置 | |
| JPS59157505A (ja) | パタ−ン検査装置 | |
| KR960013357B1 (ko) | 화상데이타 검사방법 및 장치 | |
| JP2005121546A (ja) | 欠陥検査方法 | |
| JPH0210461B2 (ja) | ||
| JPH0783848A (ja) | プリント基板パターン検査装置 | |
| JP2500758B2 (ja) | プリント基板パタ―ン検査装置 | |
| JPH06288738A (ja) | 配線パターン検査装置 | |
| JP2003203218A (ja) | 外観検査装置および方法 | |
| JPH0429041A (ja) | 配線パターン検査装置 | |
| JP2850601B2 (ja) | プリント基板パターン検査装置 | |
| JPH06249792A (ja) | プリント基板パターン検査装置 | |
| JPH04319649A (ja) | スルーホール検査装置 | |
| JPH058762B2 (ja) | ||
| JP2002198406A (ja) | 外観検査方法 | |
| JPH10170449A (ja) | 配線パターン検査方法およびその装置 | |
| JP2998518B2 (ja) | パターン検査装置 | |
| JP2536727B2 (ja) | パタ―ン検査装置 | |
| JPH04310852A (ja) | 微小欠陥検出装置 | |
| JP2000294139A (ja) | 周期性パターンの欠陥検査方法及び装置 | |
| JP2787851B2 (ja) | パターン特徴抽出装置 | |
| JPH0750037B2 (ja) | 配線パターン検査装置 | |
| JP2822747B2 (ja) | ランド検査装置 | |
| JPS61239105A (ja) | 印刷パタ−ンの検査方法 | |
| JPH05126756A (ja) | プリント基板パターン検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960917 |
|
| LAPS | Cancellation because of no payment of annual fees |