JPH077973B2 - データ送受信装置及びその制御方法 - Google Patents
データ送受信装置及びその制御方法Info
- Publication number
- JPH077973B2 JPH077973B2 JP4015381A JP1538192A JPH077973B2 JP H077973 B2 JPH077973 B2 JP H077973B2 JP 4015381 A JP4015381 A JP 4015381A JP 1538192 A JP1538192 A JP 1538192A JP H077973 B2 JPH077973 B2 JP H077973B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- reception
- receiving
- transmitting
- microprocessors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F24—HEATING; RANGES; VENTILATING
- F24F—AIR-CONDITIONING; AIR-HUMIDIFICATION; VENTILATION; USE OF AIR CURRENTS FOR SCREENING
- F24F11/00—Control or safety arrangements
- F24F11/62—Control or safety arrangements characterised by the type of control or by internal processing, e.g. using fuzzy logic, adaptive control or estimation of values
- F24F11/63—Electronic processing
- F24F11/64—Electronic processing using pre-stored data
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F24—HEATING; RANGES; VENTILATING
- F24F—AIR-CONDITIONING; AIR-HUMIDIFICATION; VENTILATION; USE OF AIR CURRENTS FOR SCREENING
- F24F11/00—Control or safety arrangements
- F24F11/30—Control or safety arrangements for purposes related to the operation of the system, e.g. for safety or monitoring
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F24—HEATING; RANGES; VENTILATING
- F24F—AIR-CONDITIONING; AIR-HUMIDIFICATION; VENTILATION; USE OF AIR CURRENTS FOR SCREENING
- F24F11/00—Control or safety arrangements
- F24F11/88—Electrical aspects, e.g. circuits
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0421—Multiprocessor system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F24—HEATING; RANGES; VENTILATING
- F24F—AIR-CONDITIONING; AIR-HUMIDIFICATION; VENTILATION; USE OF AIR CURRENTS FOR SCREENING
- F24F11/00—Control or safety arrangements
- F24F11/50—Control or safety arrangements characterised by user interfaces or communication
- F24F11/54—Control or safety arrangements characterised by user interfaces or communication using one central controller connected to several sub-controllers
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/25—Pc structure of the system
- G05B2219/25126—Synchronize communication based on internal clock of microprocessor
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/25—Pc structure of the system
- G05B2219/25144—Between microcomputers, processors
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/25—Pc structure of the system
- G05B2219/25153—Checking communication
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/25—Pc structure of the system
- G05B2219/25197—Optical, glass fiber
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/25—Pc structure of the system
- G05B2219/25458—Opto isolation, optical separation
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/26—Pc applications
- G05B2219/2638—Airconditioning
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Combustion & Propulsion (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Fuzzy Systems (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Automation & Control Theory (AREA)
- Air Conditioning Control Device (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、マイクロプロセッサ間
のデータ送受信装置及びその制御方法に係わり、特に、
インバータルームエアコンにおいて、室内器側マイクプ
ロセッサと室外器側マイクプロセッサ間で、データ送受
信を室内器側マイクプロセッサの内部同期クロックと、
ダミーデータ（Ｄｕｍｍｙ ｄａｔａ）を利用して遂行
するデータ送受信装置及びその制御方法に関するもので
ある。
のデータ送受信装置及びその制御方法に係わり、特に、
インバータルームエアコンにおいて、室内器側マイクプ
ロセッサと室外器側マイクプロセッサ間で、データ送受
信を室内器側マイクプロセッサの内部同期クロックと、
ダミーデータ（Ｄｕｍｍｙ ｄａｔａ）を利用して遂行
するデータ送受信装置及びその制御方法に関するもので
ある。
【０００２】
【従来の技術】マイクロプロセッサ間のデータ送受信方
式は、一般的には入出力装置に依存している。
式は、一般的には入出力装置に依存している。
【０００３】代表的なものとして、日本国公開実用新案
公報昭第５９−１６５０４７号は、信号処理装置の同期
回路に関するものとして、複数のマイクロコンピュータ
をインターラプト信号を利用して同期運転するように、
複数のマイクロコンピュータの内部インターラプト処理
時間が最も長いマイクロコンピュータにあっては、イン
ターラプト処理終了状態を表示する信号を出力するため
の端子と、該端子より前記インターラプト処理終了状態
を表示する信号が出力されている時、前記インターラプ
ト信号を前記複数のマイクロコンピュータに供給し、出
力していない時は、前記インターラプト信号の供給を禁
止するためのゲート回路等が設けられている。
公報昭第５９−１６５０４７号は、信号処理装置の同期
回路に関するものとして、複数のマイクロコンピュータ
をインターラプト信号を利用して同期運転するように、
複数のマイクロコンピュータの内部インターラプト処理
時間が最も長いマイクロコンピュータにあっては、イン
ターラプト処理終了状態を表示する信号を出力するため
の端子と、該端子より前記インターラプト処理終了状態
を表示する信号が出力されている時、前記インターラプ
ト信号を前記複数のマイクロコンピュータに供給し、出
力していない時は、前記インターラプト信号の供給を禁
止するためのゲート回路等が設けられている。
【０００４】即ち、該技術は外部インターラプト信号を
利用したものである。
利用したものである。
【０００５】更に、日本国公開実用新案公報昭第５０−
６３７５１号は、インターフェース回路に関するもの
で、第１のマイクロコンピュータがデータの入力状態で
ある時、第２のマイクロコンピュータの出力データを反
転させ、第１のマイクロコンピュータに供給する第１の
スイッチング素子と、第１のマイクロコンピュータがデ
ータ出力状態である時、第１のマイクロコンピュータの
出力データにより開閉され、第１のマイクロコンピュー
タの出力データを反転させて、第２のマイクロコンピュ
ータに供給する第２のスイッチング素子を設けることに
より、第１及び第２のマイクロコンピュータ間に双方向
性のデータを、与えたり受けたりすべく構成させて成さ
れたものが開示されている。
６３７５１号は、インターフェース回路に関するもの
で、第１のマイクロコンピュータがデータの入力状態で
ある時、第２のマイクロコンピュータの出力データを反
転させ、第１のマイクロコンピュータに供給する第１の
スイッチング素子と、第１のマイクロコンピュータがデ
ータ出力状態である時、第１のマイクロコンピュータの
出力データにより開閉され、第１のマイクロコンピュー
タの出力データを反転させて、第２のマイクロコンピュ
ータに供給する第２のスイッチング素子を設けることに
より、第１及び第２のマイクロコンピュータ間に双方向
性のデータを、与えたり受けたりすべく構成させて成さ
れたものが開示されている。
【０００６】更に、図７に図示されたところのように、
インバータルームエアコンにおいて、室内器側をマイク
ロプロセッサと室外器側マイクロプロセッサ間で、デー
タを送受信する装置が開示されている。
インバータルームエアコンにおいて、室内器側をマイク
ロプロセッサと室外器側マイクロプロセッサ間で、デー
タを送受信する装置が開示されている。
【０００７】室内器側マイクロプロセッサ１は、データ
送受信インターフェース回路と接続されるデータの入出
力ポートＳＩ２及びＳＯ１、同期出力端子ＳＣＫ、内部
インターラプト端子Ｒ６３と、外部インターラプト端子
Ｔ２が設けられている。
送受信インターフェース回路と接続されるデータの入出
力ポートＳＩ２及びＳＯ１、同期出力端子ＳＣＫ、内部
インターラプト端子Ｒ６３と、外部インターラプト端子
Ｔ２が設けられている。
【０００８】データ出力端子ＳＯ１は、電源抵抗Ｒ６を
経由し、コレクタ接地ＰＮＰトランジスタＴＲ１に接続
される。トランジスタＴＲ１は、そのエミッタが抵抗Ｒ
２、電源抵抗Ｒ１、ダイオードＤ１と抵抗Ｒ７を経由し
て、フォトカプラＰＣ１のダイオード側に接続され、同
時に抵抗Ｒ２のみを経由して、フォトカプラＰＣ２のト
ランジスタのエミッタに接続され、入力端子ＳＩ１は比
較器ＣＯＭＰ１の出力を受信するように、その出力端に
接続される。又、該出力は、外部インターラプト端子Ｔ
２に入力される。
経由し、コレクタ接地ＰＮＰトランジスタＴＲ１に接続
される。トランジスタＴＲ１は、そのエミッタが抵抗Ｒ
２、電源抵抗Ｒ１、ダイオードＤ１と抵抗Ｒ７を経由し
て、フォトカプラＰＣ１のダイオード側に接続され、同
時に抵抗Ｒ２のみを経由して、フォトカプラＰＣ２のト
ランジスタのエミッタに接続され、入力端子ＳＩ１は比
較器ＣＯＭＰ１の出力を受信するように、その出力端に
接続される。又、該出力は、外部インターラプト端子Ｔ
２に入力される。
【０００９】比較器ＣＯＭＰ１は、その非反転端子
（＋）が抵抗Ｒ３によりトランジスタＴＲ１と抵抗Ｒ２
間にタップ接続され、反転端子５が抵抗Ｒ５により電源
端子ＶＤＤに接続される。
（＋）が抵抗Ｒ３によりトランジスタＴＲ１と抵抗Ｒ２
間にタップ接続され、反転端子５が抵抗Ｒ５により電源
端子ＶＤＤに接続される。
【００１０】一方、トランジスタＴＲ１のコレクタは抵
抗Ｒ４を経由して、比較器ＣＯＭＰ１の反転端子（−）
に接続され、同時にフォトカプラＰＣ１及びＰＣ３のダ
イオードのアノード側とフォトカプラＰＣ２のトランジ
スタのエミッタ側に共通接続されることにより接地され
る。
抗Ｒ４を経由して、比較器ＣＯＭＰ１の反転端子（−）
に接続され、同時にフォトカプラＰＣ１及びＰＣ３のダ
イオードのアノード側とフォトカプラＰＣ２のトランジ
スタのエミッタ側に共通接続されることにより接地され
る。
【００１１】同期クロック端子ＳＣＫ１は、ダイオード
Ｄ５と抵抗Ｒ８を経由して、フォトカプラＰＣ３のダイ
オードに接続される。よって、トランジスタＴＲ１のエ
ミッタと、フォトカプラＰＣ１，ＰＣ２及びＰＣ３の共
通接地点は接地線になり、該接地線をトランジスタＴＲ
１のエミッタの信号ラインと分離されるべく、それらの
間に電解コンデンサＣ２及びＣ３と、ダイオードＤ２が
並列に接続され、同時に同期クロック端子ＳＣＫ１ライ
ンとも分離されるべく、それらの間にダイオードＤ３
と、コンデンサＣ４が並列に接続される。
Ｄ５と抵抗Ｒ８を経由して、フォトカプラＰＣ３のダイ
オードに接続される。よって、トランジスタＴＲ１のエ
ミッタと、フォトカプラＰＣ１，ＰＣ２及びＰＣ３の共
通接地点は接地線になり、該接地線をトランジスタＴＲ
１のエミッタの信号ラインと分離されるべく、それらの
間に電解コンデンサＣ２及びＣ３と、ダイオードＤ２が
並列に接続され、同時に同期クロック端子ＳＣＫ１ライ
ンとも分離されるべく、それらの間にダイオードＤ３
と、コンデンサＣ４が並列に接続される。
【００１２】室外器側マイクロプロセッサ２は、データ
送受信インターフェース回路と接続されるデータ入出力
ポートＳＩ２及びＳＯ２と同期クロック端子ＳＣＫ２を
有する。データ出力ポートＳＯ２は抵抗Ｒ３を経由し
て、トランジスタＴＲ２のベースに接続される。トラン
ジスタＴＲ２は、そのエミッタがフォトカプラＰＣ１の
トランジスタ側に接続され、抵抗Ｒ９を経由して、デー
タ入力端子ＳＩ２に接続され、そのコレクタが抵抗Ｒ１
０を経由して、フォトカプラＰＣ２のダイオード側に接
続されるとともに、抵抗Ｒ１１によりフォトカプラＰＣ
３のトランジスタのエミッタ側に接続される。
送受信インターフェース回路と接続されるデータ入出力
ポートＳＩ２及びＳＯ２と同期クロック端子ＳＣＫ２を
有する。データ出力ポートＳＯ２は抵抗Ｒ３を経由し
て、トランジスタＴＲ２のベースに接続される。トラン
ジスタＴＲ２は、そのエミッタがフォトカプラＰＣ１の
トランジスタ側に接続され、抵抗Ｒ９を経由して、デー
タ入力端子ＳＩ２に接続され、そのコレクタが抵抗Ｒ１
０を経由して、フォトカプラＰＣ２のダイオード側に接
続されるとともに、抵抗Ｒ１１によりフォトカプラＰＣ
３のトランジスタのエミッタ側に接続される。
【００１３】フォトカプラＰＣ３は、そのトランジスタ
のエミッタが同期クロック端子ＳＣＫ２に接続され、そ
のコレクタが電源端子ＶＤＤに接続される。ここで、抵
抗Ｒ１１は接地抵抗にてデータ入力端子ＳＩ２が、接地
線と分離されるべく、入力線と接地線間に抵抗Ｒ１２及
びコンデンサＣ５が並列に接続されている。
のエミッタが同期クロック端子ＳＣＫ２に接続され、そ
のコレクタが電源端子ＶＤＤに接続される。ここで、抵
抗Ｒ１１は接地抵抗にてデータ入力端子ＳＩ２が、接地
線と分離されるべく、入力線と接地線間に抵抗Ｒ１２及
びコンデンサＣ５が並列に接続されている。
【００１４】以上の構成において、インバータルームエ
アコンが、図１０におけるように、内部タイマーインタ
ーラプトルーチンを遂行する。
アコンが、図１０におけるように、内部タイマーインタ
ーラプトルーチンを遂行する。
【００１５】即ち、室内器側マイクロプロセッサ１は、
内部インターラプトクロック状態を検査して（ステップ
２１）、クロック状態がローレベルであればハイレベル
を、ハイレベルであればローレベルを、インターラプト
端子Ｒ６３において出力し、室内器側のマイクロプロセ
ッサ１と、室外器側マイクロプロセッサ２の同期クロッ
ク端子ＳＣＫ１及びＳＣＫ２に印加する（ステップ２３
及びステップ２２）。即ち、内部インターラプト端子Ｒ
６３の信号は、端子ＳＣＫ１に直接印加され、ダイオー
ドＤ５と抵抗Ｒ８を経由して、フォトカプラＰＣ３のダ
イオードを発光させる。よって、フォトカプラＰＣ３の
トランジスタがオンされ、同期クロック端子ＳＣＫ２が
室内器側と同一な同期クロックパルスを受信する。
内部インターラプトクロック状態を検査して（ステップ
２１）、クロック状態がローレベルであればハイレベル
を、ハイレベルであればローレベルを、インターラプト
端子Ｒ６３において出力し、室内器側のマイクロプロセ
ッサ１と、室外器側マイクロプロセッサ２の同期クロッ
ク端子ＳＣＫ１及びＳＣＫ２に印加する（ステップ２３
及びステップ２２）。即ち、内部インターラプト端子Ｒ
６３の信号は、端子ＳＣＫ１に直接印加され、ダイオー
ドＤ５と抵抗Ｒ８を経由して、フォトカプラＰＣ３のダ
イオードを発光させる。よって、フォトカプラＰＣ３の
トランジスタがオンされ、同期クロック端子ＳＣＫ２が
室内器側と同一な同期クロックパルスを受信する。
【００１６】この時、マイクロプロセッサ１及び２間に
は、データ送受信状態が設定され、データ送受信のメイ
ンルーチン１０が遂行される。
は、データ送受信状態が設定され、データ送受信のメイ
ンルーチン１０が遂行される。
【００１７】図８において、室内器側を基準に、ステッ
プ１１においては、室外器側マイクロプロセッサ２の直
列出力ポートＳＯ２より出力され、室内器側マイクロプ
ロセッサ１の直列入力ポートＳＩ１に入力されるパルス
が、１６ｍｓ周期のハイパルスであるかを判断する。も
し、１６ｍｓハイパルスであれば、ステップ１２におい
て、外部インターラプト端子Ｔ２をイネイブルさせ、１
６ｍｓハイパルスでなければ、その以前の状態動作過程
にリターンされる。
プ１１においては、室外器側マイクロプロセッサ２の直
列出力ポートＳＯ２より出力され、室内器側マイクロプ
ロセッサ１の直列入力ポートＳＩ１に入力されるパルス
が、１６ｍｓ周期のハイパルスであるかを判断する。も
し、１６ｍｓハイパルスであれば、ステップ１２におい
て、外部インターラプト端子Ｔ２をイネイブルさせ、１
６ｍｓハイパルスでなければ、その以前の状態動作過程
にリターンされる。
【００１８】一方、前記インターラプト端子Ｔ２が一度
イネイブルされた状態においては、直ちに図９に外部イ
ンターラプトルーチンを図示したところのように、ステ
ップ３１においては、外部インターラプト端子Ｔ２がデ
ィスイネイブルされ、ステップ３２においては、直列入
出力ポートＳＩ１及びＳＩ２を受信イネイブルさせてや
りながら、マイクロプロセッサ１をデータの送受信状態
になさしめる（ステップ３３）。
イネイブルされた状態においては、直ちに図９に外部イ
ンターラプトルーチンを図示したところのように、ステ
ップ３１においては、外部インターラプト端子Ｔ２がデ
ィスイネイブルされ、ステップ３２においては、直列入
出力ポートＳＩ１及びＳＩ２を受信イネイブルさせてや
りながら、マイクロプロセッサ１をデータの送受信状態
になさしめる（ステップ３３）。
【００１９】即ち、直列出力端子ＳＯ１における出力が
高レベルにおいて、トランジスタＴＲ１がオフされる
時、直列出力端子ＳＯ２よりデータ信号はトランジスタ
ＴＲ２を経由して、フォトカプラＰＣ２をオン、オフす
るようになり、この時、信号は抵抗Ｒ２及びＲ３を経由
して、比較器ＣＯＭＰ１に印加され、比較器ＣＯＭＰ１
は比較データ信号を出力する。
高レベルにおいて、トランジスタＴＲ１がオフされる
時、直列出力端子ＳＯ２よりデータ信号はトランジスタ
ＴＲ２を経由して、フォトカプラＰＣ２をオン、オフす
るようになり、この時、信号は抵抗Ｒ２及びＲ３を経由
して、比較器ＣＯＭＰ１に印加され、比較器ＣＯＭＰ１
は比較データ信号を出力する。
【００２０】反対に、直列出力端子ＳＯ２における出力
が高レベルにおいては、トランジスタＴＲ２がオフにな
り、直列出力端子ＳＯ１よりデータ信号は抵抗Ｒ２、ダ
イオードＤ１及び抵抗Ｒ６を経由して、フォトカプラＰ
Ｃ１をオン、オフするようになる。
が高レベルにおいては、トランジスタＴＲ２がオフにな
り、直列出力端子ＳＯ１よりデータ信号は抵抗Ｒ２、ダ
イオードＤ１及び抵抗Ｒ６を経由して、フォトカプラＰ
Ｃ１をオン、オフするようになる。
【００２１】この時、信号は抵抗Ｒ８を経由して、直列
入力ポートＳＩ２に入力される。
入力ポートＳＩ２に入力される。
【００２２】従って、室内器側マイクプロセッサ１と、
室外器側マイクロプロセッサ２間にはデータ送受信がな
され得る状態になる。
室外器側マイクロプロセッサ２間にはデータ送受信がな
され得る状態になる。
【００２３】以後、図１１に図示したところのように、
ステップ４０においては、受信モードであるかを判断し
て、受信モードであれば、ステップ４１において、３番
目バイトが受信されたかを判断して、受信されたなら
ば、ステップ４２に移動し、このステップにおいて、受
信モードをディスイネイブルさせ、送信モードをイネイ
ブルさせる。続けて、ステップ４３において、１番目バ
イト送信データを出力させ、送信を開始する（ステップ
５０）。
ステップ４０においては、受信モードであるかを判断し
て、受信モードであれば、ステップ４１において、３番
目バイトが受信されたかを判断して、受信されたなら
ば、ステップ４２に移動し、このステップにおいて、受
信モードをディスイネイブルさせ、送信モードをイネイ
ブルさせる。続けて、ステップ４３において、１番目バ
イト送信データを出力させ、送信を開始する（ステップ
５０）。
【００２４】一方、上記受信モードでなければ、ステッ
プ４４にジャンプして、３番目バイトが送信されたかを
判断し、上記３番目バイトが送信されなかったならば、
ステップ４５に移動し、２番目バイトが送信されたかを
判断する。この時、２番目バイトが送信されなかったな
らば、ステップ４６に移動し、２番目バイトの送信デー
タを出力させ、ステップ５０において、送信を開始し、
次のルーチンでリターンされ、２番目バイトの送信がな
されたならば、ステップ４７において、３番目バイトの
送信データを出力させ、送信を開始して次のルーチンに
リターンする。
プ４４にジャンプして、３番目バイトが送信されたかを
判断し、上記３番目バイトが送信されなかったならば、
ステップ４５に移動し、２番目バイトが送信されたかを
判断する。この時、２番目バイトが送信されなかったな
らば、ステップ４６に移動し、２番目バイトの送信デー
タを出力させ、ステップ５０において、送信を開始し、
次のルーチンでリターンされ、２番目バイトの送信がな
されたならば、ステップ４７において、３番目バイトの
送信データを出力させ、送信を開始して次のルーチンに
リターンする。
【００２５】一方、上記３番目バイト送信がなされたな
らば、ステップ４８にジャンプして、送信をディスイネ
イブルさせた後、これで室内外器側のマイクロプロセッ
サ１及び２が直列入出力ポートＳＩ１，ＳＩ２とＳＯ
１，ＳＯ２を通じてデータを送受信することができる。
らば、ステップ４８にジャンプして、送信をディスイネ
イブルさせた後、これで室内外器側のマイクロプロセッ
サ１及び２が直列入出力ポートＳＩ１，ＳＩ２とＳＯ
１，ＳＯ２を通じてデータを送受信することができる。
【００２６】
【発明が解決しようとする課題】以上の従来の技術にお
いては、共通的に外部インターラプトを利用するので、
多重インターラプト信号処理時における優先準位処理に
よる遅延現象が発生し、併せて、クロック同期遅延現象
が発生されるので、ビット遅延があるようになり、デー
タ送受信においてはエラー発生確率が大きくなるのであ
る。
いては、共通的に外部インターラプトを利用するので、
多重インターラプト信号処理時における優先準位処理に
よる遅延現象が発生し、併せて、クロック同期遅延現象
が発生されるので、ビット遅延があるようになり、デー
タ送受信においてはエラー発生確率が大きくなるのであ
る。
【００２７】更に、ハードウェア的には、外部インター
ラプトが初期同期点をとるために使用されるので、イン
ターラプト端子が外部ノイズに起動され、システムエラ
ーを誘発させることがある。
ラプトが初期同期点をとるために使用されるので、イン
ターラプト端子が外部ノイズに起動され、システムエラ
ーを誘発させることがある。
【００２８】特に、図７に開示された従来の方法は、室
内器側マイクロプロセッサ１が同期インターラプトされ
るようにする外部インターラプト端子と、室内器側及び
室外器側のマイクロプロセッサ１及び２の同期クロック
にてマイクロプロセッサ１の内部インターラプト端子Ｒ
６３を設けていなければならず、マイクロプロセッサ２
よりマイクロプロセッサ１に１６ｍｓ周期以上のハイパ
ルス信号を送出しなければならない等、ソフトウェア的
に多数のインターラプトを使用しなければならない。
内器側マイクロプロセッサ１が同期インターラプトされ
るようにする外部インターラプト端子と、室内器側及び
室外器側のマイクロプロセッサ１及び２の同期クロック
にてマイクロプロセッサ１の内部インターラプト端子Ｒ
６３を設けていなければならず、マイクロプロセッサ２
よりマイクロプロセッサ１に１６ｍｓ周期以上のハイパ
ルス信号を送出しなければならない等、ソフトウェア的
に多数のインターラプトを使用しなければならない。
【００２９】従って、本発明の目的は、外部インターラ
プトを利用せずとも、マイクロプロセッサ間のデータ送
受信が可能な、データ送受信装置及びその制御方法を提
供するものである。
プトを利用せずとも、マイクロプロセッサ間のデータ送
受信が可能な、データ送受信装置及びその制御方法を提
供するものである。
【００３０】本発明の他の目的は、マイクロプロセッサ
間のデータ送受信同期クロックを何れか一つのマイクロ
プロセッサの内部クロックを利用して、データ送受信を
なすべくしたデータ送受信装置及びその制御方法を提供
するものである。
間のデータ送受信同期クロックを何れか一つのマイクロ
プロセッサの内部クロックを利用して、データ送受信を
なすべくしたデータ送受信装置及びその制御方法を提供
するものである。
【００３１】本発明の又他の目的は、マイクプロセッサ
間のデータ送受信をダミーデータを利用して、各マイク
ロプロセッサのデータ受信の際、ノイズエラーを防止す
るようにしたデータ送受信装置及びその制御方法を提供
するものである。
間のデータ送受信をダミーデータを利用して、各マイク
ロプロセッサのデータ受信の際、ノイズエラーを防止す
るようにしたデータ送受信装置及びその制御方法を提供
するものである。
【００３２】
【課題を解決するための手段】本発明のデータ送受信装
置は、内部タイマーにおいて同期クロックを発生させ、
予め記憶されたダミーデータを送信している時は、外部
よりデータ受信モードになり、受信されたデータ群が最
大有効ビットと一致するかを判断する第１の判断手段
と、該判断手段において受信データが、有効ビットと１
回以上一致した場合に有効データとして判定する手段
と、前記手段の同期クロックに同期され、予め記憶させ
たダミーデータを送信している時は、外部よりデータ受
信モードになり、受信されたデータ群が最大有効ビット
と一致するかを判断する第２の判断手段と、該判断手段
において受信データが有効ビットと１回以上一致した場
合、有効データとして判定する手段にて成される。
置は、内部タイマーにおいて同期クロックを発生させ、
予め記憶されたダミーデータを送信している時は、外部
よりデータ受信モードになり、受信されたデータ群が最
大有効ビットと一致するかを判断する第１の判断手段
と、該判断手段において受信データが、有効ビットと１
回以上一致した場合に有効データとして判定する手段
と、前記手段の同期クロックに同期され、予め記憶させ
たダミーデータを送信している時は、外部よりデータ受
信モードになり、受信されたデータ群が最大有効ビット
と一致するかを判断する第２の判断手段と、該判断手段
において受信データが有効ビットと１回以上一致した場
合、有効データとして判定する手段にて成される。
【００３３】一方、本発明のデータ送受信方法は、マイ
クロプロセッサ間で送受信をなすべく、前記マイクロプ
ロセッサの何れか一つのマイクロプロセッサが、内部タ
イマーを起動して、送受信同期クロックを発生させるス
テップと、前記マイクロプロセッサの何れか一つのマイ
クロプロセッサがダミーデータを出力して、前記マイク
ロプロセッサが送信及び受信モード中、何れか一つのモ
ードに設定されるステップと、受信モードを設定するス
テップにおいて、受信データ群が最大有効ビットと一致
するかを判断するステップと、受信データ群が最大有効
ビットと１回以上一致するかを判定するステップにて成
される。
クロプロセッサ間で送受信をなすべく、前記マイクロプ
ロセッサの何れか一つのマイクロプロセッサが、内部タ
イマーを起動して、送受信同期クロックを発生させるス
テップと、前記マイクロプロセッサの何れか一つのマイ
クロプロセッサがダミーデータを出力して、前記マイク
ロプロセッサが送信及び受信モード中、何れか一つのモ
ードに設定されるステップと、受信モードを設定するス
テップにおいて、受信データ群が最大有効ビットと一致
するかを判断するステップと、受信データ群が最大有効
ビットと１回以上一致するかを判定するステップにて成
される。
【００３４】
【作用】本発明は、何れか一つのマイクロプロセッサ
が、内部クロックパルスを発生させ、一つ以上のマイク
ロプロセッサ間の送受信同期クロックとして利用するこ
とができ、又ダミーデータを利用することにより、マイ
クロプロセッサ間の送受信モードを決定して、外部から
のノイズによる送受信エラーを無くすようにしている。
が、内部クロックパルスを発生させ、一つ以上のマイク
ロプロセッサ間の送受信同期クロックとして利用するこ
とができ、又ダミーデータを利用することにより、マイ
クロプロセッサ間の送受信モードを決定して、外部から
のノイズによる送受信エラーを無くすようにしている。
【００３５】
【実施例】本発明を添付図面に基づき、詳細に説明すれ
ば次の通りである。
ば次の通りである。
【００３６】図１は本発明に適用される、インバータル
ームエアコンにおいて、室内器側と室外器側のマイクロ
プロセッサにおけるデータ送受信装置の回路図であり、
図７とほぼ同一な構成にてなされ、同一素子に対し同一
符号が併記され、その詳細な説明は省略する。
ームエアコンにおいて、室内器側と室外器側のマイクロ
プロセッサにおけるデータ送受信装置の回路図であり、
図７とほぼ同一な構成にてなされ、同一素子に対し同一
符号が併記され、その詳細な説明は省略する。
【００３７】図１が図７と構成的に異なるのは、マイク
ロプロセッサ１が外部インターラプト端子Ｔ２と、内部
インターラプト端子Ｒ６３が、省略されていることであ
る。
ロプロセッサ１が外部インターラプト端子Ｔ２と、内部
インターラプト端子Ｒ６３が、省略されていることであ
る。
【００３８】従って、マイクロプロセッサ１及び２間の
インターフェイス回路の動作は、図７と同一である。
インターフェイス回路の動作は、図７と同一である。
【００３９】しかし、マイクロプロセッサ１及び２間
に、データを送受信する方式は、図７の方式と全く相異
する。
に、データを送受信する方式は、図７の方式と全く相異
する。
【００４０】即ち、マイクプロセッサ１は内部タイマー
によるクロックパルスを同期クロック端子ＳＣＫ１より
出力して、ダイオードＤ５及び抵抗Ｒ８を経由して、フ
ォトカプラＰＣ３のダイオードに印加する。フォトカプ
ラＰＣ３をクロックデータ周期に従って点滅させなが
ら、クロックパルス信号をマイクロプロセッサ２の同期
クロック端子ＳＣＫ２に印加して、マイクロプロセッサ
１と同期させる。この時、マイクロプロセッサ１及び２
は、それらの間にデータ送受信の待機状態となる。
によるクロックパルスを同期クロック端子ＳＣＫ１より
出力して、ダイオードＤ５及び抵抗Ｒ８を経由して、フ
ォトカプラＰＣ３のダイオードに印加する。フォトカプ
ラＰＣ３をクロックデータ周期に従って点滅させなが
ら、クロックパルス信号をマイクロプロセッサ２の同期
クロック端子ＳＣＫ２に印加して、マイクロプロセッサ
１と同期させる。この時、マイクロプロセッサ１及び２
は、それらの間にデータ送受信の待機状態となる。
【００４１】即ち、室内器側において、データを受信し
ようとする際に、室内器側マイクロプロセッサ１が、そ
の直列出力ポートＳＯ１において予め記憶されたダミー
データを送信するようになり、室外器側においてデータ
を受信する際には、室外器側マイクロプロセッサ２がそ
の直列出力ポートＳＯ２において、ダミーデータを送信
するので、それらの直列出力ポートＳＯ１及びＳＯ２に
接続されたトランジスタＴＲ１，ＴＲ２を選択的にオフ
させ、相手側直列出力ポートＳＯ１及びＳＯ２、実例を
挙げれば直列出力ポートＳＯ２よりダミーデータが出力
された場合には、マイクロプロセッサ１より送受信デー
タをフォトカプラＰＣ１を通じて、マイクロプロセッサ
２の直列入力ポートＳＩ２に入力されるようにする。一
方、直列出力ポートＳＯ１よりダミーデータが出力され
た場合には、室外器側の送信データがフォトカプラＰＣ
２、抵抗Ｒ２及びＲ３と、比較器ＣＯＭＰ１を通じて、
マイクプロセッサ１の直列入力ポートＳＩ１に入力され
るようになすことにより、室内器側と室外器側間にデー
タ送受信がなされるようになるものである。
ようとする際に、室内器側マイクロプロセッサ１が、そ
の直列出力ポートＳＯ１において予め記憶されたダミー
データを送信するようになり、室外器側においてデータ
を受信する際には、室外器側マイクロプロセッサ２がそ
の直列出力ポートＳＯ２において、ダミーデータを送信
するので、それらの直列出力ポートＳＯ１及びＳＯ２に
接続されたトランジスタＴＲ１，ＴＲ２を選択的にオフ
させ、相手側直列出力ポートＳＯ１及びＳＯ２、実例を
挙げれば直列出力ポートＳＯ２よりダミーデータが出力
された場合には、マイクロプロセッサ１より送受信デー
タをフォトカプラＰＣ１を通じて、マイクロプロセッサ
２の直列入力ポートＳＩ２に入力されるようにする。一
方、直列出力ポートＳＯ１よりダミーデータが出力され
た場合には、室外器側の送信データがフォトカプラＰＣ
２、抵抗Ｒ２及びＲ３と、比較器ＣＯＭＰ１を通じて、
マイクプロセッサ１の直列入力ポートＳＩ１に入力され
るようになすことにより、室内器側と室外器側間にデー
タ送受信がなされるようになるものである。
【００４２】このようなデータ送受信過程を具体的に説
明すれば、次の通りである。
明すれば、次の通りである。
【００４３】図２乃至図４は室内器側のデータ送受信過
程を示したフローチャートであり、図５は室外器側のデ
ータ送受信過程を示したフローチャートであり、図６は
室内器側と室外器側間のデータ送受信過程を示した図で
ある。
程を示したフローチャートであり、図５は室外器側のデ
ータ送受信過程を示したフローチャートであり、図６は
室内器側と室外器側間のデータ送受信過程を示した図で
ある。
【００４４】先ず、図２において、室内器側を初期化す
るようにリセットさせた後、ステップ１００において、
マイクロプロセッサ１内のシリアルバッファＳＢに送信
データＤＡＴＡ１をセットさせ、続けて、ステップ２０
０において、インターラプトＡルーチン及びインターラ
プトＢルーチン中、何れか一つのルーチンの遂行を許可
した後、ステップ４００に進行し、直列入出力ポートＳ
Ｉ１及びＳＯ１を起動させる。
るようにリセットさせた後、ステップ１００において、
マイクロプロセッサ１内のシリアルバッファＳＢに送信
データＤＡＴＡ１をセットさせ、続けて、ステップ２０
０において、インターラプトＡルーチン及びインターラ
プトＢルーチン中、何れか一つのルーチンの遂行を許可
した後、ステップ４００に進行し、直列入出力ポートＳ
Ｉ１及びＳＯ１を起動させる。
【００４５】前記のように直列入出力ポートＳＩ１及び
ＳＯ１を起動させた状態において、前記ステップ２００
において、インターラプトＡルーチンが許可されれば、
図６に図示したところのように、室内器側のデータが室
外器側の直列入力ポートＳＩ２を経由して、その内部の
レジスタに入力される。この時、室外器側のダミーデー
タが室内器側の直列入力ポートＳＩ１を経由して、マイ
クロプロセッサ１の内部に設置された直列受信データレ
ジスタに入力されるようになる。以後、室内器側が直列
入出力送受信を完了してしまえば、図３において、ステ
ップ２０１に進行し、直列入出力ポートＳＩ２及びＳＯ
１をリセットさせ、直列クロックパルスを即時オフさせ
た後、ステップ２０２に進行し、データ値Ｘが４番目、
即ち、ダミーデータであるかを判断する。この時、室外
器側より受信されるデータ値Ｘが４番目であれば、即
ち、ダミーデータであれば、ステップ２０３に進行し、
データ値Ｘをリセットさせ、データ値Ｘが４番目でなけ
れば、ステップ２０４に進行してデータ値Ｘを（Ｘ＋
１）として記憶させ、ステップ２０５に進行し、データ
値Ｘが１であるかを判断し、１であれば、即ちｄａｔａ
１であれば、ステップ２０６に進行して、室外器データ
ＲＡＭに記憶させ、１でなければ、ステップ２０７に進
行して、データ値Ｘが３であるかを判断して、データ値
Ｘが３であれば、ステップ２０６に進行し、室外器デー
タをＲＡＭに記憶させる。一方、データ値Ｘが１でなけ
れば更に、データ値Ｘが３でなけれは、ステップ２０８
に進行して、室外器側シリアルバッファＳＢに、テーブ
ル値を記憶させる。
ＳＯ１を起動させた状態において、前記ステップ２００
において、インターラプトＡルーチンが許可されれば、
図６に図示したところのように、室内器側のデータが室
外器側の直列入力ポートＳＩ２を経由して、その内部の
レジスタに入力される。この時、室外器側のダミーデー
タが室内器側の直列入力ポートＳＩ１を経由して、マイ
クロプロセッサ１の内部に設置された直列受信データレ
ジスタに入力されるようになる。以後、室内器側が直列
入出力送受信を完了してしまえば、図３において、ステ
ップ２０１に進行し、直列入出力ポートＳＩ２及びＳＯ
１をリセットさせ、直列クロックパルスを即時オフさせ
た後、ステップ２０２に進行し、データ値Ｘが４番目、
即ち、ダミーデータであるかを判断する。この時、室外
器側より受信されるデータ値Ｘが４番目であれば、即
ち、ダミーデータであれば、ステップ２０３に進行し、
データ値Ｘをリセットさせ、データ値Ｘが４番目でなけ
れば、ステップ２０４に進行してデータ値Ｘを（Ｘ＋
１）として記憶させ、ステップ２０５に進行し、データ
値Ｘが１であるかを判断し、１であれば、即ちｄａｔａ
１であれば、ステップ２０６に進行して、室外器データ
ＲＡＭに記憶させ、１でなければ、ステップ２０７に進
行して、データ値Ｘが３であるかを判断して、データ値
Ｘが３であれば、ステップ２０６に進行し、室外器デー
タをＲＡＭに記憶させる。一方、データ値Ｘが１でなけ
れば更に、データ値Ｘが３でなけれは、ステップ２０８
に進行して、室外器側シリアルバッファＳＢに、テーブ
ル値を記憶させる。
【００４６】更に、図２のステップ５００にジャンプす
るようになり、送信データがテーブルに貯蔵されなが
ら、次の送信データがセットされるようになるが、この
時、テーブルに貯蔵されるデータ値は、Ｘ＝０である
時、ｄａｔａ１、Ｘ＝１ＯＦＦＨ、Ｘ＝２である時、ｄ
ａｔａ２、Ｘ＝３である時、ＯＦＦＨにセッティングさ
れ、次の直列入出力ポート起動の際のデータとして出力
される。
るようになり、送信データがテーブルに貯蔵されなが
ら、次の送信データがセットされるようになるが、この
時、テーブルに貯蔵されるデータ値は、Ｘ＝０である
時、ｄａｔａ１、Ｘ＝１ＯＦＦＨ、Ｘ＝２である時、ｄ
ａｔａ２、Ｘ＝３である時、ＯＦＦＨにセッティングさ
れ、次の直列入出力ポート起動の際のデータとして出力
される。
【００４７】続けて、前記ステップ２０８において、シ
リアルバッファＳＢにテーブル値を記憶させた状態にお
いて、ステップ２０９に進行して、データ群を判断し、
受信データ群がデータ群最大有効ビットＭＳＢと、デー
タ値ｄａｔａ１，ｄａｔａ２の一致の可否、即ち、ｄａ
ｔａ１０１０１ｄａｔａ１，ｄａｔａ２１１０１ｄａｔ
ａ２と１回以上一致の可否で有効データを判断し、更
に、インターラプトに戻るようになり、続けて、図２の
ステップ２００において、インターラプトＢルーチンを
遂行するようになるが、その過程は、ステップ３０１に
おいて、前記全段階過程を５０ｍｓが経過されたかを判
断し、経過したならば、図６に図示したところのよう
に、ステップ３０２において、直列入出力ポートＳＩ１
及びＳＯ１を起動させ、即ち、５０ｍｓ周期を有する直
列入出力ポートＳＩ１，ＳＯ１が起動するようになるの
である。続けて、ステップ３０３に進行して、５秒が経
過したかを判断するようになる。
リアルバッファＳＢにテーブル値を記憶させた状態にお
いて、ステップ２０９に進行して、データ群を判断し、
受信データ群がデータ群最大有効ビットＭＳＢと、デー
タ値ｄａｔａ１，ｄａｔａ２の一致の可否、即ち、ｄａ
ｔａ１０１０１ｄａｔａ１，ｄａｔａ２１１０１ｄａｔ
ａ２と１回以上一致の可否で有効データを判断し、更
に、インターラプトに戻るようになり、続けて、図２の
ステップ２００において、インターラプトＢルーチンを
遂行するようになるが、その過程は、ステップ３０１に
おいて、前記全段階過程を５０ｍｓが経過されたかを判
断し、経過したならば、図６に図示したところのよう
に、ステップ３０２において、直列入出力ポートＳＩ１
及びＳＯ１を起動させ、即ち、５０ｍｓ周期を有する直
列入出力ポートＳＩ１，ＳＯ１が起動するようになるの
である。続けて、ステップ３０３に進行して、５秒が経
過したかを判断するようになる。
【００４８】一方、前記ステップ３０１において、５０
ｍｓが経過しなかったならば、ステップ３０３に進行
し、５秒が経過したかを判断するようになる。続けて、
ステップ３０３において、５秒が経過しなかったなら
ば、次のインターラプトに戻るようになり、ステップ３
０３において、５秒が経過したならば、ステップ３０４
に進行して、データ群一致の可否、即ち、受信データ群
最大有効ビットＭＳＢと、データ値ｄａｔａ１，ｄａｔ
ａ２と一致の可否，即ち、ｄａｔａ１０１０１ｄａｔａ
１，ｄａｔａ２１１０１ｄａｔａ２と、１回以上一致の
可否を判断し、判断結果が一致しなければ、ステップ３
０５に進行し、送受信データエラー表示をなし、判断結
果が一致したならば、ステップ３０６に進行して、有効
データを判断し、有効データでなければ、ステップ３０
５に進行して、送受信データエラー表示をなし、有効デ
ータであれば、次のインターラプトに戻るようになる。
ｍｓが経過しなかったならば、ステップ３０３に進行
し、５秒が経過したかを判断するようになる。続けて、
ステップ３０３において、５秒が経過しなかったなら
ば、次のインターラプトに戻るようになり、ステップ３
０３において、５秒が経過したならば、ステップ３０４
に進行して、データ群一致の可否、即ち、受信データ群
最大有効ビットＭＳＢと、データ値ｄａｔａ１，ｄａｔ
ａ２と一致の可否，即ち、ｄａｔａ１０１０１ｄａｔａ
１，ｄａｔａ２１１０１ｄａｔａ２と、１回以上一致の
可否を判断し、判断結果が一致しなければ、ステップ３
０５に進行し、送受信データエラー表示をなし、判断結
果が一致したならば、ステップ３０６に進行して、有効
データを判断し、有効データでなければ、ステップ３０
５に進行して、送受信データエラー表示をなし、有効デ
ータであれば、次のインターラプトに戻るようになる。
【００４９】前記のように、室内器側と室外器側がデー
タを送受信する際、室外器側においても前記室内器側と
同様に、室内器側が初期化され、自体に設置されたシリ
アルバッファＳＢにデータが記憶される時、室外器側に
おいては図５に図示したところのように、ステップ６０
１において、シリアルバッファＳＢにダミーデータＯＦ
ＦＨを記憶させ、ステップ６０２に進行して、直列入出
力ポートＳＩ２及びＳＯ２を起動させて、室内器側と室
外器側との間にデータ送受信を遂行するようになる。
タを送受信する際、室外器側においても前記室内器側と
同様に、室内器側が初期化され、自体に設置されたシリ
アルバッファＳＢにデータが記憶される時、室外器側に
おいては図５に図示したところのように、ステップ６０
１において、シリアルバッファＳＢにダミーデータＯＦ
ＦＨを記憶させ、ステップ６０２に進行して、直列入出
力ポートＳＩ２及びＳＯ２を起動させて、室内器側と室
外器側との間にデータ送受信を遂行するようになる。
【００５０】続けて、次のステップ６０３に進行して、
送受信が完了されたかを判断して、完了されたならば、
ステップ６０４に進行して、受信データ値Ｘが４である
かを判断し、４であれば、ステップ６０５に進行して、
データ値Ｘをリセットさせ、ステップ６０７に進行し
て、室内器側シリアルバッファＳＢのテーブルにデータ
値Ｘを加えた後、記憶させる。
送受信が完了されたかを判断して、完了されたならば、
ステップ６０４に進行して、受信データ値Ｘが４である
かを判断し、４であれば、ステップ６０５に進行して、
データ値Ｘをリセットさせ、ステップ６０７に進行し
て、室内器側シリアルバッファＳＢのテーブルにデータ
値Ｘを加えた後、記憶させる。
【００５１】一方、４でなければ、段階６０６に進行
し、データ値Ｘに１を加えた後、ステップ６０７に進行
し、室内器側シリアルバッファＳＢのテーブルにデータ
値Ｘを増やしてやり、ステップ６０８に進行して、送信
データ値をテーブルに貯蔵させるが、この時、テーブル
に貯蔵されるデータ値がＸ＝０である時、ＯＦＦＨ、Ｘ
＝１である時、ｄａｔａ１、Ｘ＝２である時、ＯＦＦ
Ｈ、Ｘ＝３である時、ｄａｔａ２に貯蔵されるようにな
るのである。このように、ステップ６０８において送信
データ値がテーブルに貯蔵されたならば、更に、ステッ
プ６０３に進行して送受信完了を判断するようになる。
し、データ値Ｘに１を加えた後、ステップ６０７に進行
し、室内器側シリアルバッファＳＢのテーブルにデータ
値Ｘを増やしてやり、ステップ６０８に進行して、送信
データ値をテーブルに貯蔵させるが、この時、テーブル
に貯蔵されるデータ値がＸ＝０である時、ＯＦＦＨ、Ｘ
＝１である時、ｄａｔａ１、Ｘ＝２である時、ＯＦＦ
Ｈ、Ｘ＝３である時、ｄａｔａ２に貯蔵されるようにな
るのである。このように、ステップ６０８において送信
データ値がテーブルに貯蔵されたならば、更に、ステッ
プ６０３に進行して送受信完了を判断するようになる。
【００５２】このような過程を繰り返し遂行しながら、
前記室内器側と室外器側のマイコン間にデータ送受信を
遂行するようになるのである。
前記室内器側と室外器側のマイコン間にデータ送受信を
遂行するようになるのである。
【００５３】
【発明の効果】以上において説明したところのように、
本発明は、インバータルームエアコンにおいて、室内器
側と室外器側のマイクロプロセッサ間でデータを送受信
する時、室内器側の内部クロックパルスを室外器側の外
部クロック同期パルスに利用して同期させ、データ送受
信時には、ダミーデータを利用してデータを送受信する
ようになすことにより、送受信エラー発生を最小化する
ことができる。更に、ダミーデータの利用により、受信
の際、ノイズ防止を成すことができる効果を提供するこ
とができるのである。
本発明は、インバータルームエアコンにおいて、室内器
側と室外器側のマイクロプロセッサ間でデータを送受信
する時、室内器側の内部クロックパルスを室外器側の外
部クロック同期パルスに利用して同期させ、データ送受
信時には、ダミーデータを利用してデータを送受信する
ようになすことにより、送受信エラー発生を最小化する
ことができる。更に、ダミーデータの利用により、受信
の際、ノイズ防止を成すことができる効果を提供するこ
とができるのである。
【図１】本発明に伴うマイクロプロセッサ間のデータ送
受信装置の回路図である。
受信装置の回路図である。
【図２】室内器側のマイクロプロセッサがデータを送受
信する過程を示したフローチャートである。
信する過程を示したフローチャートである。
【図３】室内器側のマイクロプロセッサがデータを送受
信する過程を示したフローチャートである。
信する過程を示したフローチャートである。
【図４】室内器側のマイクロプロセッサがデータを送受
信する過程を示したフローチャートである。
信する過程を示したフローチャートである。
【図５】室外器側のマイクロプロセッサがデータを送受
信する過程を示したフローチャートである。
信する過程を示したフローチャートである。
【図６】室内器側と室外器側のマイクロプロセッサ間で
データを送受信する過程を示した図である。
データを送受信する過程を示した図である。
【図７】従来のマイクロプロセッサのデータ送受信装置
の回路図である。
の回路図である。
【図８】マイクロプロセッサ間のデータ送受信装置に対
する動作フローチャートである。
する動作フローチャートである。
【図９】マイクロプロセッサ間のデータ送受信装置に対
する動作フローチャートである。
する動作フローチャートである。
【図１０】マイクロプロセッサ間のデータ送受信装置に
対する動作フローチャートである。
対する動作フローチャートである。
【図１１】マイクロプロセッサ間のデータ送受信装置に
対する動作フローチャートである。
対する動作フローチャートである。
１ 室内器側のマイクロプロセッサ ２ 室外器側のマイクロプロセッサ ＰＣ１〜ＰＣ３ フォトカプラ ＳＩ１，ＳＯ１ 直列入出力ポート ＳＩ２，ＳＯ２ 直列入出力ポート ＳＣＫ１ 内部同期クロック端子 ＳＣＫ２ 外部同期クロック端子 ＴＲ１，ＴＲ２ トランジスタ Ｒ１〜Ｒ１８ 抵抗 Ｄ１〜Ｄ４ ダイオード Ｃ１〜Ｃ５ コンデンサ
Claims (6)
- 【請求項１】 マイクロプロセッサ間でデータを送受信
するデータ送受信装置において、同期クロックを発生さ
せる手段と、予め記憶させたダミーデータを送信してい
る時には、外部よりデータ受信モードになり、受信され
たデータ群が最大有効ビットと一致するかを判断する第
１の判断手段と、前記第１の判断手段において、受信デ
ータが有効ビットと１回以上一致した場合、有効データ
として判定する手段と、前記手段の同期クロックに同期
して、予め記憶されたダミーデータを送信している時
は、外部よりデータ受信モードになり、受信されたデー
タ群の最大有効ビットと一致するかを判断する第２の判
断手段と、前記第２の判断手段において、受信データが
有効ビットと１回以上一致した場合、有効データとして
判定する手段とを有することを特徴とするデータ送受信
装置。 - 【請求項２】 マイクロプロセッサ間でデータを送受信
する方法において、前記マイクロプロセッサ間で送受信
を成すべく、前記何れか一つのマイクロプロセッサが、
内部タイマーを起動して、送受信同期クロックを発生さ
せるステップと、前記マイクロプロセッサの何れか一つ
のマイクロプロセッサがダミーデータを出力し、前記マ
イクロプロセッサの送信及び受信モード中、何れか一つ
のモードに設定されるステップと、受信モードに設定さ
れたマイクロプロセッサにおいては、受信データ群が最
大有効ビットと一致するかを判断するステップと、受信
データ群が最大有効ビットと１回以上一致するかを判定
するステップとを有することを特徴とするデータ送受信
方法。 - 【請求項３】 マイクロプロセッサ間でデータ送受信が
数十ｍｓで起動されるべく成すことを特徴とする請求項
２記載のデータ送受信方法。 - 【請求項４】 データ送受信間隔を５０ｍｓ程度にした
ことを特徴とする請求項３記載のデータ送受信方法。 - 【請求項５】 マイクロプロセッサ間のデータを送受信
する際所定時間遅延の後、最大有効ビットを判断するよ
うに成すことを特徴とする請求項２記載のデータ送受信
方法。 - 【請求項６】 データ送受信切換えの際、送受信遅延時
間を５秒程度に設定したことを特徴とする請求項５記載
のデータ送受信方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1991-1693 | 1991-01-31 | ||
| KR1019910001693A KR930007678B1 (ko) | 1991-01-31 | 1991-01-31 | 인버터룸에어콘의 데이타 송수신 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04360349A JPH04360349A (ja) | 1992-12-14 |
| JPH077973B2 true JPH077973B2 (ja) | 1995-01-30 |
Family
ID=19310571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4015381A Expired - Lifetime JPH077973B2 (ja) | 1991-01-31 | 1992-01-30 | データ送受信装置及びその制御方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5528760A (ja) |
| JP (1) | JPH077973B2 (ja) |
| KR (1) | KR930007678B1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100192044B1 (ko) * | 1996-08-27 | 1999-06-15 | 구자홍 | 교류전원선을 이용한 공기조화기의 실내외기 직렬통신장치 |
| GB9919240D0 (en) * | 1999-08-13 | 1999-10-20 | Wynstruments Ltd | Marine ancillary component control and monitoring systems and methods of controlling and monitoring ancillary components |
| CN104566783A (zh) * | 2014-12-05 | 2015-04-29 | 广东志高空调有限公司 | 一种空调控制方法及系统 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3731278A (en) * | 1970-02-09 | 1973-05-01 | Stenographic Machies Inc | Format conversion system |
| US3753228A (en) * | 1971-12-29 | 1973-08-14 | Westinghouse Air Brake Co | Synchronizing arrangement for digital data transmission systems |
| US4689740A (en) * | 1980-10-31 | 1987-08-25 | U.S. Philips Corporation | Two-wire bus-system comprising a clock wire and a data wire for interconnecting a number of stations |
| JPS5963751A (ja) * | 1982-10-04 | 1984-04-11 | Matsushita Electronics Corp | 半導体装置 |
| JPH0690405B2 (ja) * | 1983-03-11 | 1994-11-14 | 富士写真フイルム株式会社 | 放射線画像記録再生装置 |
| DE3402076A1 (de) * | 1984-01-21 | 1985-08-01 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Verfahren und anordnung zur datenuebertragung |
| JP2636210B2 (ja) * | 1984-06-22 | 1997-07-30 | 日本電気株式会社 | 同期式データ受信回路 |
| US4658353A (en) * | 1984-11-20 | 1987-04-14 | Burroughs Corporation | System control network for multiple processor modules |
| US5263170A (en) * | 1985-02-16 | 1993-11-16 | Omron Tateisi Electronics, Co. | Monitor circuit for detecting noise conditions through input output coincidence comparison |
| US4910754A (en) * | 1988-09-30 | 1990-03-20 | Data General Corporation | Initialization and synchronization method for a two-way communication link |
-
1991
- 1991-01-31 KR KR1019910001693A patent/KR930007678B1/ko not_active IP Right Cessation
-
1992
- 1992-01-30 JP JP4015381A patent/JPH077973B2/ja not_active Expired - Lifetime
- 1992-01-31 US US07/829,871 patent/US5528760A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR930007678B1 (ko) | 1993-08-18 |
| US5528760A (en) | 1996-06-18 |
| KR920015206A (ko) | 1992-08-26 |
| JPH04360349A (ja) | 1992-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4145146B2 (ja) | オンチップ・バックグラウンド・デバッグシステムを有するデータ処理システム及びその方法 | |
| US6977960B2 (en) | Self test circuit for evaluating a high-speed serial interface | |
| CN101089838A (zh) | 一种实现i2c读写时序的方法 | |
| US20050091427A1 (en) | Integrated circuit device having send/receive macro for serial transfer bus | |
| JPH077973B2 (ja) | データ送受信装置及びその制御方法 | |
| JPH09238175A (ja) | 非同期データ・リンクの構成パラメータを検出する装置 | |
| KR860001789B1 (ko) | 페이저 수신기 | |
| WO1987000713A1 (en) | Asynchronous addressable electronic key telephone system | |
| JP4032947B2 (ja) | クロック同期式シリアル通信装置および半導体集積回路装置 | |
| JP2668898B2 (ja) | バス制御回路 | |
| JP3164851B2 (ja) | 空気調和機のアドレス設定装置 | |
| CN113722251A (zh) | 用于功能安全监控的双线spi通信系统及方法 | |
| CN116488763B (zh) | 一种编码器通讯延时补偿装置及方法 | |
| JP3894787B2 (ja) | 受信回路 | |
| KR100555644B1 (ko) | 비트 스트림 송/수신방법 | |
| US20030021390A1 (en) | Device for connection of a device on a telephone line | |
| CN116932295A (zh) | 一种基于fpga的i2c从机的测试系统 | |
| CN116775537A (zh) | 一种10bit寻址模式下的I2C总线传输方法 | |
| JP2806568B2 (ja) | 共通バス制御方式 | |
| KR960002836B1 (ko) | 유선 리모콘의 간이 신호 전송 방법 | |
| JP3478632B2 (ja) | シリアル通信装置及び接続装置 | |
| JP2003186825A (ja) | 複数のモジュール間のデータ送受信システム及びその制御方法 | |
| US20020071147A1 (en) | Method of automatically synchronously testing the infrared equipment of an electronic apparatus | |
| JPS6238637A (ja) | マルチドロツプにおける伝送制御方式 | |
| JPH03191456A (ja) | 通信監視方式 |